JP2668928B2 - 同期分離回路 - Google Patents
同期分離回路Info
- Publication number
- JP2668928B2 JP2668928B2 JP63090055A JP9005588A JP2668928B2 JP 2668928 B2 JP2668928 B2 JP 2668928B2 JP 63090055 A JP63090055 A JP 63090055A JP 9005588 A JP9005588 A JP 9005588A JP 2668928 B2 JP2668928 B2 JP 2668928B2
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- comparator
- input terminal
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、特に集積化して用いて好適な同期分離回
路に関する。
路に関する。
この発明は、ビデオ信号をクランプし、このクランプ
されたビデオ信号をスライスして同期信号を検出する同
期信号分離回路において、クランプ回路を、一端が入力
端子に接続されたクランプコンデンサと、一方の入力端
子がクランプコンデンサの他端に接続されるとともに他
方の入力端子にクランプ電圧が与えられる第１のコンパ
レータと、一端にクランプ電圧が与えられるとともに、
他端がクランプコンデンサの他端に接続され、第１のコ
ンパレータの出力により切り換えられるスイッチ回路と
から構成し、スライス回路を、一方の入力端子がクラン
プコンデンサの他端に接続されるとともに他方の入力端
子にスライス電圧が与えられる第２のコンパレータで構
成し、共通の基準電圧からクランプ電圧及びスライス電
圧を形成することにより、Ｃ−MOSトランジスタによる
集積化が容易で、消費電力の低減と小型化が図れるよう
にしたものである。
されたビデオ信号をスライスして同期信号を検出する同
期信号分離回路において、クランプ回路を、一端が入力
端子に接続されたクランプコンデンサと、一方の入力端
子がクランプコンデンサの他端に接続されるとともに他
方の入力端子にクランプ電圧が与えられる第１のコンパ
レータと、一端にクランプ電圧が与えられるとともに、
他端がクランプコンデンサの他端に接続され、第１のコ
ンパレータの出力により切り換えられるスイッチ回路と
から構成し、スライス回路を、一方の入力端子がクラン
プコンデンサの他端に接続されるとともに他方の入力端
子にスライス電圧が与えられる第２のコンパレータで構
成し、共通の基準電圧からクランプ電圧及びスライス電
圧を形成することにより、Ｃ−MOSトランジスタによる
集積化が容易で、消費電力の低減と小型化が図れるよう
にしたものである。
ビデオ信号の例えばシンチチップレベルを所定レベル
にクランプし、このビデオ信号を所定レベルでスライス
することにより、同期信号を分離できる。この際、ビデ
オ信号を所定レベルにクランプするのに、従来、フィー
ドバッククランプ回路が用いられている。
にクランプし、このビデオ信号を所定レベルでスライス
することにより、同期信号を分離できる。この際、ビデ
オ信号を所定レベルにクランプするのに、従来、フィー
ドバッククランプ回路が用いられている。
第３図は、従来のフィードバッククランプ回路の一例
である。第３図において、51はクランプコンデンサであ
る。クランプコンデンサ51の一端が入力端子52に接続さ
れる。クランプコンデンサ51の他端が演算増幅器53の反
転入力端子に接続される。演算増幅器53の非反転入力端
子に所定のクランプ電圧VSを設定するための直流電圧源
54が接続される。演算増幅器53の出力端子がダイオード
55のカソードに接続される。ダイオード55のアノードが
演算増幅器53の反転入力端子に接続されるとともに、ダ
イオード55のアノードが出力端子56に接続される。
である。第３図において、51はクランプコンデンサであ
る。クランプコンデンサ51の一端が入力端子52に接続さ
れる。クランプコンデンサ51の他端が演算増幅器53の反
転入力端子に接続される。演算増幅器53の非反転入力端
子に所定のクランプ電圧VSを設定するための直流電圧源
54が接続される。演算増幅器53の出力端子がダイオード
55のカソードに接続される。ダイオード55のアノードが
演算増幅器53の反転入力端子に接続されるとともに、ダ
イオード55のアノードが出力端子56に接続される。
入力端子52からビデオ信号が供給される。このビデオ
信号のブランキング期間では、演算増幅器53の出力がロ
ーレベルになるので、ダイオード55がオンしており、演
算増幅器53の反転入力端子の電圧が演算増幅器53の非反
転入力端子に接続されている直流電圧源54の電圧VSと等
しくなるように制御される。これにより、クランプコン
デンサ51がクランプ電圧VSになるように充電され、出力
端子56からの出力電圧がクランプ電圧VSになる。
信号のブランキング期間では、演算増幅器53の出力がロ
ーレベルになるので、ダイオード55がオンしており、演
算増幅器53の反転入力端子の電圧が演算増幅器53の非反
転入力端子に接続されている直流電圧源54の電圧VSと等
しくなるように制御される。これにより、クランプコン
デンサ51がクランプ電圧VSになるように充電され、出力
端子56からの出力電圧がクランプ電圧VSになる。
映像信号期間では、演算増幅器53の出力がハイレベル
になるので、ダイオード55がオフする。このため、クラ
ンプコンデンサ51には、ブランキング期間中に蓄えられ
た直流分が保存される。映像信号期間に入力端子52から
のビデオ信号は、クランプコンデンサ51を介して出力端
子56から取り出される。クランプコンデンサ51には、ブ
ランキング期間中に蓄えられた直流分が保存されている
ので、直流レベルが一定に保たれる。
になるので、ダイオード55がオフする。このため、クラ
ンプコンデンサ51には、ブランキング期間中に蓄えられ
た直流分が保存される。映像信号期間に入力端子52から
のビデオ信号は、クランプコンデンサ51を介して出力端
子56から取り出される。クランプコンデンサ51には、ブ
ランキング期間中に蓄えられた直流分が保存されている
ので、直流レベルが一定に保たれる。
回路の小型化と、消費電力の低減をはかるために、回
路の集積化がすすめられている。集積化の容易さ、消費
電力の低減、ローコスト化という見地からすると、Ｃ−
MOSトランジスタ構造で集積化していくことが有利であ
る。ところが、Ｃ−MOSは、バイポーラトランジスタに
比べると、動作速度の点で不利である。このため、高速
で動作する演算増幅器をＣ−MOSトランジスタで構成す
ることは困難である。
路の集積化がすすめられている。集積化の容易さ、消費
電力の低減、ローコスト化という見地からすると、Ｃ−
MOSトランジスタ構造で集積化していくことが有利であ
る。ところが、Ｃ−MOSは、バイポーラトランジスタに
比べると、動作速度の点で不利である。このため、高速
で動作する演算増幅器をＣ−MOSトランジスタで構成す
ることは困難である。
第３図に示す従来のフィードバッククランプ回路は、
演算増幅器53を必要とする。したがって、第３図に示す
従来のフィードバッククランプ回路では、Ｃ−MOSトラ
ンジスタ構造で集積回路化していくことが困難であり、
小型化、低消費電力化、ローコスト化が困難である。
演算増幅器53を必要とする。したがって、第３図に示す
従来のフィードバッククランプ回路では、Ｃ−MOSトラ
ンジスタ構造で集積回路化していくことが困難であり、
小型化、低消費電力化、ローコスト化が困難である。
したがって、この発明の目的は、Ｃ−MOSトランジス
タ構造で集積化していくことが容易で、小型化、低消費
電力化、ローコスト化をはかれる同期分離回路を提供す
ることにある。
タ構造で集積化していくことが容易で、小型化、低消費
電力化、ローコスト化をはかれる同期分離回路を提供す
ることにある。
この発明は、ビデオ信号の入力端子と、 一端がビデオ信号の入力端子に接続されたクランプコ
ンデンサと、 一方の入力端子がクランプコンデンサの他端に接続さ
れるとともに、他方の入力端子にクランプ電圧が与えら
れる第１のコンパレータと、 一端にクランプ電圧が与えられるとともに、他端がク
ランプコデンサの他端に接続され、第１のコンパレータ
の比較出力に応じて切換えられるスイッチング手段と、 一方の入力端子がクランプコンデンサの他端に接続さ
れるとともに、他方の入力端子にスライス電圧が与えら
れる第２のコンパレータと、 第２のコンパレータの出力から同期信号を取り出す出
力端子と からなり、クランプ電圧及びスライス電圧は、共通の基
準電圧源から形成されるようにしたことを特徴とする同
期分離回路である。
ンデンサと、 一方の入力端子がクランプコンデンサの他端に接続さ
れるとともに、他方の入力端子にクランプ電圧が与えら
れる第１のコンパレータと、 一端にクランプ電圧が与えられるとともに、他端がク
ランプコデンサの他端に接続され、第１のコンパレータ
の比較出力に応じて切換えられるスイッチング手段と、 一方の入力端子がクランプコンデンサの他端に接続さ
れるとともに、他方の入力端子にスライス電圧が与えら
れる第２のコンパレータと、 第２のコンパレータの出力から同期信号を取り出す出
力端子と からなり、クランプ電圧及びスライス電圧は、共通の基
準電圧源から形成されるようにしたことを特徴とする同
期分離回路である。
クランプ回路が、コンパレータ５とスイッチ回路４
と、クランプコンデンサ１とで構成できる。演算増幅器
を用いる必要がないので、Ｃ−MOSトランジスタで集積
化することが容易である。また、集積回路化したとき、
クランプ回路のコンパレータとスライス回路のコンパレ
ータとを同様の構成とでき、クランプ電圧とスライス電
圧とを抵抗比により設定できるので、精度が向上される
と共に、オフセットの影響を回避することができる。
と、クランプコンデンサ１とで構成できる。演算増幅器
を用いる必要がないので、Ｃ−MOSトランジスタで集積
化することが容易である。また、集積回路化したとき、
クランプ回路のコンパレータとスライス回路のコンパレ
ータとを同様の構成とでき、クランプ電圧とスライス電
圧とを抵抗比により設定できるので、精度が向上される
と共に、オフセットの影響を回避することができる。
以下、この発明の一実施例について図面を参照して説
明する。
明する。
第１図はこの発明が適用された同期分離回路における
クランプ回路の一例を示すものである。第１図において
は、１はクランプコンデンサであり、クランプコンデン
サ１の一端が入力端子２に接続される。クランプコンデ
ンサ１の他端が出力端子３に接続されるとともに、クラ
ンプコンデンサ１の他端がスイッチ回路４の一端及びコ
ンパレータ５の一方の入力端子に接続される。スイッチ
回路４の他端がクランプ電圧VSを設定するための直流電
圧源６に接続されるとともに、コンパレータ５の他方の
入力端子に接続される。コンパレータ５の出力端子がス
イッチ回路４のスイッチ制御端子に接続される。
クランプ回路の一例を示すものである。第１図において
は、１はクランプコンデンサであり、クランプコンデン
サ１の一端が入力端子２に接続される。クランプコンデ
ンサ１の他端が出力端子３に接続されるとともに、クラ
ンプコンデンサ１の他端がスイッチ回路４の一端及びコ
ンパレータ５の一方の入力端子に接続される。スイッチ
回路４の他端がクランプ電圧VSを設定するための直流電
圧源６に接続されるとともに、コンパレータ５の他方の
入力端子に接続される。コンパレータ５の出力端子がス
イッチ回路４のスイッチ制御端子に接続される。
スイッチ回路４は、例えばハイレベルのスイッチ制御
信号でオンし、ローレベルのスイッチ制御信号でオフさ
れる。このスイッチ制御信号は、コンパレータ５から出
力される。
信号でオンし、ローレベルのスイッチ制御信号でオフさ
れる。このスイッチ制御信号は、コンパレータ５から出
力される。
入力端子２からビデオ信号が供給される。このビデオ
信号のブランキング期間では、コンパレータ５の出力が
ハイレベルになり、スイッチ回路４がオンする。このた
め、スイッチ回路４を介してクランプコンデンサ１が直
流電圧源６により充電され、クランプコンデンサ１がク
ランプ電圧Vaになる。そして、出力端子３からの出力電
圧がクランプ電圧Vaになる。
信号のブランキング期間では、コンパレータ５の出力が
ハイレベルになり、スイッチ回路４がオンする。このた
め、スイッチ回路４を介してクランプコンデンサ１が直
流電圧源６により充電され、クランプコンデンサ１がク
ランプ電圧Vaになる。そして、出力端子３からの出力電
圧がクランプ電圧Vaになる。
映像信号期間では、コンパレータ５の出力がローレベ
ルになるので、スイッチ回路４がオフする。このため、
クランプコンデンサ１には、ブランキング期間中に蓄え
られた直流分が保存される。映像信号期間に入力端子２
からのビデオ信号は、クランプコンデンサ１を介して出
力端子３から取り出される。クランプコンデンサ１は、
ブランキング期間中に蓄えられた直流分が保存されてい
るので、直流レベルが一定に保たれる。
ルになるので、スイッチ回路４がオフする。このため、
クランプコンデンサ１には、ブランキング期間中に蓄え
られた直流分が保存される。映像信号期間に入力端子２
からのビデオ信号は、クランプコンデンサ１を介して出
力端子３から取り出される。クランプコンデンサ１は、
ブランキング期間中に蓄えられた直流分が保存されてい
るので、直流レベルが一定に保たれる。
この実施例では、コンパレータとスイッチ回路で構成
できる。コンパレータやスイッチ回路は、Ｃ−MOSトラ
ンジスタで容易に実現できるため、Ｃ−MOSトランジス
タで集積化することが容易である。
できる。コンパレータやスイッチ回路は、Ｃ−MOSトラ
ンジスタで容易に実現できるため、Ｃ−MOSトランジス
タで集積化することが容易である。
第２図は、このクランプ回路とスライス回路を同一基
板上に集積回路化してなる同期分離回路の一実施例の構
成を示すものである。
板上に集積回路化してなる同期分離回路の一実施例の構
成を示すものである。
第２図において、クランプコンデンサ11の一端が入力
端子12に接続される。クランプコンデンサ11の他端がコ
ンパレータ21の一方の入力端子に接続されるとともに、
クランプコンデンサ11の他端がスイッチ回路14の一端及
びコンパレータ15の一方の入力端子に接続される。電源
端子22と接地間に抵抗23、24、25の直列接続が設けられ
る。抵抗24と抵抗25の接続点がスイッチ回路14の他端に
接続されるとともに、コンパレータ15の他方の入力端子
に接続される。
端子12に接続される。クランプコンデンサ11の他端がコ
ンパレータ21の一方の入力端子に接続されるとともに、
クランプコンデンサ11の他端がスイッチ回路14の一端及
びコンパレータ15の一方の入力端子に接続される。電源
端子22と接地間に抵抗23、24、25の直列接続が設けられ
る。抵抗24と抵抗25の接続点がスイッチ回路14の他端に
接続されるとともに、コンパレータ15の他方の入力端子
に接続される。
抵抗23と抵抗24の接続点がコンパレータ21の他方の入
力端子に接続される。コンパレータ21の出力端子が出力
端子26に接続される。
力端子に接続される。コンパレータ21の出力端子が出力
端子26に接続される。
クランプコンデンサ11、スイッチ回路14、コンパレー
タ15により、クランプ回路が構成される。クランプ電圧
Vaは、抵抗24と抵抗25の接続点から得られる。
タ15により、クランプ回路が構成される。クランプ電圧
Vaは、抵抗24と抵抗25の接続点から得られる。
入力端子12からのビデオ信号は、このクランプ回路に
よりクランプされる。そして、コンパレータ21からなる
スライス回路に供給される。
よりクランプされる。そして、コンパレータ21からなる
スライス回路に供給される。
コンパレータ21からなるスライス回路のスライス電圧
Vbは、抵抗23と抵抗24の接続点から得られる。このスラ
イス回路でクランプされたビデオ信号がスライスされ
る。これにより、出力端子26からは、同期信号が分離さ
れて出力される。
Vbは、抵抗23と抵抗24の接続点から得られる。このスラ
イス回路でクランプされたビデオ信号がスライスされ
る。これにより、出力端子26からは、同期信号が分離さ
れて出力される。
集積回路では、抵抗比が正確に設定できる。したがっ
て、クランプ電圧Va及びスライス電圧Vbは正確に設定で
きる。また、このようにクランプ回路がスライス回路と
同様のコンパレータで構成でき、クランプ電圧Vaとスラ
イス電圧Vbが同一の直列接続の抵抗23〜25の接続点から
得られるので、オフセット分をキャンセルできる。
て、クランプ電圧Va及びスライス電圧Vbは正確に設定で
きる。また、このようにクランプ回路がスライス回路と
同様のコンパレータで構成でき、クランプ電圧Vaとスラ
イス電圧Vbが同一の直列接続の抵抗23〜25の接続点から
得られるので、オフセット分をキャンセルできる。
この発明によれば、コンパレータとスイッチ回路でク
ランプ回路が構成できる。コンパレータやスイッチ回路
は、Ｃ−MOSトランジスタで容易に実現できるので、小
型化、低消費電力化、ローコスト化がはかれる。また、
集積回路化したとき、クランプン回路のコンパレータと
スライス回路のコンパレータとを同様の構成とでき、ク
ランプ電圧とスライス電圧とを抵抗比により設定できる
ので、精度が向上されると共に、オフセットの影響を回
避することができる。
ランプ回路が構成できる。コンパレータやスイッチ回路
は、Ｃ−MOSトランジスタで容易に実現できるので、小
型化、低消費電力化、ローコスト化がはかれる。また、
集積回路化したとき、クランプン回路のコンパレータと
スライス回路のコンパレータとを同様の構成とでき、ク
ランプ電圧とスライス電圧とを抵抗比により設定できる
ので、精度が向上されると共に、オフセットの影響を回
避することができる。
第１図はこの発明が適用された同期分離回路におけるク
ランプ回路の一例の接続図，第２図はこの発明が同期分
離回路に適用された一例の接続図，第３図は従来のクラ
ンプ回路の一例の接続図である。 図面における主要な符号の説明 1:クランプコンデンサ,2:入力端子,3:出力端子,4:スイ
ッチ回路,5:コンパレータ,6:直流電圧源。
ランプ回路の一例の接続図，第２図はこの発明が同期分
離回路に適用された一例の接続図，第３図は従来のクラ
ンプ回路の一例の接続図である。 図面における主要な符号の説明 1:クランプコンデンサ,2:入力端子,3:出力端子,4:スイ
ッチ回路,5:コンパレータ,6:直流電圧源。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上野 克彦 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 昭59−229973（ＪＰ，Ａ) 特開 昭62−196920（ＪＰ，Ａ) 特開 昭63−303577（ＪＰ，Ａ) 特開 昭62−104382（ＪＰ，Ａ) 特開 昭61−120584（ＪＰ，Ａ) 特開 昭61−150471（ＪＰ，Ａ) 実開 昭63−23874（ＪＰ，Ｕ) 特公 昭59−35542（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】ビデオ信号の入力端子と、 一端が上記ビデオ信号の入力端子に接続されたクランプ
コンデンサと、 一方の入力端子が上記クランプコンデンサの他端に接続
されるとともに、他方の入力端子にクランプ電圧が与え
られる第１のコンパレータと、 一端に上記クランプ電圧が与えられるとともに、他端が
上記クランプコンデンサの他端に接続され、上記第１の
コンパレータの比較出力に応じて切換えられるスイッチ
ング手段と、 一方の入力端子が上記クランプコンデンサの他端に接続
されるとともに、他方の入力端子にスライス電圧が与え
られる第２のコンパレータと、 上記第２のコンパレータの出力から周期信号を取り出す
出力端子と からなり、上記クランプ電圧及びスライス電圧は、共通
の基準電圧源から形成されるようにしたことを特徴とす
る同期分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63090055A JP2668928B2 (ja) | 1988-04-12 | 1988-04-12 | 同期分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63090055A JP2668928B2 (ja) | 1988-04-12 | 1988-04-12 | 同期分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01261015A JPH01261015A (ja) | 1989-10-18 |
| JP2668928B2 true JP2668928B2 (ja) | 1997-10-27 |
Family
ID=13987901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63090055A Expired - Lifetime JP2668928B2 (ja) | 1988-04-12 | 1988-04-12 | 同期分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2668928B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5935542A (ja) * | 1982-08-20 | 1984-02-27 | Nissan Motor Co Ltd | 同期機の固定子巻線 |
| JPS59229973A (ja) * | 1984-05-18 | 1984-12-24 | Hitachi Ltd | クランプ回路 |
| JPS62196920A (ja) * | 1986-02-25 | 1987-08-31 | Citizen Watch Co Ltd | 同期分離回路 |
| JPH0528851Y2 (ja) * | 1986-07-28 | 1993-07-23 | ||
| JP2508533B2 (ja) * | 1987-06-04 | 1996-06-19 | ソニー株式会社 | 帰還形クランプ回路 |
-
1988
- 1988-04-12 JP JP63090055A patent/JP2668928B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01261015A (ja) | 1989-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4644198A (en) | Signal clamp | |
| GB2048013A (en) | Video clamping circuit | |
| US3879576A (en) | Synchronizing signal separating circuit | |
| JP2668928B2 (ja) | 同期分離回路 | |
| KR910006855B1 (ko) | 신호 샘플링 회로 | |
| JP2572758B2 (ja) | 直流再生回路 | |
| KR880002186Y1 (ko) | 오디오 기기에서의 전원 온,오프 제어회로 | |
| US20030020532A1 (en) | System for a constant current source | |
| JPH0582783B2 (ja) | ||
| JPH0246112Y2 (ja) | ||
| JP2778105B2 (ja) | クランプ回路 | |
| JPH02172316A (ja) | クランプ回路 | |
| JPH08181885A (ja) | クランプ回路及びこれを用いた同期信号除去回路 | |
| KR890003754B1 (ko) | 신호 무입력시 자동 정지회로 | |
| KR890003221B1 (ko) | 합성 비디오 신호에 포함되어 있는 고주파 디지탈 정보신호 분리 집적회로 | |
| KR900006815Y1 (ko) | Vcr의 영상출력시 멜로디 자동 차단회로 | |
| JPH07302500A (ja) | サンプルホールド回路 | |
| JP2553693B2 (ja) | クランプ回路 | |
| JPS6327354Y2 (ja) | ||
| KR900000096B1 (ko) | 자동 트래킹 회로 | |
| JPH0416804B2 (ja) | ||
| JPH04297187A (ja) | 同期分離回路 | |
| JPH0568154B2 (ja) | ||
| JPH04195799A (ja) | サンプルホールド回路 | |
| JPS6333358B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 11 |