JPH04195799A - サンプルホールド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、アナログ信号の瞬時値を標本化し保持するサ
ンプルホールド回路に関し、特に、高速のアナログ信号
を取り扱い、薬種回路化に適したサンプルホールド回路
に関する。

従来の技術 従来、この種のサンプルホールド回路として、第３図に
示すような回路が知られているが、その動作を以下に述
べる。

いま、第３図において、サンプルホールド制御入力端子
３３及び３４（通常、入力端子３４は入力端子３３に対
して位相が１８０゛異なる矩形波の反転入力が入力され
る）の制御入力信号がそれぞれハイレベル状態“Ｈ”、
ロウレベル状態“Ｌ”　（以下、常に“Ｈ“および“Ｌ
”と示す）にある場合には差動トランジスタ対Ｑ３４．
Ｑ３５および差動トランジスタ対Ｑ３６．Ｑ３７のうち
トランジスタＱ３４．Ｑ３７が共に導通状態、トランジ
スタＱ３５．Ｑ３６は共に遮断状態となり本回路の状態
はサンプルモードとなる。すなわち、入力端子３１から
入力されるアナログ信号ＶｉｎはトランジスタＱ３１の
ベースに印加され、トランジスタＱ３１はエミッタフォ
ロワ動作をする。

トランジスタＱ３１のエミッタに接続されたダイオード
Ｄ３１ないしＤ３３はレベルシフト回路として動作し、
その電流は定電流源１３４により供給される。トランジ
スタＱ３１のベースエミ・・ｌり間電圧をＶＢＥ３１　
、ダイオードＤ３１ないしＤ３３の順方向電圧を全て等
しいと仮定しｖｏとおくと、トランジスタＱ３２のベー
スに印加される電圧はＶｉｎ　−Ｖａｔｓ＋＋３ｖ０と
なる。定電流＃　１３４の電流とトランジスタＱ３１の
動作を流とを加え合わせた電流はトランジスタＱ３４を
介して定電流源Ｉ３１の電流となる。

エミッタにホールド容量ＣＭが接続されたエミ・ツタフ
ォロワ動作をするトランジスタＱ３２は上記ＶｉｎＶａ
ｔ３ｘ　＋３　ＶＤの電圧をベースに受はホールド容量
ＣＭを充電する。この時のトランジスタＱ３２のペース
エミッタ間電圧をＶ！１２３２とおくとホールド容量ｃ
ｉノＩＥ位ハＶｉｎ　　（Ｖ＠ｔｉｔ＋Ｖａｉｉ２）÷
３ＶＤとなり、アナログ入力信号Ｖｉｎに対して電位が
３ＶＤ（Ｖａｉｓ１＋Ｖａｔｓ２）レベルシフトされて
追従する。

さらに、第３図に示すようにトランジスタＱ３２のエミ
ッタにベースが接続されたトランジスタＱ３８及び定電
流源Ｄ３からなるエミッタフォロワ回路を接続し、トラ
ンジスタ０３ｇのエミッタ即ち出力端子３２より出力信
号ｖＯを取り出すようにした場合には、トランジスタＱ
３ｇのペースエミッタ間電圧がＶ！ＩＥＳＩＩ　ノ時、
ＶＯ＝νｉｎ−（Ｖｓｇｓ＋　＋Ｖｍｗ３２＋　Ｖａｔ
ｓａ）＋３ｖｏとなる。ここで、トランジスタＱ３１　
、　Ｑ３２、Ｑ３８、ダイオードＤ３１ないしＤ３３の
各素子の電流密度が等しくなるように設定するとＶＢＥ
）□＋Ｖａｔｓｚ＋　Ｖ！１ｔｓａ→３Ｖｏとおくこと
ができ、その結果Ｖｉｎ嬌ｖ。とすることが可能となる
。即ちサンプルモードにおいては出力信号ＶＯは入力信
号Ｖｉｎに等しく追従することになる。

次に、端子３３．３４の信号Ｓ）１．ＳＨがそれぞれ“
Ｌ”、“Ｈ″の場合には、トランジスタＱ３４゜Ｑ３７
が共に遮断状態、トランジスタＱ３５．Ｑ３６が共に導
通状態となり、本回路はホールドモードとなる。即ちト
ランジスタＱ３７．Ｑ３２が遮断状態となるためにホー
ルド容量ＧＭの充電動作は停止され、ベースがホールド
容量Ｇａの接地側でない一端に接続されたトランジスタ
Ｑ３３が動作を開始して、ホールド容量ＧＨの電位Ｖｔ
ｎ＋Ｖｏの値は保持される。この時、定電流源１３１Ｊ
３２の電流はダイオードＤ３４およびトランジスタＱ３
５．Ｑ３６を介して定電流源［３４からと、トランジス
タＱ３３およびトランジスタＱ３５．Ｑ３６を介してｔ
源線３５より供給される。

以上に述べたように、サンプルモードに於いては入力信
号Ｖｉｎに出力信号ｖＯが追従（Ｖｏ＝Ｖｉｎ　）し、
ホールドモードに状態が切り換わると入力信号Ｖｉｎの
瞬時値を保持するというサンプルホールド回路の機能が
実行される。

発明が解決しようとする課題 しかしながら、上述した従来のサンプルホールド回路に
おいては、ホールドモードの際に、ホールド容量ＧＭに
接続されたトランジスタのバイアス電流（ベース電流）
　Ｉｓが原因で、出力信号ｖＯがＩｌｌ／ＣＩなる率で
漸時減少傾向を呈する、いわゆるドルーグ特性を示す。

これに対して、高速の入力信号を扱う場合には、一般に
素子の動作電流を大きく設定する必要があり、バイアス
電流も大きくなるために第３図に示すような従来例にお
いてはドループが大きくなり過ぎ、サンプルホールド回
路本来の保持機能を失う。

また、ドループを小さくするために、バイアス環ｉＬａ
を小さくする意図でホールド容量Ｃ９に接続されるトラ
ンジスタに接合形電界効果トランジスタあるいは電流増
幅率の大きなトランジスタが用いられることがしばしば
あるが、集積回路化を考慮すると、標準的な集積回路製
造プロセスに加え上記の特殊なトランジスタを同時に作
り込むためのプロセスを要し、このドループの問題に対
処するためだけの理由でプロセスが複雑即ち高価なもの
になるという不都合が生ずる。

さらに、ホールド容量ＣＨに接続されるトランジスタを
ダーリントン接続形式とすること、あるいはバイアス電
流補償回路を新たに設けること等の回路技術を用いる場
合あるいはホールド容量Ｇ８の値を大きくした場合のよ
うに、複雑かつ高価な累積回路製造プロセスを必要とし
ない場合を考慮しても、これらは本質的に高速化には適
当ではなく、サンプルモードにおける速い変化の入力信
号に回路の応答が追従できなくなるという問題を生ずる
。

本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記諸課
題を解決することを可能とした新規なサンプルホールド
回路を提供することにある。

課題を解決するための手段 上記目的を達成する為に、本発明に係るサンプルホール
ド回路は、定電流源と、コレクタが前記定電流源に接続
された一方のトランジスタと他方のトランジスタのベー
スが一定電圧にバイアスされコレクタが電源に接続され
た該他方のトランジスタからなる第１の差動回路と、ベ
ースが前記定電流源に接続されコレクタが前記電源に接
続されエミッタにホールド容量が接続された第１のトラ
ンジスタと、アノード側が前記定電流源に接続された単
一もしくは複数のダイオードと、一方のトランジスタの
コレクタが前記第１の差動回路の共通エミッタに接続さ
れ他方のトランジスタのコレクタが前記定電流源に接続
された第２の差動回路と、一方のトランジスタのコレク
タが電源に接続され他方のトランジスタのコレクタが前
記第１のトランジスタのエミッタに接続された第３の差
動回路と、ベースにホールド容量の電圧を受けて動作す
るエミ・ツタフォロワと、前記エミッタフォロワの出力
が前記第１の差動回路のコレクタが前記定電流源に接続
されたトランジスタのベースに帰還する手段とを具備し
て構成される。

実施例 次に、本発明をその好ましい各実施例について図面を参
照して具体的に説明する。

第１図は本発明による第１の実施例を示す回路構成図で
ある。

第１図を参照するに、いま、サンプルホールド制御入力
端子１３およびその反転入力端子１４の入力信号ＳＨ，
ＳＨがそれぞれ“Ｈ”、“Ｌ”の状態、即ち本回路の状
態がサンプルモードの場合には、差動トランジスタ対Ｑ
１４　、　Ｑ１５および差動トランジスタ対Ｑ１６．Ｑ
１７のうちトランジスタＱ１４、Ｑ１７が共に導通状態
、トランジスタＱ１５．Ｑ１６が共に遮断状態となる。

この場合本回路は、差動トランジスタ対Ｑ１１．Ｑ１２
と、トランジスタＱ１３．Ｑ１８．Ｑ１４．Ｑ１７と、
定電流［１１，１１２，１１３、＋１４と、抵抗Ｒｆ　
、　Ｒｓとにより反転増幅器として動作する。入力信号
Ｖｉｎと出力信号Ｖｏとの関係は、 ｆ Ｖ　ｏ　＝　−−・Ｖ　ｉ　ｎ　−−−一−・−一−−
−−−−−−−−−−−−−−−−−−−−−−（１）
Ｒｓ となる、ここで、Ｒｆ＝Ｒｓと仮定すれば、Ｖｏ　＝　
−Ｖ　ｉ　ｎ　−−−−−一−−−−−−・−−−−−
−−−−−−−−・−−−−−＜　２　）となり、利得
−１の反転増幅器として動作する。

入力制御信号ＳＨ，ＳＨがそれぞれ″Ｌ”、Ｈ”の場合
、即ちトランジスタＱ１４．Ｑ１７が共に遮断状態、ト
ランジスタＱ１５．Ｑ１６が共に導通状態になると、本
回路はホールドモードとなる。サンプルモードにおいて
はエミッタフォロワ動作をし、ホールド容量ＧＭの充放
電動作を停止し、ホールド容量ＧＭの電位の瞬時値が保
持される。このとき、トランジスタＱ１３を遮断状態に
するための条件は、トランジスタＱ１１．Ｑ１３．Ｑ１
８のペースエミッタ間電圧をそれぞれＶｌｌ！１１　、
Ｖ！１１１３　＋　Ｖｉ！２Ｇとし・ダイオードＤｌｌ
の順方向電圧をＶＤと仮定すると、Ｖｏ＋Ｖａｉｔｇ　
　＋ＶＢＥ１３　　＞　　ＶＢＥ口Ｖｏ　　−−−−（
３）となる、従って、 Ｖａｔ８．＋　Ｖａｉｔ、＋　ＶｌＩＥ１８　＋　ＶＤ
＞　−Ｖｏ＝　Ｖｉｎ−・−（４）であれば良い。

ホールドモードにおいて、導通状態にあるトランジスタ
Ｑ１５．Ｑ１６の動作電流は、トランジスタＱ１５に関
してはトランジスタＱｌｌの電流がダイオードＤｌｌを
介しておよび定電流源１１４の電流がその動作電流とな
り、またトランジスタＱ１６に間しては電源線１５より
直接供給される。

なお、以上の説明に於いて、Ｒｆ＝Ｒｓと仮定したが、
当然のこと乍らＲｆ＃Ｒｓとしてサンプルモードにおけ
る利得を一１以外で使用することも考えられる。

第１図に示された第１の実施例では、ホールド容量ＧＭ
の漏れ電流は無視し得るものとして、トラ−プレイド□
　は、 ｄむ ｄｔ　　　　　　　ｈｐｔ となる、これに対して従来例においては、トランジスタ
Ｑ３．Ｑ８の電流増幅率をｈＦＥと仮定すると、ｄｔ　
　　　　　ｈｐＥ となるために、各定電流源の値を仮に１ｌ−１２＝　１
３＝　１１３．　Ｉｔ　＝　２・■４と設定するととな
る。第１図の実施例のドループレイトは、ダイオードＤ
ｌｌの導通によりトランジスタＱ１３を遮断状態に出来
るために従来例のトランジスタＱ３を不要と出来るため
に、 ｄｔ　　　　　　ｈｐｔ となるから、ドループレイトを従来例の２７５と大幅に
低減させることが可能となる。

第２図は本発明による第２の実施例を示す回路構成図で
ある。

第２図を参照するに、第２の実施例は、第１図における
ダイオードＤｌｌのかわりに、トランジスタのコレクタ
とベースを接続した素子Ｑ１９をダイオードとして用い
た例である。第１の実施例と同一の部分の構成、動作の
詳細な説明については省略するが、ダイオードの代わり
にトランジスタをダイオード接続して用いることにより
集積回路化した場合の寄生容量を小さくすることができ
、サンプルホールド回路としてより高速性が得られる。

発明の詳細 な説明したように、本発明によれば、アナログ信号の瞬
時値を標本化し、さらにこれを保持するサンプルホール
ド回路において、特に集積回路化を考慮した場合、標本
化時の追従速度を損なわずに、かつ接合形電界効果トラ
ンジスタ等の特殊な素子を同時に作り込むための複雑即
ち高価な集積回路製造１０セを要することがなく、標準
的な製造プロセスにより、その保持特性を従来の回路に
比較して２倍以上向上させることが可能となる効果が得
られる。

【図面の簡単な説明】

第１図は本発明による第１の実施例分示す回路構成図、
第２図は本発明による第２の実施例を示す回路構成図、
第３図は従来例の回路図である。 １．１１・・・入力端子、２．１２・・・出力端子、３
．４．１３．１４・・・制御入力端子、５．６．１５．
１６・・・電源線、Ｑ１〜Ｑ８、Ｑｌｌ〜Ｑ１９・・・
トランジスタ、　ＤＩ〜Ｄ４、Ｄｌｌ・・・ダイオード
、ＣＨ・・・ホールド容量、Ｒｓ、Ｒｆ・・・抵抗、Ｉ
Ｉ〜Ｉ４．１１１〜１１４・・・定電流源特許出願人　
　日本電気株式会社 代　理　人　　弁理士　熊谷雄太部

Claims (1)

【特許請求の範囲】
1. 定電流源と、コレクタが前記定電流源に接続された一方
   のトランジスタと他方のトランジスタのベースが一定電
   圧にバイアスされコレクタが電源に接続された該他方の
   トランジスタからなる第１の差動回路と、ベースが前記
   定電流源に接続されコレクタが前記電源に接続されエミ
   ッタにホールド容量が接続された第１のトランジスタと
   、アノード側が前記第１の差動回路の共通エミッタ部に
   接続されカソード側が前記定電流源に接続された単一も
   しくは複数のダイオードと、一方のトランジスタのコレ
   クタが前記第１の差動回路の共通エミッタに接続され他
   方のトランジスタのコレクタが前記定電流源に接続され
   た第２の差動回路と、一方のトランジスタのコレクタが
   前記電源に接続され他方のトランジスタのコレクタが前
   記第１のトランジスタのエミッタに接続された第３の差
   動回路と、ベースにホールド容量の電圧を受けて動作す
   るエミッタフォロワとを具備しており、前記エミッタフ
   ォロワの出力が前記第１の差動回路のコレクタが前記定
   電流源に接続された前記トランジスタのベースへ第１の
   抵抗を介して帰還されると共に、第２の抵抗を介して前
   記定電流源に接続されたトランジスタのベースへ信号が
   入力され、前記第２の差動回路のコレクタが前記定電流
   源に接続されたトランジスタのベースと、前記第３の差
   動回路のコレクタが前記電源に接続されたトランジスタ
   のベースとを制御入力端子とし、前記第２）第３の差動
   回路のそれぞれ他方のトランジスタのベースを反転制御
   入力端子とすることを特徴とするサンプルホールド回路
   。