JP2512153B2 - 同期信号分離装置 - Google Patents
同期信号分離装置Info
- Publication number
- JP2512153B2 JP2512153B2 JP15530589A JP15530589A JP2512153B2 JP 2512153 B2 JP2512153 B2 JP 2512153B2 JP 15530589 A JP15530589 A JP 15530589A JP 15530589 A JP15530589 A JP 15530589A JP 2512153 B2 JP2512153 B2 JP 2512153B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- separation device
- collector
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はスイッチングレベルを容易に可変することが
できる同期信号分離装置に関するものである。
できる同期信号分離装置に関するものである。
従来の技術 従来の同期信号分離装置について第３図を参照しなが
ら示す。第３図において、１はNPNトランジスタ、２はP
NPトランジスタ、3,4は負荷抵抗、５は電流源、６は電
圧源、７は入力信号用の結合コンデンサ、８は信号入力
端子、９は電源電圧供給端子、10は信号出力端子、11は
設地電位端子である。
ら示す。第３図において、１はNPNトランジスタ、２はP
NPトランジスタ、3,4は負荷抵抗、５は電流源、６は電
圧源、７は入力信号用の結合コンデンサ、８は信号入力
端子、９は電源電圧供給端子、10は信号出力端子、11は
設地電位端子である。
この回路構成において、信号入力端子８より第２図
（ａ）のような信号を入力する。信号の立下がりでは、
トランジスタ１に流れる電流つまり、負荷抵抗３に流れ
る電流は増大し、負荷抵抗３における電圧降下が十分大
きくなり、トランジスタ２のスイッチングレベルに達す
ると、トランジスタ２はオフ状態からオン状態にかわ
り、従って、信号出力はローからハイにかわる。一方、
入力信号の立上がりでは、トランジスタ１に流れる電流
つまり負荷抵抗３に流れる電流は減少し、負荷抵抗３に
おける電圧降下が小さくなり、トランジスタ２のスイッ
チングレベルに達すると、トランジスタ２はオン状態か
らオフ状態に変化する。従って出力信号は、ハイからロ
ーに切りかわる。従って、第２図（ａ）の信号を信号入
力端子８から入力した場合、第２図（ｂ）の波形が得ら
れる。
（ａ）のような信号を入力する。信号の立下がりでは、
トランジスタ１に流れる電流つまり、負荷抵抗３に流れ
る電流は増大し、負荷抵抗３における電圧降下が十分大
きくなり、トランジスタ２のスイッチングレベルに達す
ると、トランジスタ２はオフ状態からオン状態にかわ
り、従って、信号出力はローからハイにかわる。一方、
入力信号の立上がりでは、トランジスタ１に流れる電流
つまり負荷抵抗３に流れる電流は減少し、負荷抵抗３に
おける電圧降下が小さくなり、トランジスタ２のスイッ
チングレベルに達すると、トランジスタ２はオン状態か
らオフ状態に変化する。従って出力信号は、ハイからロ
ーに切りかわる。従って、第２図（ａ）の信号を信号入
力端子８から入力した場合、第２図（ｂ）の波形が得ら
れる。
発明が解決しようとする課題 第３図の回路構成で、集積回路を作製した場合に、同
期信号分離装置のスイッチングレベルを変化させること
はできない。
期信号分離装置のスイッチングレベルを変化させること
はできない。
本発明は、上記従来からの問題点を解決するもので、
集積回路を構成する上で、スイッチングレベルを容易に
変化させることが可能な同期信号分離装置を提供するこ
とを目的とする。
集積回路を構成する上で、スイッチングレベルを容易に
変化させることが可能な同期信号分離装置を提供するこ
とを目的とする。
実施例 以下に、本発明の実施例について、図面を参照しなが
ら説明する。
ら説明する。
第１図において、8,9,10,11は第３図と同じ回路要
素、19は定電源、20はトランジスタ、21は電流値I1の外
部可変電流源、22は抵抗値R1の負荷抵抗、23はトランジ
スタ、24は電流値I2の定電流源、25は抵抗値R2の負荷抵
抗、26,27は差動トランジスタ、28は差動トランジスタ
用定電流源、29は負荷抵抗である。
素、19は定電源、20はトランジスタ、21は電流値I1の外
部可変電流源、22は抵抗値R1の負荷抵抗、23はトランジ
スタ、24は電流値I2の定電流源、25は抵抗値R2の負荷抵
抗、26,27は差動トランジスタ、28は差動トランジスタ
用定電流源、29は負荷抵抗である。
以上のように構成された同期信号分離装置について、
以下にその動作を説明する。
以下にその動作を説明する。
第１図の回路構成において、負荷抵抗22,25の抵抗値R
1,R2をR1≦R2の関係となるように設定する。
1,R2をR1≦R2の関係となるように設定する。
負荷抵抗R1,R2による電圧降下V1,V2は V1＝R1（I1＋Iin） ……（１） V2＝R2・I2 ……（２） であらわされる。ここで、Iinは、信号入力端子へ流れ
る電流である。初期状態ではV1≦V2である。入力信号の
立下がりにおいて、Iinは零から増大する。
る電流である。初期状態ではV1≦V2である。入力信号の
立下がりにおいて、Iinは零から増大する。
そして、 V1＞V2 ……（３） となったときに、差動トランジスタ26,27の動作が入れ
かわり、信号出力端子10からは、ローからハイへ入れか
わる信号が得られる。次に、信号入力端子８への入力信
号の立上がりにおいては、Iinは減少する方向になる。
かわり、信号出力端子10からは、ローからハイへ入れか
わる信号が得られる。次に、信号入力端子８への入力信
号の立上がりにおいては、Iinは減少する方向になる。
そして、 V1＜V2 となったときに、差動増幅器を構成するトランジスタ2
6,27の動作が入れかわり、信号出力端子10からは、ハイ
からローへ入れかわる信号が得られる。
6,27の動作が入れかわり、信号出力端子10からは、ハイ
からローへ入れかわる信号が得られる。
ゆえに、第２図（ａ）の信号を信号入力端子８から入
力した場合、第２図（ｂ）の信号が信号出力端子10から
得られる。
力した場合、第２図（ｂ）の信号が信号出力端子10から
得られる。
ここで、差動トランジスタ26,27のスイッチングレベ
ルは、外部可変電流源21の電流値を の範囲で調整することにより、簡単に可変することがで
きる。つまり、I1を変化することでIinに対するV1の値
を調整することが可能となる。
ルは、外部可変電流源21の電流値を の範囲で調整することにより、簡単に可変することがで
きる。つまり、I1を変化することでIinに対するV1の値
を調整することが可能となる。
発明の効果 以上のように本発明は、外部電流源と差動増幅器を設
けることにより、スイッチングレベルを容易に可変する
ことができる優れた同期信号分離装置が得られる。
けることにより、スイッチングレベルを容易に可変する
ことができる優れた同期信号分離装置が得られる。
第１図は本発明の実施例を示す回路図、第２図は入力信
号，出力信号の時間関係図、第３図は従来の同期信号分
離装置の回路図である。 1,20,23……トランジスタ、２……PNPトランジスタ、3,
4,22,25,29……負荷抵抗。
号，出力信号の時間関係図、第３図は従来の同期信号分
離装置の回路図である。 1,20,23……トランジスタ、２……PNPトランジスタ、3,
4,22,25,29……負荷抵抗。
Claims (1)
- 【請求項１】ベースに基準電圧が印加され、エミッタが
可変電流源に接続され、コレクタが第１の抵抗に接続さ
れた第１のトランジスタと、 前記基準電圧がベースに接続され、エミッタに第１の定
電流源が接続され、コレクタが第２の抵抗に接続された
第２のトランジスタと、 ベースが第１のトランジスタのコレクタに接続され、エ
ミッタが第２の定電流源に接続された第３のトランジス
タと、ベースが第２のトランジスタのコレクタに接続さ
れ、エミッタが前記第２の電流源に接続された第４のト
ランジスタと、前記第３のトランジスタのコレクタもし
くは前記第４のトランジスタのコレクタのいずれか一方
に接続される負荷手段と、からなる差動増幅回路とを備
えた同期信号分離装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15530589A JP2512153B2 (ja) | 1989-06-16 | 1989-06-16 | 同期信号分離装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15530589A JP2512153B2 (ja) | 1989-06-16 | 1989-06-16 | 同期信号分離装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0319574A JPH0319574A (ja) | 1991-01-28 |
| JP2512153B2 true JP2512153B2 (ja) | 1996-07-03 |
Family
ID=15602997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15530589A Expired - Fee Related JP2512153B2 (ja) | 1989-06-16 | 1989-06-16 | 同期信号分離装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2512153B2 (ja) |
-
1989
- 1989-06-16 JP JP15530589A patent/JP2512153B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0319574A (ja) | 1991-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2758594B2 (ja) | チャージポンプ回路 | |
| JP2512153B2 (ja) | 同期信号分離装置 | |
| JPH042295A (ja) | 非対称信号生成回路 | |
| JP3225527B2 (ja) | 遅延回路 | |
| EP1110322B1 (en) | Electronic circuit | |
| JPS58138111A (ja) | 差動検出回路 | |
| JPS6031290B2 (ja) | シユミツトトリガ回路 | |
| JPH0620167B2 (ja) | スプリアス信号低減化回路 | |
| US3986056A (en) | Circuit for transforming a trigger signal into a pulse | |
| JPH0666648B2 (ja) | ヒステリシスコンパレ−タ | |
| JP2738024B2 (ja) | 負帰還差動増幅回路 | |
| JPS6131643B2 (ja) | ||
| JPS601921A (ja) | アナログ・スイツチ回路 | |
| JPH0628854Y2 (ja) | 負荷に鋸歯状波電流を流す回路 | |
| JP2003289242A (ja) | ディレイ回路 | |
| EP0087602A2 (en) | Variable gain control circuit | |
| JPS63234612A (ja) | 差動増幅回路 | |
| JPH024524Y2 (ja) | ||
| JPS6238906B2 (ja) | ||
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 | |
| JPH0750857B2 (ja) | 信号切替装置 | |
| JPH0347775B2 (ja) | ||
| JPH0434849B2 (ja) | ||
| JPS6034289B2 (ja) | 利得制御装置 | |
| JPH0787347B2 (ja) | モノステ−ブルマルチバイブレ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |