JPS63234612A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPS63234612A JPS63234612A JP6870387A JP6870387A JPS63234612A JP S63234612 A JPS63234612 A JP S63234612A JP 6870387 A JP6870387 A JP 6870387A JP 6870387 A JP6870387 A JP 6870387A JP S63234612 A JPS63234612 A JP S63234612A
- Authority
- JP
- Japan
- Prior art keywords
- current
- differential amplifier
- amplifier circuit
- transistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010363 phase shift Effects 0.000 abstract description 12
- 230000010354 integration Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１皇」ＪυＩＷ包！
本発明は、出力信号の位相を容易に変えることのできる
差動増幅回路に関する。
差動増幅回路に関する。
ｅｇｏ罠葦
信号伝送路中に設置する中継器などでは、伝送信号の中
からクロック成分を抽出することが必要である場合が多
く、このような場合には、一般的に、差動増幅回路を多
段構成としたものに、さらに共振器を付加し、所望の周
波数のクロック信号を取り出している。そして、抽出し
たクロック信号を用いて上記伝送信号を７リツプフロツ
プ等に取り込んで信号波形の再生を行うのであるが、こ
のときに、最適なタイミングで取り込むためには、伝送
信号とクロック信号との間で位相の調整を取ることが必
要となる。
からクロック成分を抽出することが必要である場合が多
く、このような場合には、一般的に、差動増幅回路を多
段構成としたものに、さらに共振器を付加し、所望の周
波数のクロック信号を取り出している。そして、抽出し
たクロック信号を用いて上記伝送信号を７リツプフロツ
プ等に取り込んで信号波形の再生を行うのであるが、こ
のときに、最適なタイミングで取り込むためには、伝送
信号とクロック信号との間で位相の調整を取ることが必
要となる。
このために、従来は、抽出したクロック信号を信号波形
再生用の７リツプフロツブに供給する手前で、遅延線を
挿入するか、もしくは電子回路的には第３図に示すよう
に、タイミング抽出回路を構成する差動増幅回路の一部
に、移相用ＯＲ回路を付加していた。
再生用の７リツプフロツブに供給する手前で、遅延線を
挿入するか、もしくは電子回路的には第３図に示すよう
に、タイミング抽出回路を構成する差動増幅回路の一部
に、移相用ＯＲ回路を付加していた。
第３図で、１は差動増幅回路、２は移相用Ｃ゛ ８回路
である。また、３及び４は差動増幅回路の信号入力端子
、２１及び２２は差動増幅回路の信号出力端子、５及び
６は移相回路の信号出力端子、７は正電圧源、８及び９
はコレクタ付加抵抗、１０及び１１はＮＰＮ形バイポー
ラトランジスタ、１２及び１３はエミッタ帰還抵抗、１
４は定電流源、１５．１６．２３及び２４は直流除去用
の容量、１７及び２０は移相用抵抗である。
である。また、３及び４は差動増幅回路の信号入力端子
、２１及び２２は差動増幅回路の信号出力端子、５及び
６は移相回路の信号出力端子、７は正電圧源、８及び９
はコレクタ付加抵抗、１０及び１１はＮＰＮ形バイポー
ラトランジスタ、１２及び１３はエミッタ帰還抵抗、１
４は定電流源、１５．１６．２３及び２４は直流除去用
の容量、１７及び２０は移相用抵抗である。
また、１８及び１９は移相用の可変容量で、逆バイアス
されたＰＮ接合で形成され、その逆バイアス電圧値を変
えることにより、容量値を変えていた。
されたＰＮ接合で形成され、その逆バイアス電圧値を変
えることにより、容量値を変えていた。
第３図の場合、端子２１及び２２における差動増幅回路
１の差動出力端子と、端子５及び６における移相回路２
の差動出力端子との間の移相差θは、次式で与えられる
。
１の差動出力端子と、端子５及び６における移相回路２
の差動出力端子との間の移相差θは、次式で与えられる
。
θ＝ｊａｎ ””（２ωＣＩ Ｒ１
／（Ｃ２Ｇ、 ２ Ｒ，２−１））
さ２／ωＣ１Ｒ１（ωＣ１Ｒ１＞＞１のとき）伽（π／
２（ω０１Ｒ１さ１のとき） 伽２ω０１Ｒ１（ωＣ１Ｒ１＜＜１のとき）ここでωは
信号の角周波数、Ｒ４は１７及び２０の抵抗値、Ｃ１は
１８及び１９の容量値である。ここで、特に集積回路化
するような場合には、容量値や抵抗値を大きくすること
は（チップ占有面積が増大して製造コストが高くなると
いう点から）難しく、通常はωＣ，Ｒ１＜１であって、 θ伽２ω０１Ｒ１ である。
２（ω０１Ｒ１さ１のとき） 伽２ω０１Ｒ１（ωＣ１Ｒ１＜＜１のとき）ここでωは
信号の角周波数、Ｒ４は１７及び２０の抵抗値、Ｃ１は
１８及び１９の容量値である。ここで、特に集積回路化
するような場合には、容量値や抵抗値を大きくすること
は（チップ占有面積が増大して製造コストが高くなると
いう点から）難しく、通常はωＣ，Ｒ１＜１であって、 θ伽２ω０１Ｒ１ である。
従って、Ｃの可変幅をΔＣ１としたとき、θの可変幅Δ
θは、 Δθさ２ωＲ１ΔＣ１・・・・・・・・・（１）となる
。
θは、 Δθさ２ωＲ１ΔＣ１・・・・・・・・・（１）となる
。
例えば、信号周波数が３００ＭＨｚ、Ｒ１が５００Ω、
Ｃが０．１ｐＦ、ΔＣ１がその５０％で０．０５ｐＦの
場合にはΔθは６°程度にしがならない。
Ｃが０．１ｐＦ、ΔＣ１がその５０％で０．０５ｐＦの
場合にはΔθは６°程度にしがならない。
Δθを大きくするにはＣ１あるいはＲ１の値を大きくす
ればよいが、このことはチップ上の占有面積を増大させ
、製造コストを引き上げるという欠点があった。
ればよいが、このことはチップ上の占有面積を増大させ
、製造コストを引き上げるという欠点があった。
を ゛するための手段
本発明は、差動増幅回路のミラー効果を利用して入出力
信号間の位相差を大きくするように、移相部分を差動増
幅回路の中に組み込んで一体化している。
信号間の位相差を大きくするように、移相部分を差動増
幅回路の中に組み込んで一体化している。
実施例
第１図は、本発明の実施例を示し、３１及び３２は差動
信号入力端子、３３及び３４は差動信号出力端子、３５
．５２及び５３は正電圧源、３６及び３７はコレクタ付
加抵抗、３８．１９．４４．４５．５０及び５１ＮＰＮ
形バイポーラトランジスタ、４０及び４１は移相用容量
、４２及び４３は移相用抵抗、４６．４７．４８及び４
９はエミッタ帰還抵抗、５４は定電流源である。
信号入力端子、３３及び３４は差動信号出力端子、３５
．５２及び５３は正電圧源、３６及び３７はコレクタ付
加抵抗、３８．１９．４４．４５．５０及び５１ＮＰＮ
形バイポーラトランジスタ、４０及び４１は移相用容量
、４２及び４３は移相用抵抗、４６．４７．４８及び４
９はエミッタ帰還抵抗、５４は定電流源である。
５０〜５４は電流切換回路を構成している。
すなわち、５２の電圧値が５３の電圧値よりも高ければ
、電流源５４の電流のうちの多くはトランジスタ５０の
側を流れ、５２が５３よりも低ければ、５４の電流のう
ちの多くはトランジスタ５０の側を流れ、５２が５３よ
りも低ければ、５４の電流のうちの多くはトランジスタ
５１の側を流れる。
、電流源５４の電流のうちの多くはトランジスタ５０の
側を流れ、５２が５３よりも低ければ、５４の電流のう
ちの多くはトランジスタ５０の側を流れ、５２が５３よ
りも低ければ、５４の電流のうちの多くはトランジスタ
５１の側を流れる。
ところで、第１図において、５２の値が５３よりも十分
低ければ、５４の電流のほとんど全部がトランジスタ３
８あるいは３９を流れ、トランジスタ４４と４５はオフ
状態となる。このとき端子３１と３２に印加される入力
信号と端子３３と３４に現れる出力信号との間の移相差
ψは次式で与えられる。
低ければ、５４の電流のほとんど全部がトランジスタ３
８あるいは３９を流れ、トランジスタ４４と４５はオフ
状態となる。このとき端子３１と３２に印加される入力
信号と端子３３と３４に現れる出力信号との間の移相差
ψは次式で与えられる。
ψへω（Ｃｏ＋（Ｇ＋１）（２Ｃｃ＋０２））ｒｂここ
で、ωは信号の角周波数、Ｃ８はトランジスタ３８及び
３９のベース・エミッタ拡散容量、ＣＣはトランジスタ
３８．３９．４４及び４５のベース・コレクタ接合容量
、Ｃ２は容」４０及び４１の値、Ｇは入出力間の電圧利
得、ｒｂはトランジスタ３８及び３９のベース抵抗であ
る。
で、ωは信号の角周波数、Ｃ８はトランジスタ３８及び
３９のベース・エミッタ拡散容量、ＣＣはトランジスタ
３８．３９．４４及び４５のベース・コレクタ接合容量
、Ｃ２は容」４０及び４１の値、Ｇは入出力間の電圧利
得、ｒｂはトランジスタ３８及び３９のベース抵抗であ
る。
従って、ｃｏ及びＣ２が、ミラー効果により（電圧利得
＋１）倍となって効いている。
＋１）倍となって効いている。
一方、５２の値が５３よりも十分高ければ、５４の電流
のほとんど全部がトランジスタ４４あるいは４５を流れ
、トランジスタ３８と３９はオフ状態となる。
のほとんど全部がトランジスタ４４あるいは４５を流れ
、トランジスタ３８と３９はオフ状態となる。
このとき、入出力信号間の位相差ψ′は、次式となる。
ψ′４ω（Ｃ，’ ＋ （Ｇ’ ＋１）（２０ｃ＋０２
））（ｒｂ＋Ｒ２） ここで、Ｃ８′はトランジスタ４４及び４５のベース・
エミッタ拡散容量、Ｇ′は入出力間の電圧利得、ｒ、′
はトランジスタ４４及び４５のベース抵抗、Ｒ２は抵抗
４２及び４３の値である。
））（ｒｂ＋Ｒ２） ここで、Ｃ８′はトランジスタ４４及び４５のベース・
エミッタ拡散容量、Ｇ′は入出力間の電圧利得、ｒ、′
はトランジスタ４４及び４５のベース抵抗、Ｒ２は抵抗
４２及び４３の値である。
また、５２と５３との値が近ければ、５４の電流はトラ
ンジスタ３８．３９．４４及び４５− ロ
− の全てを流れ、入出力信号間の位相差は上述したψとψ
′の間の値をとる。そして、その値は、５４の電流がト
ランジスタベアー５０と５１とを分流する割合によって
決まり、その割合は、電圧５２と５３との差でもって設
定することができる。
ンジスタ３８．３９．４４及び４５− ロ
− の全てを流れ、入出力信号間の位相差は上述したψとψ
′の間の値をとる。そして、その値は、５４の電流がト
ランジスタベアー５０と５１とを分流する割合によって
決まり、その割合は、電圧５２と５３との差でもって設
定することができる。
従って、出力信号の移相可変幅Δψは、ψ′−ψとなり
、簡単のために４６〜４９の値を全て等しいとすれば、
ＧとＧ′もほぼ等しくなり、また、ｒｂとｒｂ′、Ｃと
ＣＤ′はそれぞれぼぼ等しく、さらに、通常Ｃ８とＣ６
はほぼ等しいので、Ｇ＞１であることを考慮して式を簡
単化すると次式となる。
、簡単のために４６〜４９の値を全て等しいとすれば、
ＧとＧ′もほぼ等しくなり、また、ｒｂとｒｂ′、Ｃと
ＣＤ′はそれぞれぼぼ等しく、さらに、通常Ｃ８とＣ６
はほぼ等しいので、Ｇ＞１であることを考慮して式を簡
単化すると次式となる。
Δψ伽ω（Ｇ＋１ ）（２Ｇｏ＋０２ ）Ｒ２・・・・
・・・・・（２） ここで、従来例と比較するためにＣ２＝ｃ。
・・・・・（２） ここで、従来例と比較するためにＣ２＝ｃ。
＝０１＝２ΔＣ１＝ｃｏ、Ｒ２＝ｒｂ＝Ｒ１＝Ｒｏとす
れば、 Δψさ３ω（Ｇ＋１）ＣｏＲ８ さ３ω（Ｇ＋１）Δθ ・・・・・・・・・（３）−
〇 − となり、従来例の３（Ｇ＋１）倍の可変幅が得られる。
れば、 Δψさ３ω（Ｇ＋１）ＣｏＲ８ さ３ω（Ｇ＋１）Δθ ・・・・・・・・・（３）−
〇 − となり、従来例の３（Ｇ＋１）倍の可変幅が得られる。
第２図は、第１図で上述した実施例について、動作波形
を測定した結果である。各パラメータの値は、信号周波
数が３００ＭＨｚ（図中に王で示した一周期が３．３３
ナノ秒）、ｃｏ及びＣ２は０．０５ｐＦ、Ｒ２は５００
Ω、Ｇは７である。図中のＡｌＢ、Ｃの曲線はそれぞれ
５２から５３を引いた電圧値がそれぞれ一１００ｍＶ、
ＯｍＶ、１００ｍＶのときに得られたものである。この
場合、同図から明らかなように、位相可変幅へＴは４０
°であるが、これは上式（２）から得られる値に近い。
を測定した結果である。各パラメータの値は、信号周波
数が３００ＭＨｚ（図中に王で示した一周期が３．３３
ナノ秒）、ｃｏ及びＣ２は０．０５ｐＦ、Ｒ２は５００
Ω、Ｇは７である。図中のＡｌＢ、Ｃの曲線はそれぞれ
５２から５３を引いた電圧値がそれぞれ一１００ｍＶ、
ＯｍＶ、１００ｍＶのときに得られたものである。この
場合、同図から明らかなように、位相可変幅へＴは４０
°であるが、これは上式（２）から得られる値に近い。
また、第１図において、容量４０と４１がなくても、従
来例よりも大きな可変幅が得られる。
来例よりも大きな可変幅が得られる。
すなわち、この場合には、（２）式と（３）式は、それ
ぞれ次式（４）及び（５）となる。
ぞれ次式（４）及び（５）となる。
Δψへ２ω（Ｇ＋１ ）ｃ、Ｒ２・・・・・・・・・（
４）Δφさ２（Ｇ＋１）Δθ ・・・・・・・・
・（５）上述したように、本発明によれば、従来例と同
じ容量値と抵抗値で、大きな位相可変幅を実現すること
ができる。
４）Δφさ２（Ｇ＋１）Δθ ・・・・・・・・
・（５）上述したように、本発明によれば、従来例と同
じ容量値と抵抗値で、大きな位相可変幅を実現すること
ができる。
従って、本発明によれば、小さな容量値と抵抗値でも、
大きな移相可変幅を得ることができるので、特に集積化
する場合に、チップ占有面積を小さくすることが可能で
、製造コストを下げることができるという利点がある。
大きな移相可変幅を得ることができるので、特に集積化
する場合に、チップ占有面積を小さくすることが可能で
、製造コストを下げることができるという利点がある。
第１図は、本発明による差動増幅回路の実施例を示す接
続図である。 第２図は、その説明に供する波形図である。 第３図は、従来の位相可変回路を示す接続図である。 １・・・・・・・・・差動回路 ３．４．５．６．２１．２２．３１〜３４ ・・・・・
・・・・端子 ７．３５．５２．５３ ・・・・・・・・・電圧源 １４．５４・・・・・・・・・電流源 ８、−９．１２．１３．１７．２０．３６、３７．４２
．４３．４６〜４９ ・・・・・・・・・抵抗 １０．１１．３８．３９．４４．４５．５０．５１・・
・・・・・・・トランジスタ１５．１６．１８．１９．
２３．２４．４０．４１・・・・旧・・容量 出願人 日本電信電話株式会社 代理人 弁理士 １）中 正 治 第１図 ；
続図である。 第２図は、その説明に供する波形図である。 第３図は、従来の位相可変回路を示す接続図である。 １・・・・・・・・・差動回路 ３．４．５．６．２１．２２．３１〜３４ ・・・・・
・・・・端子 ７．３５．５２．５３ ・・・・・・・・・電圧源 １４．５４・・・・・・・・・電流源 ８、−９．１２．１３．１７．２０．３６、３７．４２
．４３．４６〜４９ ・・・・・・・・・抵抗 １０．１１．３８．３９．４４．４５．５０．５１・・
・・・・・・・トランジスタ１５．１６．１８．１９．
２３．２４．４０．４１・・・・旧・・容量 出願人 日本電信電話株式会社 代理人 弁理士 １）中 正 治 第１図 ；
Claims (1)
- 【特許請求の範囲】 １、第１の入力トランジスタ対を形成する各々のトラン
ジスタの第１の主端子を、それぞれ直接もしくは抵抗性
素子を介して電流切換スイッチの第１出力端子に接続し
、 第２の入力トランジスタ対を形成する各々 のトランジスタの第１の主端子を、それぞれ直接もしく
は抵抗性素子を介して上記電流切換スイッチの第２出力
端子に接続し、 上記第１の入力トランジスタ対の一方のト ランジスタの信号入力端子と、上記第２の入力トランジ
スタ対の一方のトランジスタの信号入力端子を共通接続
して第１の信号入力端子とし、上記第１の入力トランジ
スタ対の他方のトランジスタの信号入力端子と上記第２
の入力トランジスタ対の他方のトランジスタの信号入力
端子を共通接続して第２の信号入力端子とし、 上記第１及び第２の入力トランジスタ対の それぞれ一方のトランジスタの第２の主端子を共通接続
して第１の信号出力端子とし、上記第１及び第２の入力
トランジスタ対のそれぞれ他方のトランジスタの第２の
主端子を共通接続して第２の信号出力端子とする差動増
幅回路において、 上記第１の入力トランジスタ対の一方及び 他方のトランジスタの信号入力端子と上記第１及び第２
の信号入力端子との間にそれぞれ抵抗性素子を挿入した
ことを特徴とする差動増幅回路。 ２、特許請求の範囲第１項記載の差動増幅回路において
、第１の入力トランジスタ対の一方及び他方のトランジ
スタの信号入力端子と第２の主端子との間にそれぞれ容
量性素子を並列的に挿入したことを特徴とする差動増幅
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6870387A JPS63234612A (ja) | 1987-03-23 | 1987-03-23 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6870387A JPS63234612A (ja) | 1987-03-23 | 1987-03-23 | 差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63234612A true JPS63234612A (ja) | 1988-09-29 |
Family
ID=13381395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6870387A Pending JPS63234612A (ja) | 1987-03-23 | 1987-03-23 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63234612A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371475A (en) * | 1993-06-03 | 1994-12-06 | Northern Telecom Limited | Low noise oscillators and tracking filters |
| JP2012015954A (ja) * | 2010-07-05 | 2012-01-19 | Asahi Kasei Electronics Co Ltd | 位相可変増幅器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164604A (ja) * | 1986-12-13 | 1988-07-08 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 増幅回路配置 |
-
1987
- 1987-03-23 JP JP6870387A patent/JPS63234612A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164604A (ja) * | 1986-12-13 | 1988-07-08 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 増幅回路配置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371475A (en) * | 1993-06-03 | 1994-12-06 | Northern Telecom Limited | Low noise oscillators and tracking filters |
| JP2012015954A (ja) * | 2010-07-05 | 2012-01-19 | Asahi Kasei Electronics Co Ltd | 位相可変増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63234612A (ja) | 差動増幅回路 | |
| JP3225527B2 (ja) | 遅延回路 | |
| JPH02889B2 (ja) | ||
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| JPH0287810A (ja) | 差動増幅回路 | |
| JP2512153B2 (ja) | 同期信号分離装置 | |
| JP2874610B2 (ja) | ９０度移相器 | |
| JPH0239881B2 (ja) | ||
| JPS61263305A (ja) | ヒステリシスコンパレ−タ | |
| JPH07105710B2 (ja) | 論理回路 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPH0114726B2 (ja) | ||
| JPH0219648B2 (ja) | ||
| JPS6133710Y2 (ja) | ||
| JPS593607Y2 (ja) | 相補差動増幅器 | |
| JPH06209237A (ja) | 記憶セル | |
| JPS6034289B2 (ja) | 利得制御装置 | |
| JPH034133B2 (ja) | ||
| JPH0154884B2 (ja) | ||
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH0541618A (ja) | 直流オフセツトの補正回路 | |
| JPH0837432A (ja) | 半導体装置 | |
| JPH07105668B2 (ja) | 半導体集積回路 | |
| JPH0832443A (ja) | ゲート回路 | |
| JPH01177205A (ja) | 変復調回路 |