JP2874610B2

JP2874610B2 - ９０度移相器

Info

Publication number: JP2874610B2
Application number: JP25282295A
Authority: JP
Inventors: 敏昭田中
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1995-09-29
Filing date: 1995-09-29
Publication date: 1999-03-24
Anticipated expiration: 2015-09-29
Also published as: JPH0998067A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は９０度移相器に関
し、特に抵抗および容量によりバイポーラ半導体集積回
路として構成される９０度移相器に関する。

【０００２】

【従来の技術】従来の、この種の９０度移相器の１実施
形態の回路図が図７に示される。図７に示されるよう
に、当該従来の実施形態は、抵抗２５および容量２６に
より形成される低域フィルタ（以下、ＬＰＦと云う）２
４と、容量２８および抵抗２９により形成される高域フ
イルタ（以下、ＨＰＦと云う）２７と、抵抗３１、３３
および容量３２により形成される直流バイアス回路３０
と、抵抗３５、３７および容量３６により形成される直
流バイアス回路３４とを備えて構成される。

【０００３】図７において、信号１２１は、ＬＰＦ２４
およびＬＰＦ２７に対し分岐されて入力される。ＬＰＦ
２４に入力される信号１２１は、当該ＬＰＦ２４を介し
て位相が−４５度推移されて出力され、直流バイアス回
路３０において、ＬＰＦ２４の抵抗２５により当該ＬＰ
Ｆ２４の入力電位に直流バイアスが設定されて、外部に
出力される。同様に、ＨＰＦ２７に入力される信号１２
１は、当該ＨＰＦ２７を介して位相が＋４５度推移され
て出力され、直流バイアス回路３４において、ＨＰＦ２
７の抵抗２９により接地電位に直流バイアスが設定され
て、外部に出力される。

【０００４】また、一般にバイポーラ半導体集積回路に
おいては、トランジスタ、抵抗および容量等の各回路素
子の優れた整合性を活用するために、差動回路がよく用
いられている。図８は、従来の差動回路を用いて構成さ
れる９０度移相器の実施形態を示す回路図である。図８
に示されるように、当該９０度移相器は、信号１２２の
入力を受けて、第１および第２の一対の差動信号を出力
する差動増幅器３８と、抵抗４０および容量４１により
形成され、前記第１の差動信号の一方の信号の位相を−
４５度推移させて出力するＬＰＦ３９と、抵抗４３およ
び容量４４により形成され、第１の差動信号の他方の信
号の位相を−４５度推移させて出力するＬＰＦ４３と、
容量４６および抵抗４７により形成され、前記第２の差
動信号の一方の信号の位相を＋４５度推移させて出力す
るＨＰＦ４５と、容量４９および抵抗５０により形成さ
れ、前記第２の差動信号の他方の信号の位相を＋４５度
推移させて出力するＨＰＦ４８と、抵抗５２、５４およ
び容量５３により形成される直流バイアス回路５１と、
抵抗５６、５８および容量５７により形成される直流バ
イアス回路５５と、抵抗６０、６２および容量６１によ
り形成される直流バイアス回路５９と、抵抗６４、６６
および容量６５により形成される直流バイアス回路６３
と、差動増幅器６７および６８とを備えて構成される。

【０００５】図８において、信号１２２は差動増幅器３
８を介して第１および第２の差動信号に変換されて、そ
の内の第１の差動信号の一方の信号は、ＬＰＦ３９に入
力されて位相を−４５度推移されて出力され、直流バイ
アス回路５１において、ＬＰＦ３９の抵抗４０により当
該ＬＰＦ３９の入力電位に直流バイアスが設定されて、
差動増幅器６７の一方の入力端に出力される。また、第
１の差動信号の他方の信号は、ＬＰＦ４２に入力されて
位相を−４５度推移されて出力され、直流バイアス回路
５５において、ＬＰＦ４２の抵抗４３により当該ＬＰＦ
４２の入力電位に直流バイアスが設定されて、差動増幅
器６７の他方の入力端に出力される。同様に、第２の差
動信号の一方の信号は、ＨＰＦ４５に入力されて位相を
＋４５度推移されて出力され、直流バイアス回路５９に
おいて、ＨＰＦ４５の抵抗４７により接地電位に直流バ
イアスが設定されて、差動増幅器６８の一方の入力端に
出力される。また、第２の差動信号の他方の信号は、Ｈ
ＰＦ４８に入力されて位相を＋４５度推移されて出力さ
れ、直流バイアス回路６３において、ＨＰＦ４８の抵抗
５０により接地電位に直流バイアスが設定されて、差動
増幅器６８の他方の入力端に出力される。これにより、
差動増幅器６７および６８からは、信号１２２の入力に
対応して、それぞれ位相が−４５度推移された第１の差
動信号と、位相が＋４５度位相推移された第２の差動信
号が個別に出力される。

【０００６】なお、この場合においては、差動増幅器６
７および６８の振幅・位相特性は、相互に等しい特性に
設定することが必要不可欠であり、このために、前記第
１および第２の差動信号に対する直流バイアスを、上述
の直流バイアス回路５１、５５、５９および６３により
一致させた後に、対応する差動増幅器６７および６８に
入力する方法が採られている。

【０００７】

【発明が解決しようとする課題】上述した従来の９０度
移相器においては、相互に９０度の位相差のある第１お
よび第２の差動信号の直流バイアスを一致させるため
に、各差動信号に対して直流バイアスを付与する直流バ
イアス回路を不可欠の要素として必要とし、且つ、ＬＰ
ＦおよびＨＰＦの直流バイアスを遮断するための容量の
付加により、半導体チップサイズを大きくなるという欠
点があり、更に、当該直流バイアス回路の存在により消
費電流が増大するという欠点がある。

【０００８】

【課題を解決するための手段】第１の発明の９０度移相
器は、所定の入力信号を受けて、第１および第２の差動
信号に変換して出力する第１の差動増幅器と、前記第１
の差動信号に含まれる第１の信号を入力とする第１の低
域フィルタと、前記第２の差動信号に含まれる第１の信
号を入力とする第２の低域フィルタと、前記第１の差動
信号に含まれる第２の信号を入力とする第１の移相器
と、前記第２の差動信号に含まれる第２の信号を入力と
する第２の移相器と、前記第１の低域フィルタより出力
される第１の差動信号に含まれる第１の信号を第１の入
力端に入力し、前記第２の低域フィルタより出力される
第２の差動信号に含まれる第１の信号を第２の入力端に
入力して、前記第１の差動増幅器より変換出力される第
１の差動信号に対して−４５度位相推移された差動信号
を出力する第２の差動増幅器と、前記第１の移相器より
出力される第１の差動信号に含まれる第２の信号を第１
の入力端に入力し、前記第２の移相器より出力される第
２の差動信号に含まれる第２の信号を第２の入力端に入
力して、前記第１の差動増幅器より変換出力される第２
の差動信号に対して＋４５度位相推移された差動信号を
出力する第３の差動増幅器とを備えて構成されることを
特徴としている。

【０００９】なお、前記第１の発明において、前記第１
の低域フィルタは、一端が前記第１の差動増幅器の第１
の出力端に接続され、他端が前記第２の差動増幅器の第
１の入力端に接続される第１の抵抗と、一端が前記第１
の抵抗とともに前記第２の差動増幅器の第１の入力端に
共通接続され、他端が接地点に接続される第１の容量と
により構成し、前記第２の低域フィルタは、一端が前記
第１の差動増幅器の第２の出力端に接続され、他端が前
記第２の差動増幅器の第２の入力端に接続される第２の
抵抗と、一端が前記第２の抵抗とともに前記第２の差動
増幅器の第２の入力端に共通接続され、他端が接地点に
接続される第２の容量とにより構成してもよく、また前
記第１の移相器は、一端が前記第１の差動増幅器の第１
の出力端に接続され、他端が前記第３の差動増幅器の第
１の入力端に接続される第３の容量と、一端が前記第１
の差動増幅器の第２の出力端に接続され、他端が前記第
３の容量とともに、前記第３の差動増幅器の第１の入力
端に共通接続される第３の抵抗とにより構成し、前記第
２の移相器は、一端が前記第３の抵抗とともに前記第１
の差動増幅器の第２の出力端に接続され、他端が前記第
３の差動増幅器の第２の入力端に接続される第４の容量
と、一端が前記第３の容量とともに前記第１の差動増幅
器の第１の出力端に共通接続され、他端が前記第４の容
量とともに前記第３の差動増幅器の第２の入力端に接続
される第４の抵抗とにより構成してもよい。

【００１０】また、第２の発明の９０度移相器は、所定
の入力信号を受けて、第１および第２の差動信号に変換
して出力する差動増幅器と、前記第１の差動信号に含ま
れる第１の信号を入力とする第１の低域フィルタと、前
記第２の差動信号に含まれる第１の信号を入力とする第
２の低域フィルタと、前記第１の差動信号に含まれる第
２の信号を入力とする第１の移相器と、前記第２の差動
信号に含まれる第２の信号を入力とする第２の移相器
と、前記第１の低域フィルタより出力される第１の差動
信号に含まれる第１の信号を第１の入力端に入力し、前
記第２の低域フィルタより出力される第２の差動信号に
含まれる第１の信号を第２の入力端に入力して、前記第
１の差動増幅器より変換出力される第１の差動信号に対
して−４５度位相推移された差動信号を出力する第１の
振幅制限差動増幅器と、前記第１の移相器より出力され
る第１の差動信号に含まれる第２の信号を第１の入力端
に入力し、前記第２の移相器より出力される第２の差動
信号に含まれる第２の信号を第２の入力端に入力して、
前記第１の差動増幅器より変換出力される第２の差動信
号に対して＋４５度位相推移された差動信号を出力する
第２の振幅制限差動増幅器とを備えて構成されることを
特徴としている。

【００１１】なお、前記第２の発明において、前記第１
の低域フィルタは、一端が前記差動増幅器の第１の出力
端に接続され、他端が前記第１の振幅制限差動増幅器の
第１の入力端に接続される第１の抵抗と、一端が前記第
１の抵抗とともに前記第１の振幅制限差動増幅器の第１
の入力端に共通接続され、他端が接地点に接続される第
１の容量とにより構成し、前記第２の低域フィルタは、
一端が前記差動増幅器の第２の出力端に接続され、他端
が前記第１の振幅制限差動増幅器の第２の入力端に接続
される第２の抵抗と、一端が前記第２の抵抗とともに前
記第１の振幅制限差動増幅器の第２の入力端に共通接続
され、他端が接地点に接続される第２の容量とにより構
成してもよく、前記第１の移相器は、一端が前記差動増
幅器の第１の出力端に接続され、他端が前記第２の振幅
制限差動増幅器の第１の入力端に接続される第３の容量
と、一端が前記差動増幅器の第２の出力端に接続され、
他端が前記第３の容量とともに、前記第２の振幅制限差
動増幅器の第１の入力端に共通接続される第３の抵抗と
により構成し、前記第２の移相器は、一端が前記第３の
抵抗とともに前記差動増幅器の第２の出力端に接続さ
れ、他端が前記第２の振幅制限差動増幅器の第２の入力
端に接続される第４の容量と、一端が前記第３の容量と
ともに前記差動増幅器の第１の出力端に共通接続され、
他端が前記第４の容量とともに前記第２の振幅制限差動
増幅器の第２の入力端に接続される第４の抵抗とにより
構成してもよい。

【００１２】更に、第３の発明の９０度移相器は、所定
の入力信号を受けて、第１および第２の差動信号に変換
して出力する第１の差動増幅器と、前記第１の差動信号
に含まれる第１の信号を入力とする第１の移相器と、前
記第２の差動信号に含まれる第１の信号を入力とする第
２の移相器と、前記第１の差動信号に含まれる第２の信
号を入力とする第３の移相器と、前記第２の差動信号に
含まれる第２の信号を入力とする第４の移相器と、前記
第１の移相器より出力される第１の差動信号に含まれる
第１の信号を第１の入力端に入力し、前記第２の移相器
より出力される第２の差動信号に含まれる第１の信号を
第２の入力端に入力して、前記第１の差動増幅器より変
換出力される第１の差動信号に対して−４５度位相推移
された差動信号を出力する第２の差動増幅器と、前記第
３の移相器より出力される第１の差動信号に含まれる第
２の信号を第１の入力端に入力し、前記第４の移相器よ
り出力される第２の差動信号に含まれる第２の信号を第
２の入力端に入力して、前記第１の差動増幅器より変換
出力される第２の差動信号に対して＋４５度位相推移さ
れた差動信号を出力する第３の差動増幅器とを備えて構
成されることを特徴としている。

【００１３】なお、前記第３の発明において、前記第１
の移相器は、一端が前記第１の差動増幅器の第１の出力
端に接続され、他端が前記第２の差動増幅器の第１の入
力端に接続される第１の抵抗と、一端が前記第１の抵抗
とともに前記第２の差動増幅器の第１の入力端に共通接
続され、他端が前記第２の差動増幅器の第２の入力端に
接続される第１の容量とにより構成し、前記第２の移相
器は、一端が前記第１の差動増幅器の第２の出力端に接
続され、他端が前記第１の容量とともに前記第２の差動
増幅器の第２の入力端に共通接続される第２の抵抗と、
一端が前記第２の抵抗とともに前記第２の差動増幅器の
第２の入力端に共通接続され、他端が前記第１の抵抗と
ともに前記第２の差動増幅器の第１の入力端に共通接続
される第２の容量とにより構成して、前記第３の移相器
は、一端が前記第１の差動増幅器の第１の出力端に接続
され、他端が前記第３の差動増幅器の第１の入力端に接
続される第３の容量と、一端が前記第１の差動増幅器の
第２の出力端に接続され、他端が前記第３の容量ととも
に、前記第３の差動増幅器の第１の入力端に共通接続さ
れる第３の抵抗とにより構成し、前記第４の移相器は、
一端が前記第３の抵抗とともに前記第１の差動増幅器の
第２の出力端に接続され、他端が前記第３の差動増幅器
の第２の入力端に接続される第４の容量と、一端が前記
第３の容量とともに前記第１の差動増幅器の第１の出力
端に共通接続され、他端が前記第４の容量とともに前記
第３の差動増幅器の第２の入力端に共通接続される第４
の抵抗とにより構成してもよい。

【００１４】

【発明の実施の形態】次に、本発明について図面を参照
して説明する。

【００１５】図１は本発明の第１の実施形態の構成を示
す回路図である。図１に示されるように、本実施形態
は、信号１００の入力を受けて、第１および第２の一対
の差動信号を出力する差動増幅器１と、抵抗３および容
量４により形成され、前記第１の差動信号の一方の信号
の位相を−４５度推移させて出力するＬＰＦ２と、抵抗
６および容量７により形成され、第１の差動信号の他方
の信号の位相を−４５度推移させて出力するＬＰＦ５
と、容量９および抵抗１０により形成され、前記第２の
差動信号の一方の信号の位相を＋４５度推移させて出力
する移相器８と、容量１２および抵抗１３により形成さ
れ、第２の差動信号の他方の信号の位相を＋４５度推移
させて出力する移相器１１と、ぞれぞれ前記第１および
第２の差動信号の入力に対応する差動増幅器１４および
１５とを備えて構成される。

【００１６】図１において、信号１００は、差動増幅器
１を介して第１および第２の差動信号に変換されて、そ
の内の第１の差動信号の一方の信号１０１は、ＬＰＦ２
に入力されて位相を−４５度推移されて出力され、信号
１０５として出力されて差動増幅器１４の一方の入力端
に入力される。また、第１の差動信号の他方の信号１０
２は、ＬＰＦ５に入力されて位相を−４５度推移されて
出力され、信号１０６として出力されて差動増幅器１４
の他方の入力端に入力される。同様に、第２の差動信号
の一方の信号１０３は、移相器８に入力されて位相を＋
４５度推移されて出力され、信号１０７として出力され
て差動増幅器１５の一方の入力端に入力される。また、
第２の差動信号の他方の信号１０４は、移相器１１に入
力されて位相を＋４５度推移されて出力され、信号１０
８として出力されて差動増幅器１５の他方の入力端に入
力される。この場合においては、ＬＰＦ２およびＬＰＦ
５により位相を−４５度推移されて出力される第１の差
動信号１０５／１０６に対する直流バイアスは、抵抗３
および抵抗６により、それぞれＬＰＦ２およびＬＰＦ５
に対する入力電位、即ち差動増幅器１の出力電位に設定
され、また、移相器８および移相器１１により位相を＋
４５度推移されて出力される第２の差動信号１０７／１
０８に対する直流バイアスは、抵抗１０および抵抗１３
により、それぞれ移相器８および移相器１１の入力電
位、即ち差動増幅器１の出力電位に設定されており、こ
れらの第１の差動信号１０５／１０６および第２の差動
信号１０７／１０８に対する直流バイアスは完全に一致
している。前述のように、第１および第２の差動信号が
入力される差動増幅器１４および１５の振幅・位相特性
を等しい特性とすることが必要であるが、上述のよう
に、これらの差動増幅器１４および１５に入力される第
１および第２の差動信号の直流バイアスが一致している
ので、従来例に見られるような直流バイアス回路の設置
は不要となり、回路構成規模が圧縮される。このように
して、差動増幅器１４および１５からは、それぞれ位相
差が９０度の第１の差動信号１０９／１１０および第２
の差動信号１１１／１１２が出力される。

【００１７】図２は、上述の第１の実施形態における、
シミュレーションによる第１の差動信号における信号１
０１、信号１０５、信号１０６、信号１０９および信号
１１０と、第２の差動信号における信号１０４、信号１
０７、信号１０８、信号１１１および信号１１２の信号
波形を示す図である。また、図３は、図２に示される信
号１０１、信号１０４、信号１０５、信号１０６を−
０．２Ｖオフセットし、信号１０１、信号１０４、信号
１０７および信号１０８を−０．４Ｖオフセットして、
信号波形を拡大して示したシミュレーション波形図であ
る。

【００１８】次に、本発明の第２の実施形態について説
明する。図４は本実施形態の構成を示す回路図である。
本実施形態と前述の第１の実施形態との相違点は、本実
施形態においては、図１に示される第１の実施形態にお
ける差動増幅器１４および１５を、それぞれ振幅制限差
動増幅器１６および１７に置換えて構成したことにあ
り、それ以外の構成内容については第１の実施形態の場
合と全く同様であり、その動作も同様である。また、図
５は、本実施形態における、シミュレーションによる第
１の差動信号における信号１０１、信号１０５、信号１
０６、信号１１３および信号１１４と、第２の差動信号
における信号１０４、信号１０７、信号１０８、信号１
１５および信号１１６の信号波形を示す図であり、信号
１０１、信号１０４、信号１０５、信号１０６を−０．
２Ｖオフセットし、信号１０１、信号１０４、信号１０
７および信号１０８を−０．４Ｖオフセットして、信号
波形を拡大して示している。

【００１９】本実施形態においては、信号１００の入力
に対応して、ＬＰＦ２および３より出力される第１の差
動信号における信号１０５および信号１０６の波形と、
移相器８および移相器１１より出力される第２の差動信
号における信号１０７および信号１０８の波形は、前述
の第１の実施形態における場合と同様であるが、振幅制
限差動増幅器１６および１７より出力される第１の差動
信号１１３／１１４と第２の差動信号１１５／１１６の
波形は、図５のシミュレーションによる波形図より明ら
かなように、第１の実施形態における第１の差動信号１
０９／１１０および第２の差動信号１１１／１１２の波
形とは異なっている。このシミュレーションによれば、
直流バイアス回路がない状態においても、各信号に対す
る直流バイアス電圧は相互に等しくなり、且つ位相差が
９０度の第１の差動信号１１３／１１４および第２の差
動信号１１５／１１６が、同一振幅にて出力される。

【００２０】次に、本発明の第３の実施形態について説
明する。

【００２１】図６は本発明の第３の実施形態の構成を示
す回路図である。図６に示されるように、本実施形態
は、信号１００の入力を受けて、第１および第２の一対
の差動信号を出力する差動増幅器１と、抵抗１９および
容量２０により形成され、前記第１の差動信号の一方の
信号の位相を−４５度推移させて出力する移相器１８
と、抵抗２２および容量２３により形成され、第１の差
動信号の他方の信号の位相を−４５度推移させて出力す
る移相器２１と、容量９および抵抗１０により形成さ
れ、前記第２の差動信号の一方の信号の位相を＋４５度
推移させて出力する移相器８と、容量１２および抵抗１
３により形成され、第２の差動信号の他方の信号の位相
を＋４５度推移させて出力する移相器１１と、それぞれ
前記第１および第２の差動信号の入力に対応する差動増
幅器１４および１５とを備えて構成される。

【００２２】本実施形態の第１の実施形態との相違点
は、第１の実施形態におけるＬＰＦ２およびＬＰＦ５
を、それぞれ移相器１８および移相器２１に置換えたこ
とにあり、それ以外の構成については、当該第１の実施
形態の場合と全く同様である。このように、ＬＰＦの代
わりに移相器を用いることにより、ＬＰＦ２およびＬＰ
Ｆ５に含まれる容量４および容量７の容量値を小さくす
ることが可能となり、半導体チップサイズを更に縮小す
ることができるという利点がある。本実施形態の動作に
ついては、基本的に第１の実施形態の場合と同様であ
る。

【００２３】

【発明の効果】以上説明したように、本発明は、入力信
号を第１および第２の差動信号に変換して、前記第１の
差動信号を−４５度位相推移させて出力する位相推移手
段と、前記第２の差動信号を＋４５度位相推移させて出
力する位相推移手段とを少なくとも含む９０度移相器に
適用されて、前記位相推移手段により、前記第１および
第２の差動信号に対する直流バイアスを相互に等しいレ
ベルに設定する機能を付与することにより、従来必要と
されている直流バイアス回路を設けることを不要とし、
これにより、半導体チップサイズを縮小化することがで
きるとともに、消費電力をも低減化することができると
いう効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の構成を示すブロック
図である。

【図２】第１の実施形態におけるシミュレーション信号
波形を示す図である。

【図３】第１の実施形態におけるシミュレーション信号
波形の拡大図である。

【図４】本発明の第２の実施形態の構成を示すブロック
図である。

【図５】第２の実施形態におけるシミュレーション信号
波形を示す図である。

【図６】本発明の第３の実施形態の構成を示すブロック
図である。

【図７】従来例の構成を示すブロック図である。

【図８】他の従来例の構成を示すブロック図である。

【符号の説明】

１、１４、１５、３８、６７、６８差動増幅器２、５、２４、３９、４３ＬＰＦ３、６、１０、１３、１９、２２、２５、２９、３１、
３３、３５、３７、４０、４３、４７、５０、５２、５
４、５６、５８、６０、６２、６４、６６抵抗４、７、９、１２、２０、２３、２６、２８、３２、３
６、４１、４４、４６、４９、５３、５７、６１、６５
容量８、１１、１８、２１移相器１６、１７振幅制限差動増幅器２７、４５、４８ＨＰＦ３０、３４、４０、４４、４８、５２直流バイアス
回路

Claims

(57)【特許請求の範囲】

【請求項１】所定の入力信号を受けて、第１および第
２の差動信号に変換して出力する第１の差動増幅器と、
前記第１の差動信号に含まれる第１の信号を入力とする
第１の低域フィルタと、前記第２の差動信号に含まれる
第１の信号を入力とする第２の低域フィルタと、前記第
１の差動信号に含まれる第２の信号を入力とする第１の
移相器と、前記第２の差動信号に含まれる第２の信号を
入力とする第２の移相器と、前記第１の低域フィルタよ
り出力される第１の差動信号に含まれる第１の信号を第
１の入力端に入力し、前記第２の低域フィルタより出力
される第２の差動信号に含まれる第１の信号を第２の入
力端に入力して、前記第１の差動増幅器より変換出力さ
れる第１の差動信号に対して−４５度位相推移された差
動信号を出力する第２の差動増幅器と、前記第１の移相
器より出力される第１の差動信号に含まれる第２の信号
を第１の入力端に入力し、前記第２の移相器より出力さ
れる第２の差動信号に含まれる第２の信号を第２の入力
端に入力して、前記第１の差動増幅器より変換出力され
る第２の差動信号に対して＋４５度位相推移された差動
信号を出力する第３の差動増幅器と、を備えて構成され
ることを特徴とする９０度移相器。
【請求項２】前記第１の低域フィルタが、一端が前記
第１の差動増幅器の第１の出力端に接続され、他端が前
記第２の差動増幅器の第１の入力端に接続される第１の
抵抗と、一端が前記第１の抵抗とともに前記第２の差動
増幅器の第１の入力端に共通接続され、他端が接地点に
接続される第１の容量とにより構成され、前記第２の低
域フィルタが、一端が前記第１の差動増幅器の第２の出
力端に接続され、他端が前記第２の差動増幅器の第２の
入力端に接続される第２の抵抗と、一端が前記第２の抵
抗とともに前記第２の差動増幅器の第２の入力端に共通
接続され、他端が接地点に接続される第２の容量とによ
り構成され、前記第１の移相器が、一端が前記第１の差
動増幅器の第１の出力端に接続され、他端が前記第３の
差動増幅器の第１の入力端に接続される第３の容量と、
一端が前記第１の差動増幅器の第２の出力端に接続さ
れ、他端が前記第３の容量とともに、前記第３の差動増
幅器の第１の入力端に共通接続される第３の抵抗とによ
り構成され、前記第２の移相器が、一端が前記第３の抵
抗とともに前記第１の差動増幅器の第２の出力端に接続
され、他端が前記第３の差動増幅器の第２の入力端に接
続される第４の容量と、一端が前記第３の容量とともに
前記第１の差動増幅器の第１の出力端に共通接続され、
他端が前記第４の容量とともに前記第３の差動増幅器の
第２の入力端に接続される第４の抵抗とにより構成され
ることを特徴とする請求項１記載の９０度移相器。
【請求項３】所定の入力信号を受けて、第１および第
２の差動信号に変換して出力する差動増幅器と、前記第
１の差動信号に含まれる第１の信号を入力とする第１の
低域フィルタと、前記第２の差動信号に含まれる第１の
信号を入力とする第２の低域フィルタと、前記第１の差
動信号に含まれる第２の信号を入力とする第１の移相器
と、前記第２の差動信号に含まれる第２の信号を入力と
する第２の移相器と、前記第１の低域フィルタより出力
される第１の差動信号に含まれる第１の信号を第１の入
力端に入力し、前記第２の低域フィルタより出力される
第２の差動信号に含まれる第１の信号を第２の入力端に
入力して、前記第１の差動増幅器より変換出力される第
１の差動信号に対して−４５度位相推移された差動信号
を出力する第１の振幅制限差動増幅器と、前記第１の移
相器より出力される第１の差動信号に含まれる第２の信
号を第１の入力端に入力し、前記第２の移相器より出力
される第２の差動信号に含まれる第２の信号を第２の入
力端に入力して、前記第１の差動増幅器より変換出力さ
れる第２の差動信号に対して＋４５度位相推移された差
動信号を出力する第２の振幅制限差動増幅器と、を備え
て構成されることを特徴とする９０度移相器。
【請求項４】前記第１の低域フィルタが、一端が前記
差動増幅器の第１の出力端に接続され、他端が前記第１
の振幅制限差動増幅器の第１の入力端に接続される第１
の抵抗と、一端が前記第１の抵抗とともに前記第１の振
幅制限差動増幅器の第１の入力端に共通接続され、他端
が接地点に接続される第１の容量とにより構成され、前
記第２の低域フィルタが、一端が前記差動増幅器の第２
の出力端に接続され、他端が前記第１の振幅制限差動増
幅器の第２の入力端に接続される第２の抵抗と、一端が
前記第２の抵抗とともに前記第１の振幅制限差動増幅器
の第２の入力端に共通接続され、他端が接地点に接続さ
れる第２の容量とにより構成され、前記第１の移相器
が、一端が前記差動増幅器の第１の出力端に接続され、
他端が前記第２の振幅制限差動増幅器の第１の入力端に
接続される第３の容量と、一端が前記差動増幅器の第２
の出力端に接続され、他端が前記第３の容量とともに、
前記第２の振幅制限差動増幅器の第１の入力端に共通接
続される第３の抵抗とにより構成され、前記第２の移相
器が、一端が前記第３の抵抗とともに前記差動増幅器の
第２の出力端に接続され、他端が前記第２の振幅制限差
動増幅器の第２の入力端に接続される第４の容量と、一
端が前記第３の容量とともに前記差動増幅器の第１の出
力端に共通接続され、他端が前記第４の容量とともに前
記第２の振幅制限差動増幅器の第２の入力端に接続され
る第４の抵抗とにより構成されることを特徴とする請求
項３記載の９０度移相器。
【請求項５】所定の入力信号を受けて、第１および第
２の差動信号に変換して出力する第１の差動増幅器と、
前記第１の差動信号に含まれる第１の信号を入力とする
第１の移相器と、前記第２の差動信号に含まれる第１の
信号を入力とする第２の移相器と、前記第１の差動信号
に含まれる第２の信号を入力とする第３の移相器と、前
記第２の差動信号に含まれる第２の信号を入力とする第
４の移相器と、前記第１の移相器より出力される第１の
差動信号に含まれる第１の信号を第１の入力端に入力
し、前記第２の移相器より出力される第２の差動信号に
含まれる第１の信号を第２の入力端に入力して、前記第
１の差動増幅器より変換出力される第１の差動信号に対
して−４５度位相推移された差動信号を出力する第２の
差動増幅器と、前記第３の移相器より出力される第１の
差動信号に含まれる第２の信号を第１の入力端に入力
し、前記第４の移相器より出力される第２の差動信号に
含まれる第２の信号を第２の入力端に入力して、前記第
１の差動増幅器より変換出力される第２の差動信号に対
して＋４５度位相推移された差動信号を出力する第３の
差動増幅器と、を備えて構成されることを特徴とする９
０度移相器。
【請求項６】前記第１の移相器が、一端が前記第１の
差動増幅器の第１の出力端に接続され、他端が前記第２
の差動増幅器の第１の入力端に接続される第１の抵抗
と、一端が前記第１の抵抗とともに前記第２の差動増幅
器の第１の入力端に共通接続され、他端が前記第２の差
動増幅器の第２の入力端に接続される第１の容量とによ
り構成され、前記第２の移相器が、一端が前記第１の差
動増幅器の第２の出力端に接続され、他端が前記第１の
容量とともに前記第２の差動増幅器の第２の入力端に共
通接続される第２の抵抗と、一端が前記第２の抵抗とと
もに前記第２の差動増幅器の第２の入力端に共通接続さ
れ、他端が前記第１の抵抗とともに前記第２の差動増幅
器の第１の入力端に共通接続される第２の容量とにより
構成され、前記第３の移相器が、一端が前記第１の差動
増幅器の第１の出力端に接続され、他端が前記第３の差
動増幅器の第１の入力端に接続される第３の容量と、一
端が前記第１の差動増幅器の第２の出力端に接続され、
他端が前記第３の容量とともに、前記第３の差動増幅器
の第１の入力端に共通接続される第３の抵抗とにより構
成され、前記第４の移相器が、一端が前記第３の抵抗と
ともに前記第１の差動増幅器の第２の出力端に接続さ
れ、他端が前記第３の差動増幅器の第２の入力端に接続
される第４の容量と、一端が前記第３の容量とともに前
記第１の差動増幅器の第１の出力端に共通接続され、他
端が前記第４の容量とともに前記第３の差動増幅器の第
２の入力端に共通接続される第４の抵抗とにより構成さ
れることを特徴とする請求項５記載の９０度移相器。