JPH0998067A - 90度移相器 - Google Patents
90度移相器Info
- Publication number
- JPH0998067A JPH0998067A JP25282295A JP25282295A JPH0998067A JP H0998067 A JPH0998067 A JP H0998067A JP 25282295 A JP25282295 A JP 25282295A JP 25282295 A JP25282295 A JP 25282295A JP H0998067 A JPH0998067 A JP H0998067A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- differential
- differential amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】入力信号を第1および第2の差動信号に変換し
て、それぞれの位相を−45度および+45度推移して
出力する90度移相器のチップサイズを縮小し、且つ消
費電流を低減する。 【解決手段】第1および第2の一対の差動信号を出力す
る差動増幅器1と、前記第1の差動信号の一方の信号の
位相を−45度推移させて出力するLPF2と、第1の
差動信号の他方の信号の位相を−45度推移させて出力
するLPF5と、前記第2の差動信号の一方の信号の位
相を+45度推移させて出力する移相器8と、第2の差
動信号の他方の信号の位相を+45度推移させて出力す
る移相器11と、ぞれぞれ前記第1および第2の差動信
号の入力に対応する差動増幅器14および15とを備え
て構成される。
て、それぞれの位相を−45度および+45度推移して
出力する90度移相器のチップサイズを縮小し、且つ消
費電流を低減する。 【解決手段】第1および第2の一対の差動信号を出力す
る差動増幅器1と、前記第1の差動信号の一方の信号の
位相を−45度推移させて出力するLPF2と、第1の
差動信号の他方の信号の位相を−45度推移させて出力
するLPF5と、前記第2の差動信号の一方の信号の位
相を+45度推移させて出力する移相器8と、第2の差
動信号の他方の信号の位相を+45度推移させて出力す
る移相器11と、ぞれぞれ前記第1および第2の差動信
号の入力に対応する差動増幅器14および15とを備え
て構成される。
Description
【0001】
【発明の属する技術分野】本発明は90度移相器に関
し、特に抵抗および容量によりバイポーラ半導体集積回
路として構成される90度移相器に関する。
し、特に抵抗および容量によりバイポーラ半導体集積回
路として構成される90度移相器に関する。
【0002】
【従来の技術】従来の、この種の90度移相器の1実施
形態の回路図が図7に示される。図7に示されるよう
に、当該従来の実施形態は、抵抗25および容量26に
より形成される低域フィルタ(以下、LPFと云う)2
4と、容量28および抵抗29により形成される高域フ
イルタ(以下、HPFと云う)27と、抵抗31、33
および容量32により形成される直流バイアス回路30
と、抵抗35、37および容量36により形成される直
流バイアス回路34とを備えて構成される。
形態の回路図が図7に示される。図7に示されるよう
に、当該従来の実施形態は、抵抗25および容量26に
より形成される低域フィルタ(以下、LPFと云う)2
4と、容量28および抵抗29により形成される高域フ
イルタ(以下、HPFと云う)27と、抵抗31、33
および容量32により形成される直流バイアス回路30
と、抵抗35、37および容量36により形成される直
流バイアス回路34とを備えて構成される。
【0003】図7において、信号121は、LPF24
およびLPF27に対し分岐されて入力される。LPF
24に入力される信号121は、当該LPF24を介し
て位相が−45度推移されて出力され、直流バイアス回
路30において、LPF24の抵抗25により当該LP
F24の入力電位に直流バイアスが設定されて、外部に
出力される。同様に、HPF27に入力される信号12
1は、当該HPF27を介して位相が+45度推移され
て出力され、直流バイアス回路34において、HPF2
7の抵抗29により接地電位に直流バイアスが設定され
て、外部に出力される。
およびLPF27に対し分岐されて入力される。LPF
24に入力される信号121は、当該LPF24を介し
て位相が−45度推移されて出力され、直流バイアス回
路30において、LPF24の抵抗25により当該LP
F24の入力電位に直流バイアスが設定されて、外部に
出力される。同様に、HPF27に入力される信号12
1は、当該HPF27を介して位相が+45度推移され
て出力され、直流バイアス回路34において、HPF2
7の抵抗29により接地電位に直流バイアスが設定され
て、外部に出力される。
【0004】また、一般にバイポーラ半導体集積回路に
おいては、トランジスタ、抵抗および容量等の各回路素
子の優れた整合性を活用するために、差動回路がよく用
いられている。図8は、従来の差動回路を用いて構成さ
れる90度移相器の実施形態を示す回路図である。図8
に示されるように、当該90度移相器は、信号122の
入力を受けて、第1および第2の一対の差動信号を出力
する差動増幅器38と、抵抗40および容量41により
形成され、前記第1の差動信号の一方の信号の位相を−
45度推移させて出力するLPF39と、抵抗43およ
び容量44により形成され、第1の差動信号の他方の信
号の位相を−45度推移させて出力するLPF43と、
容量46および抵抗47により形成され、前記第2の差
動信号の一方の信号の位相を+45度推移させて出力す
るHPF45と、容量49および抵抗50により形成さ
れ、前記第2の差動信号の他方の信号の位相を+45度
推移させて出力するHPF48と、抵抗52、54およ
び容量53により形成される直流バイアス回路51と、
抵抗56、58および容量57により形成される直流バ
イアス回路55と、抵抗60、62および容量61によ
り形成される直流バイアス回路59と、抵抗64、66
および容量65により形成される直流バイアス回路63
と、差動増幅器67および68とを備えて構成される。
おいては、トランジスタ、抵抗および容量等の各回路素
子の優れた整合性を活用するために、差動回路がよく用
いられている。図8は、従来の差動回路を用いて構成さ
れる90度移相器の実施形態を示す回路図である。図8
に示されるように、当該90度移相器は、信号122の
入力を受けて、第1および第2の一対の差動信号を出力
する差動増幅器38と、抵抗40および容量41により
形成され、前記第1の差動信号の一方の信号の位相を−
45度推移させて出力するLPF39と、抵抗43およ
び容量44により形成され、第1の差動信号の他方の信
号の位相を−45度推移させて出力するLPF43と、
容量46および抵抗47により形成され、前記第2の差
動信号の一方の信号の位相を+45度推移させて出力す
るHPF45と、容量49および抵抗50により形成さ
れ、前記第2の差動信号の他方の信号の位相を+45度
推移させて出力するHPF48と、抵抗52、54およ
び容量53により形成される直流バイアス回路51と、
抵抗56、58および容量57により形成される直流バ
イアス回路55と、抵抗60、62および容量61によ
り形成される直流バイアス回路59と、抵抗64、66
および容量65により形成される直流バイアス回路63
と、差動増幅器67および68とを備えて構成される。
【0005】図8において、信号122は差動増幅器3
8を介して第1および第2の差動信号に変換されて、そ
の内の第1の差動信号の一方の信号は、LPF39に入
力されて位相を−45度推移されて出力され、直流バイ
アス回路51において、LPF39の抵抗40により当
該LPF39の入力電位に直流バイアスが設定されて、
差動増幅器67の一方の入力端に出力される。また、第
1の差動信号の他方の信号は、LPF42に入力されて
位相を−45度推移されて出力され、直流バイアス回路
55において、LPF42の抵抗43により当該LPF
42の入力電位に直流バイアスが設定されて、差動増幅
器67の他方の入力端に出力される。同様に、第2の差
動信号の一方の信号は、HPF45に入力されて位相を
+45度推移されて出力され、直流バイアス回路59に
おいて、HPF45の抵抗47により接地電位に直流バ
イアスが設定されて、差動増幅器68の一方の入力端に
出力される。また、第2の差動信号の他方の信号は、H
PF48に入力されて位相を+45度推移されて出力さ
れ、直流バイアス回路63において、HPF48の抵抗
50により接地電位に直流バイアスが設定されて、差動
増幅器68の他方の入力端に出力される。これにより、
差動増幅器67および68からは、信号122の入力に
対応して、それぞれ位相が−45度推移された第1の差
動信号と、位相が+45度位相推移された第2の差動信
号が個別に出力される。
8を介して第1および第2の差動信号に変換されて、そ
の内の第1の差動信号の一方の信号は、LPF39に入
力されて位相を−45度推移されて出力され、直流バイ
アス回路51において、LPF39の抵抗40により当
該LPF39の入力電位に直流バイアスが設定されて、
差動増幅器67の一方の入力端に出力される。また、第
1の差動信号の他方の信号は、LPF42に入力されて
位相を−45度推移されて出力され、直流バイアス回路
55において、LPF42の抵抗43により当該LPF
42の入力電位に直流バイアスが設定されて、差動増幅
器67の他方の入力端に出力される。同様に、第2の差
動信号の一方の信号は、HPF45に入力されて位相を
+45度推移されて出力され、直流バイアス回路59に
おいて、HPF45の抵抗47により接地電位に直流バ
イアスが設定されて、差動増幅器68の一方の入力端に
出力される。また、第2の差動信号の他方の信号は、H
PF48に入力されて位相を+45度推移されて出力さ
れ、直流バイアス回路63において、HPF48の抵抗
50により接地電位に直流バイアスが設定されて、差動
増幅器68の他方の入力端に出力される。これにより、
差動増幅器67および68からは、信号122の入力に
対応して、それぞれ位相が−45度推移された第1の差
動信号と、位相が+45度位相推移された第2の差動信
号が個別に出力される。
【0006】なお、この場合においては、差動増幅器6
7および68の振幅・位相特性は、相互に等しい特性に
設定することが必要不可欠であり、このために、前記第
1および第2の差動信号に対する直流バイアスを、上述
の直流バイアス回路51、55、59および63により
一致させた後に、対応する差動増幅器67および68に
入力する方法が採られている。
7および68の振幅・位相特性は、相互に等しい特性に
設定することが必要不可欠であり、このために、前記第
1および第2の差動信号に対する直流バイアスを、上述
の直流バイアス回路51、55、59および63により
一致させた後に、対応する差動増幅器67および68に
入力する方法が採られている。
【0007】
【発明が解決しようとする課題】上述した従来の90度
移相器においては、相互に90度の位相差のある第1お
よび第2の差動信号の直流バイアスを一致させるため
に、各差動信号に対して直流バイアスを付与する直流バ
イアス回路を不可欠の要素として必要とし、且つ、LP
FおよびHPFの直流バイアスを遮断するための容量の
付加により、半導体チップサイズを大きくなるという欠
点があり、更に、当該直流バイアス回路の存在により消
費電流が増大するという欠点がある。
移相器においては、相互に90度の位相差のある第1お
よび第2の差動信号の直流バイアスを一致させるため
に、各差動信号に対して直流バイアスを付与する直流バ
イアス回路を不可欠の要素として必要とし、且つ、LP
FおよびHPFの直流バイアスを遮断するための容量の
付加により、半導体チップサイズを大きくなるという欠
点があり、更に、当該直流バイアス回路の存在により消
費電流が増大するという欠点がある。
【0008】
【課題を解決するための手段】第1の発明の90度移相
器は、所定の入力信号を受けて、第1および第2の差動
信号に変換して出力する第1の差動増幅器と、前記第1
の差動信号に含まれる第1の信号を入力とする第1の低
域フィルタと、前記第1の差動信号に含まれる第2の信
号を入力とする第2の低域フィルタと、前記第2の差動
信号に含まれる第1の信号を入力とする第1の移相器
と、前記第2の差動信号に含まれる第2の信号を入力と
する第2の移相器と、前記第1の低域フィルタより出力
される第1の差動信号に含まれる第1の信号を第1の入
力端に入力し、前記第2の低域フィルタより出力される
第1の差動信号に含まれる第2の信号を第2の入力端に
入力して、前記第1の差動増幅器より変換出力される第
1の差動信号に対して−45度位相推移された差動信号
を出力する第2の差動増幅器と、前記第1の移相器より
出力される第2の差動信号に含まれる第1の信号を第1
の入力端に入力し、前記第2の移相器より出力される第
2の差動信号に含まれる第2の信号を第2の入力端に入
力して、前記第1の差動増幅器より変換出力される第2
の差動信号に対して+45度位相推移された差動信号を
出力する第3の差動増幅器とを備えて構成されることを
特徴としている。
器は、所定の入力信号を受けて、第1および第2の差動
信号に変換して出力する第1の差動増幅器と、前記第1
の差動信号に含まれる第1の信号を入力とする第1の低
域フィルタと、前記第1の差動信号に含まれる第2の信
号を入力とする第2の低域フィルタと、前記第2の差動
信号に含まれる第1の信号を入力とする第1の移相器
と、前記第2の差動信号に含まれる第2の信号を入力と
する第2の移相器と、前記第1の低域フィルタより出力
される第1の差動信号に含まれる第1の信号を第1の入
力端に入力し、前記第2の低域フィルタより出力される
第1の差動信号に含まれる第2の信号を第2の入力端に
入力して、前記第1の差動増幅器より変換出力される第
1の差動信号に対して−45度位相推移された差動信号
を出力する第2の差動増幅器と、前記第1の移相器より
出力される第2の差動信号に含まれる第1の信号を第1
の入力端に入力し、前記第2の移相器より出力される第
2の差動信号に含まれる第2の信号を第2の入力端に入
力して、前記第1の差動増幅器より変換出力される第2
の差動信号に対して+45度位相推移された差動信号を
出力する第3の差動増幅器とを備えて構成されることを
特徴としている。
【0009】なお、前記第1の発明において、前記第1
の低域フィルタは、一端が前記第1の差動増幅器の第1
の出力端に接続され、他端が前記第2の差動増幅器の第
1の入力端に接続される第1の抵抗と、一端が前記第1
の抵抗とともに前記第2の差動増幅器の第1の入力端に
共通接続され、他端が接地点に接続される第1の容量と
により構成し、前記第2の低域フィルタは、一端が前記
第1の差動増幅器の第2の出力端に接続され、他端が前
記第2の差動増幅器の第2の入力端に接続される第2の
抵抗と、一端が前記第2の抵抗とともに前記第2の差動
増幅器の第2の入力端に共通接続され、他端が接地点に
接続される第2の容量とにより構成してもよく、また前
記第1の移相器は、一端が前記第1の差動増幅器の第1
の出力端に接続され、他端が前記第3の差動増幅器の第
1の入力端に接続される第3の容量と、一端が前記第1
の差動増幅器の第2の出力端に接続され、他端が前記第
3の容量とともに、前記第3の差動増幅器の第1の入力
端に共通接続される第3の抵抗とにより構成し、前記第
2の移相器は、一端が前記第3の抵抗とともに前記第1
の差動増幅器の第2の出力端に接続され、他端が前記第
3の差動増幅器の第2の入力端に接続される第4の容量
と、一端が前記第3の容量とともに前記第1の差動増幅
器の第1の出力端に共通接続され、他端が前記第4の容
量とともに前記第3の差動増幅器の第2の入力端に接続
される第4の抵抗とにより構成してもよい。
の低域フィルタは、一端が前記第1の差動増幅器の第1
の出力端に接続され、他端が前記第2の差動増幅器の第
1の入力端に接続される第1の抵抗と、一端が前記第1
の抵抗とともに前記第2の差動増幅器の第1の入力端に
共通接続され、他端が接地点に接続される第1の容量と
により構成し、前記第2の低域フィルタは、一端が前記
第1の差動増幅器の第2の出力端に接続され、他端が前
記第2の差動増幅器の第2の入力端に接続される第2の
抵抗と、一端が前記第2の抵抗とともに前記第2の差動
増幅器の第2の入力端に共通接続され、他端が接地点に
接続される第2の容量とにより構成してもよく、また前
記第1の移相器は、一端が前記第1の差動増幅器の第1
の出力端に接続され、他端が前記第3の差動増幅器の第
1の入力端に接続される第3の容量と、一端が前記第1
の差動増幅器の第2の出力端に接続され、他端が前記第
3の容量とともに、前記第3の差動増幅器の第1の入力
端に共通接続される第3の抵抗とにより構成し、前記第
2の移相器は、一端が前記第3の抵抗とともに前記第1
の差動増幅器の第2の出力端に接続され、他端が前記第
3の差動増幅器の第2の入力端に接続される第4の容量
と、一端が前記第3の容量とともに前記第1の差動増幅
器の第1の出力端に共通接続され、他端が前記第4の容
量とともに前記第3の差動増幅器の第2の入力端に接続
される第4の抵抗とにより構成してもよい。
【0010】また、第2の発明の90度移相器は、所定
の入力信号を受けて、第1および第2の差動信号に変換
して出力する差動増幅器と、前記第1の差動信号に含ま
れる第1の信号を入力とする第1の低域フィルタと、前
記第1の差動信号に含まれる第2の信号を入力とする第
2の低域フィルタと、前記第2の差動信号に含まれる第
1の信号を入力とする第1の移相器と、前記第2の差動
信号に含まれる第2の信号を入力とする第2の移相器
と、前記第1の低域フィルタより出力される第1の差動
信号に含まれる第1の信号を第1の入力端に入力し、前
記第2の低域フィルタより出力される第1の差動信号に
含まれる第2の信号を第2の入力端に入力して、前記第
1の差動増幅器より変換出力される第1の差動信号に対
して−45度位相推移された差動信号を出力する第1の
振幅制限差動増幅器と、前記第1の移相器より出力され
る第2の差動信号に含まれる第1の信号を第1の入力端
に入力し、前記第2の移相器より出力される第2の差動
信号に含まれる第2の信号を第2の入力端に入力して、
前記第1の差動増幅器より変換出力される第2の差動信
号に対して+45度位相推移された差動信号を出力する
第2の振幅制限差動増幅器とを備えて構成されることを
特徴としている。
の入力信号を受けて、第1および第2の差動信号に変換
して出力する差動増幅器と、前記第1の差動信号に含ま
れる第1の信号を入力とする第1の低域フィルタと、前
記第1の差動信号に含まれる第2の信号を入力とする第
2の低域フィルタと、前記第2の差動信号に含まれる第
1の信号を入力とする第1の移相器と、前記第2の差動
信号に含まれる第2の信号を入力とする第2の移相器
と、前記第1の低域フィルタより出力される第1の差動
信号に含まれる第1の信号を第1の入力端に入力し、前
記第2の低域フィルタより出力される第1の差動信号に
含まれる第2の信号を第2の入力端に入力して、前記第
1の差動増幅器より変換出力される第1の差動信号に対
して−45度位相推移された差動信号を出力する第1の
振幅制限差動増幅器と、前記第1の移相器より出力され
る第2の差動信号に含まれる第1の信号を第1の入力端
に入力し、前記第2の移相器より出力される第2の差動
信号に含まれる第2の信号を第2の入力端に入力して、
前記第1の差動増幅器より変換出力される第2の差動信
号に対して+45度位相推移された差動信号を出力する
第2の振幅制限差動増幅器とを備えて構成されることを
特徴としている。
【0011】なお、前記第2の発明において、前記第1
の低域フィルタは、一端が前記差動増幅器の第1の出力
端に接続され、他端が前記第1の振幅制限差動増幅器の
第1の入力端に接続される第1の抵抗と、一端が前記第
1の抵抗とともに前記第1の振幅制限差動増幅器の第1
の入力端に共通接続され、他端が接地点に接続される第
1の容量とにより構成し、前記第2の低域フィルタは、
一端が前記差動増幅器の第2の出力端に接続され、他端
が前記第1の振幅制限差動増幅器の第2の入力端に接続
される第2の抵抗と、一端が前記第2の抵抗とともに前
記第1の振幅制限差動増幅器の第2の入力端に共通接続
され、他端が接地点に接続される第2の容量とにより構
成してもよく、前記第1の移相器は、一端が前記差動増
幅器の第1の出力端に接続され、他端が前記第2の振幅
制限差動増幅器の第1の入力端に接続される第3の容量
と、一端が前記差動増幅器の第2の出力端に接続され、
他端が前記第3の容量とともに、前記第2の振幅制限差
動増幅器の第1の入力端に共通接続される第3の抵抗と
により構成し、前記第2の移相器は、一端が前記第3の
抵抗とともに前記差動増幅器の第2の出力端に接続さ
れ、他端が前記第2の振幅制限差動増幅器の第2の入力
端に接続される第4の容量と、一端が前記第3の容量と
ともに前記差動増幅器の第1の出力端に共通接続され、
他端が前記第4の容量とともに前記第2の振幅制限差動
増幅器の第2の入力端に接続される第4の抵抗とにより
構成してもよい。
の低域フィルタは、一端が前記差動増幅器の第1の出力
端に接続され、他端が前記第1の振幅制限差動増幅器の
第1の入力端に接続される第1の抵抗と、一端が前記第
1の抵抗とともに前記第1の振幅制限差動増幅器の第1
の入力端に共通接続され、他端が接地点に接続される第
1の容量とにより構成し、前記第2の低域フィルタは、
一端が前記差動増幅器の第2の出力端に接続され、他端
が前記第1の振幅制限差動増幅器の第2の入力端に接続
される第2の抵抗と、一端が前記第2の抵抗とともに前
記第1の振幅制限差動増幅器の第2の入力端に共通接続
され、他端が接地点に接続される第2の容量とにより構
成してもよく、前記第1の移相器は、一端が前記差動増
幅器の第1の出力端に接続され、他端が前記第2の振幅
制限差動増幅器の第1の入力端に接続される第3の容量
と、一端が前記差動増幅器の第2の出力端に接続され、
他端が前記第3の容量とともに、前記第2の振幅制限差
動増幅器の第1の入力端に共通接続される第3の抵抗と
により構成し、前記第2の移相器は、一端が前記第3の
抵抗とともに前記差動増幅器の第2の出力端に接続さ
れ、他端が前記第2の振幅制限差動増幅器の第2の入力
端に接続される第4の容量と、一端が前記第3の容量と
ともに前記差動増幅器の第1の出力端に共通接続され、
他端が前記第4の容量とともに前記第2の振幅制限差動
増幅器の第2の入力端に接続される第4の抵抗とにより
構成してもよい。
【0012】更に、第3の発明の90度移相器は、所定
の入力信号を受けて、第1および第2の差動信号に変換
して出力する第1の差動増幅器と、前記第1の差動信号
に含まれる第1の信号を入力とする第1の移相器と、前
記第1の差動信号に含まれる第2の信号を入力とする第
2の移相器と、前記第2の差動信号に含まれる第1の信
号を入力とする第3の移相器と、前記第2の差動信号に
含まれる第2の信号を入力とする第4の移相器と、前記
第1の移相器より出力される第1の差動信号に含まれる
第1の信号を第1の入力端に入力し、前記第2の移相器
より出力される第1の差動信号に含まれる第2の信号を
第2の入力端に入力して、前記第1の差動増幅器より変
換出力される第1の差動信号に対して−45度位相推移
された差動信号を出力する第2の差動増幅器と、前記第
3の移相器より出力される第2の差動信号に含まれる第
1の信号を第1の入力端に入力し、前記第4の移相器よ
り出力される第2の差動信号に含まれる第2の信号を第
2の入力端に入力して、前記第1の差動増幅器より変換
出力される第2の差動信号に対して+45度位相推移さ
れた差動信号を出力する第3の差動増幅器とを備えて構
成されることを特徴としている。
の入力信号を受けて、第1および第2の差動信号に変換
して出力する第1の差動増幅器と、前記第1の差動信号
に含まれる第1の信号を入力とする第1の移相器と、前
記第1の差動信号に含まれる第2の信号を入力とする第
2の移相器と、前記第2の差動信号に含まれる第1の信
号を入力とする第3の移相器と、前記第2の差動信号に
含まれる第2の信号を入力とする第4の移相器と、前記
第1の移相器より出力される第1の差動信号に含まれる
第1の信号を第1の入力端に入力し、前記第2の移相器
より出力される第1の差動信号に含まれる第2の信号を
第2の入力端に入力して、前記第1の差動増幅器より変
換出力される第1の差動信号に対して−45度位相推移
された差動信号を出力する第2の差動増幅器と、前記第
3の移相器より出力される第2の差動信号に含まれる第
1の信号を第1の入力端に入力し、前記第4の移相器よ
り出力される第2の差動信号に含まれる第2の信号を第
2の入力端に入力して、前記第1の差動増幅器より変換
出力される第2の差動信号に対して+45度位相推移さ
れた差動信号を出力する第3の差動増幅器とを備えて構
成されることを特徴としている。
【0013】なお、前記第3の発明において、前記第1
の移相器は、一端が前記第1の差動増幅器の第1の出力
端に接続され、他端が前記第2の差動増幅器の第1の入
力端に接続される第1の抵抗と、一端が前記第1の抵抗
とともに前記第2の差動増幅器の第1の入力端に共通接
続され、他端が前記第2の差動増幅器の第2の入力端に
接続される第1の容量とにより構成し、前記第2の移相
器は、一端が前記第1の差動増幅器の第2の出力端に接
続され、他端が前記第1の容量とともに前記第2の差動
増幅器の第2の入力端に共通接続される第2の抵抗と、
一端が前記第2の抵抗とともに前記第2の差動増幅器の
第2の入力端に共通接続され、他端が前記第1の抵抗と
ともに前記第2の差動増幅器の第1の入力端に共通接続
される第2の容量とにより構成して、前記第3の移相器
は、一端が前記第1の差動増幅器の第1の出力端に接続
され、他端が前記第3の差動増幅器の第1の入力端に接
続される第3の容量と、一端が前記第1の差動増幅器の
第2の出力端に接続され、他端が前記第3の容量ととも
に、前記第3の差動増幅器の第1の入力端に共通接続さ
れる第3の抵抗とにより構成し、前記第4の移相器は、
一端が前記第3の抵抗とともに前記第1の差動増幅器の
第2の出力端に接続され、他端が前記第3の差動増幅器
の第2の入力端に接続される第4の容量と、一端が前記
第3の容量とともに前記第1の差動増幅器の第1の出力
端に共通接続され、他端が前記第4の容量とともに前記
第3の差動増幅器の第2の入力端に共通接続される第4
の抵抗とにより構成してもよい。
の移相器は、一端が前記第1の差動増幅器の第1の出力
端に接続され、他端が前記第2の差動増幅器の第1の入
力端に接続される第1の抵抗と、一端が前記第1の抵抗
とともに前記第2の差動増幅器の第1の入力端に共通接
続され、他端が前記第2の差動増幅器の第2の入力端に
接続される第1の容量とにより構成し、前記第2の移相
器は、一端が前記第1の差動増幅器の第2の出力端に接
続され、他端が前記第1の容量とともに前記第2の差動
増幅器の第2の入力端に共通接続される第2の抵抗と、
一端が前記第2の抵抗とともに前記第2の差動増幅器の
第2の入力端に共通接続され、他端が前記第1の抵抗と
ともに前記第2の差動増幅器の第1の入力端に共通接続
される第2の容量とにより構成して、前記第3の移相器
は、一端が前記第1の差動増幅器の第1の出力端に接続
され、他端が前記第3の差動増幅器の第1の入力端に接
続される第3の容量と、一端が前記第1の差動増幅器の
第2の出力端に接続され、他端が前記第3の容量ととも
に、前記第3の差動増幅器の第1の入力端に共通接続さ
れる第3の抵抗とにより構成し、前記第4の移相器は、
一端が前記第3の抵抗とともに前記第1の差動増幅器の
第2の出力端に接続され、他端が前記第3の差動増幅器
の第2の入力端に接続される第4の容量と、一端が前記
第3の容量とともに前記第1の差動増幅器の第1の出力
端に共通接続され、他端が前記第4の容量とともに前記
第3の差動増幅器の第2の入力端に共通接続される第4
の抵抗とにより構成してもよい。
【0014】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【0015】図1は本発明の第1の実施形態の構成を示
す回路図である。図1に示されるように、本実施形態
は、信号100の入力を受けて、第1および第2の一対
の差動信号を出力する差動増幅器1と、抵抗3および容
量4により形成され、前記第1の差動信号の一方の信号
の位相を−45度推移させて出力するLPF2と、抵抗
6および容量7により形成され、第1の差動信号の他方
の信号の位相を−45度推移させて出力するLPF5
と、容量9および抵抗10により形成され、前記第2の
差動信号の一方の信号の位相を+45度推移させて出力
する移相器8と、容量12および抵抗13により形成さ
れ、第2の差動信号の他方の信号の位相を+45度推移
させて出力する移相器11と、ぞれぞれ前記第1および
第2の差動信号の入力に対応する差動増幅器14および
15とを備えて構成される。
す回路図である。図1に示されるように、本実施形態
は、信号100の入力を受けて、第1および第2の一対
の差動信号を出力する差動増幅器1と、抵抗3および容
量4により形成され、前記第1の差動信号の一方の信号
の位相を−45度推移させて出力するLPF2と、抵抗
6および容量7により形成され、第1の差動信号の他方
の信号の位相を−45度推移させて出力するLPF5
と、容量9および抵抗10により形成され、前記第2の
差動信号の一方の信号の位相を+45度推移させて出力
する移相器8と、容量12および抵抗13により形成さ
れ、第2の差動信号の他方の信号の位相を+45度推移
させて出力する移相器11と、ぞれぞれ前記第1および
第2の差動信号の入力に対応する差動増幅器14および
15とを備えて構成される。
【0016】図1において、信号100は、差動増幅器
1を介して第1および第2の差動信号に変換されて、そ
の内の第1の差動信号の一方の信号101は、LPF2
に入力されて位相を−45度推移されて出力され、信号
105として出力されて差動増幅器14の一方の入力端
に入力される。また、第1の差動信号の他方の信号10
2は、LPF5に入力されて位相を−45度推移されて
出力され、信号106として出力されて差動増幅器14
の他方の入力端に入力される。同様に、第2の差動信号
の一方の信号103は、移相器8に入力されて位相を+
45度推移されて出力され、信号107として出力され
て差動増幅器15の一方の入力端に入力される。また、
第2の差動信号の他方の信号104は、移相器11に入
力されて位相を+45度推移されて出力され、信号10
8として出力されて差動増幅器15の他方の入力端に入
力される。この場合においては、LPF2およびLPF
5により位相を−45度推移されて出力される第1の差
動信号105/106に対する直流バイアスは、抵抗3
および抵抗6により、それぞれLPF2およびLPF5
に対する入力電位、即ち差動増幅器1の出力電位に設定
され、また、移相器8および移相器11により位相を+
45度推移されて出力される第2の差動信号107/1
08に対する直流バイアスは、抵抗10および抵抗13
により、それぞれ移相器8および移相器11の入力電
位、即ち差動増幅器1の出力電位に設定されており、こ
れらの第1の差動信号105/106および第2の差動
信号107/108に対する直流バイアスは完全に一致
している。前述のように、第1および第2の差動信号が
入力される差動増幅器14および15の振幅・位相特性
を等しい特性とすることが必要であるが、上述のよう
に、これらの差動増幅器14および15に入力される第
1および第2の差動信号の直流バイアスが一致している
ので、従来例に見られるような直流バイアス回路の設置
は不要となり、回路構成規模が圧縮される。このように
して、差動増幅器14および15からは、それぞれ位相
差が90度の第1の差動信号109/110および第2
の差動信号111/112が出力される。
1を介して第1および第2の差動信号に変換されて、そ
の内の第1の差動信号の一方の信号101は、LPF2
に入力されて位相を−45度推移されて出力され、信号
105として出力されて差動増幅器14の一方の入力端
に入力される。また、第1の差動信号の他方の信号10
2は、LPF5に入力されて位相を−45度推移されて
出力され、信号106として出力されて差動増幅器14
の他方の入力端に入力される。同様に、第2の差動信号
の一方の信号103は、移相器8に入力されて位相を+
45度推移されて出力され、信号107として出力され
て差動増幅器15の一方の入力端に入力される。また、
第2の差動信号の他方の信号104は、移相器11に入
力されて位相を+45度推移されて出力され、信号10
8として出力されて差動増幅器15の他方の入力端に入
力される。この場合においては、LPF2およびLPF
5により位相を−45度推移されて出力される第1の差
動信号105/106に対する直流バイアスは、抵抗3
および抵抗6により、それぞれLPF2およびLPF5
に対する入力電位、即ち差動増幅器1の出力電位に設定
され、また、移相器8および移相器11により位相を+
45度推移されて出力される第2の差動信号107/1
08に対する直流バイアスは、抵抗10および抵抗13
により、それぞれ移相器8および移相器11の入力電
位、即ち差動増幅器1の出力電位に設定されており、こ
れらの第1の差動信号105/106および第2の差動
信号107/108に対する直流バイアスは完全に一致
している。前述のように、第1および第2の差動信号が
入力される差動増幅器14および15の振幅・位相特性
を等しい特性とすることが必要であるが、上述のよう
に、これらの差動増幅器14および15に入力される第
1および第2の差動信号の直流バイアスが一致している
ので、従来例に見られるような直流バイアス回路の設置
は不要となり、回路構成規模が圧縮される。このように
して、差動増幅器14および15からは、それぞれ位相
差が90度の第1の差動信号109/110および第2
の差動信号111/112が出力される。
【0017】図2は、上述の第1の実施形態における、
シミュレーションによる第1の差動信号における信号1
01、信号105、信号106、信号109および信号
110と、第2の差動信号における信号104、信号1
07、信号108、信号111および信号112の信号
波形を示す図である。また、図3は、図2に示される信
号101、信号104、信号105、信号106を−
0.2Vオフセットし、信号101、信号104、信号
107および信号108を−0.4Vオフセットして、
信号波形を拡大して示したシミュレーション波形図であ
る。
シミュレーションによる第1の差動信号における信号1
01、信号105、信号106、信号109および信号
110と、第2の差動信号における信号104、信号1
07、信号108、信号111および信号112の信号
波形を示す図である。また、図3は、図2に示される信
号101、信号104、信号105、信号106を−
0.2Vオフセットし、信号101、信号104、信号
107および信号108を−0.4Vオフセットして、
信号波形を拡大して示したシミュレーション波形図であ
る。
【0018】次に、本発明の第2の実施形態について説
明する。図4は本実施形態の構成を示す回路図である。
本実施形態と前述の第1の実施形態との相違点は、本実
施形態においては、図1に示される第1の実施形態にお
ける差動増幅器14および15を、それぞれ振幅制限差
動増幅器16および17に置換えて構成したことにあ
り、それ以外の構成内容については第1の実施形態の場
合と全く同様であり、その動作も同様である。また、図
5は、本実施形態における、シミュレーションによる第
1の差動信号における信号101、信号105、信号1
06、信号113および信号114と、第2の差動信号
における信号104、信号107、信号108、信号1
15および信号116の信号波形を示す図であり、信号
101、信号104、信号105、信号106を−0.
2Vオフセットし、信号101、信号104、信号10
7および信号108を−0.4Vオフセットして、信号
波形を拡大して示している。
明する。図4は本実施形態の構成を示す回路図である。
本実施形態と前述の第1の実施形態との相違点は、本実
施形態においては、図1に示される第1の実施形態にお
ける差動増幅器14および15を、それぞれ振幅制限差
動増幅器16および17に置換えて構成したことにあ
り、それ以外の構成内容については第1の実施形態の場
合と全く同様であり、その動作も同様である。また、図
5は、本実施形態における、シミュレーションによる第
1の差動信号における信号101、信号105、信号1
06、信号113および信号114と、第2の差動信号
における信号104、信号107、信号108、信号1
15および信号116の信号波形を示す図であり、信号
101、信号104、信号105、信号106を−0.
2Vオフセットし、信号101、信号104、信号10
7および信号108を−0.4Vオフセットして、信号
波形を拡大して示している。
【0019】本実施形態においては、信号100の入力
に対応して、LPF2および3より出力される第1の差
動信号における信号105および信号106の波形と、
移相器8および移相器11より出力される第2の差動信
号における信号107および信号108の波形は、前述
の第1の実施形態における場合と同様であるが、振幅制
限差動増幅器16および17より出力される第1の差動
信号113/114と第2の差動信号115/116の
波形は、図5のシミュレーションによる波形図より明ら
かなように、第1の実施形態における第1の差動信号1
09/110および第2の差動信号111/112の波
形とは異なっている。このシミュレーションによれば、
直流バイアス回路がない状態においても、各信号に対す
る直流バイアス電圧は相互に等しくなり、且つ位相差が
90度の第1の差動信号113/114および第2の差
動信号115/116が、同一振幅にて出力される。
に対応して、LPF2および3より出力される第1の差
動信号における信号105および信号106の波形と、
移相器8および移相器11より出力される第2の差動信
号における信号107および信号108の波形は、前述
の第1の実施形態における場合と同様であるが、振幅制
限差動増幅器16および17より出力される第1の差動
信号113/114と第2の差動信号115/116の
波形は、図5のシミュレーションによる波形図より明ら
かなように、第1の実施形態における第1の差動信号1
09/110および第2の差動信号111/112の波
形とは異なっている。このシミュレーションによれば、
直流バイアス回路がない状態においても、各信号に対す
る直流バイアス電圧は相互に等しくなり、且つ位相差が
90度の第1の差動信号113/114および第2の差
動信号115/116が、同一振幅にて出力される。
【0020】次に、本発明の第3の実施形態について説
明する。
明する。
【0021】図6は本発明の第3の実施形態の構成を示
す回路図である。図6に示されるように、本実施形態
は、信号100の入力を受けて、第1および第2の一対
の差動信号を出力する差動増幅器1と、抵抗19および
容量20により形成され、前記第1の差動信号の一方の
信号の位相を−45度推移させて出力する移相器18
と、抵抗22および容量23により形成され、第1の差
動信号の他方の信号の位相を−45度推移させて出力す
る移相器21と、容量9および抵抗10により形成さ
れ、前記第2の差動信号の一方の信号の位相を+45度
推移させて出力する移相器8と、容量12および抵抗1
3により形成され、第2の差動信号の他方の信号の位相
を+45度推移させて出力する移相器11と、それぞれ
前記第1および第2の差動信号の入力に対応する差動増
幅器14および15とを備えて構成される。
す回路図である。図6に示されるように、本実施形態
は、信号100の入力を受けて、第1および第2の一対
の差動信号を出力する差動増幅器1と、抵抗19および
容量20により形成され、前記第1の差動信号の一方の
信号の位相を−45度推移させて出力する移相器18
と、抵抗22および容量23により形成され、第1の差
動信号の他方の信号の位相を−45度推移させて出力す
る移相器21と、容量9および抵抗10により形成さ
れ、前記第2の差動信号の一方の信号の位相を+45度
推移させて出力する移相器8と、容量12および抵抗1
3により形成され、第2の差動信号の他方の信号の位相
を+45度推移させて出力する移相器11と、それぞれ
前記第1および第2の差動信号の入力に対応する差動増
幅器14および15とを備えて構成される。
【0022】本実施形態の第1の実施形態との相違点
は、第1の実施形態におけるLPF2およびLPF5
を、それぞれ移相器18および移相器21に置換えたこ
とにあり、それ以外の構成については、当該第1の実施
形態の場合と全く同様である。このように、LPFの代
わりに移相器を用いることにより、LPF2およびLP
F5に含まれる容量4および容量7の容量値を小さくす
ることが可能となり、半導体チップサイズを更に縮小す
ることができるという利点がある。本実施形態の動作に
ついては、基本的に第1の実施形態の場合と同様であ
る。
は、第1の実施形態におけるLPF2およびLPF5
を、それぞれ移相器18および移相器21に置換えたこ
とにあり、それ以外の構成については、当該第1の実施
形態の場合と全く同様である。このように、LPFの代
わりに移相器を用いることにより、LPF2およびLP
F5に含まれる容量4および容量7の容量値を小さくす
ることが可能となり、半導体チップサイズを更に縮小す
ることができるという利点がある。本実施形態の動作に
ついては、基本的に第1の実施形態の場合と同様であ
る。
【0023】
【発明の効果】以上説明したように、本発明は、入力信
号を第1および第2の差動信号に変換して、前記第1の
差動信号を−45度位相推移させて出力する位相推移手
段と、前記第2の差動信号を+45度位相推移させて出
力する位相推移手段とを少なくとも含む90度移相器に
適用されて、前記位相推移手段により、前記第1および
第2の差動信号に対する直流バイアスを相互に等しいレ
ベルに設定する機能を付与することにより、従来必要と
されている直流バイアス回路を設けることを不要とし、
これにより、半導体チップサイズを縮小化することがで
きるとともに、消費電力をも低減化することができると
いう効果がある。
号を第1および第2の差動信号に変換して、前記第1の
差動信号を−45度位相推移させて出力する位相推移手
段と、前記第2の差動信号を+45度位相推移させて出
力する位相推移手段とを少なくとも含む90度移相器に
適用されて、前記位相推移手段により、前記第1および
第2の差動信号に対する直流バイアスを相互に等しいレ
ベルに設定する機能を付与することにより、従来必要と
されている直流バイアス回路を設けることを不要とし、
これにより、半導体チップサイズを縮小化することがで
きるとともに、消費電力をも低減化することができると
いう効果がある。
【図1】本発明の第1の実施形態の構成を示すブロック
図である。
図である。
【図2】第1の実施形態におけるシミュレーション信号
波形を示す図である。
波形を示す図である。
【図3】第1の実施形態におけるシミュレーション信号
波形の拡大図である。
波形の拡大図である。
【図4】本発明の第2の実施形態の構成を示すブロック
図である。
図である。
【図5】第2の実施形態におけるシミュレーション信号
波形を示す図である。
波形を示す図である。
【図6】本発明の第3の実施形態の構成を示すブロック
図である。
図である。
【図7】従来例の構成を示すブロック図である。
【図8】他の従来例の構成を示すブロック図である。
1、14、15、38、67、68 差動増幅器 2、5、24、39、43 LPF 3、6、10、13、19、22、25、29、31、
33、35、37、40、43、47、50、52、5
4、56、58、60、62、64、66抵抗 4、7、9、12、20、23、26、28、32、3
6、41、44、46、49、53、57、61、65
容量 8、11、18、21 移相器 16、17 振幅制限差動増幅器 27、45、48 HPF 30、34、40、44、48、52 直流バイアス
回路
33、35、37、40、43、47、50、52、5
4、56、58、60、62、64、66抵抗 4、7、9、12、20、23、26、28、32、3
6、41、44、46、49、53、57、61、65
容量 8、11、18、21 移相器 16、17 振幅制限差動増幅器 27、45、48 HPF 30、34、40、44、48、52 直流バイアス
回路
Claims (6)
- 【請求項1】 所定の入力信号を受けて、第1および第
2の差動信号に変換して出力する第1の差動増幅器と、 前記第1の差動信号に含まれる第1の信号を入力とする
第1の低域フィルタと、 前記第1の差動信号に含まれる第2の信号を入力とする
第2の低域フィルタと、 前記第2の差動信号に含まれる第1の信号を入力とする
第1の移相器と、 前記第2の差動信号に含まれる第2の信号を入力とする
第2の移相器と、 前記第1の低域フィルタより出力される第1の差動信号
に含まれる第1の信号を第1の入力端に入力し、前記第
2の低域フィルタより出力される第1の差動信号に含ま
れる第2の信号を第2の入力端に入力して、前記第1の
差動増幅器より変換出力される第1の差動信号に対して
−45度位相推移された差動信号を出力する第2の差動
増幅器と、 前記第1の移相器より出力される第2の差動信号に含ま
れる第1の信号を第1の入力端に入力し、前記第2の移
相器より出力される第2の差動信号に含まれる第2の信
号を第2の入力端に入力して、前記第1の差動増幅器よ
り変換出力される第2の差動信号に対して+45度位相
推移された差動信号を出力する第3の差動増幅器と、 を備えて構成されることを特徴とする90度移相器。 - 【請求項2】 前記第1の低域フィルタが、一端が前記
第1の差動増幅器の第1の出力端に接続され、他端が前
記第2の差動増幅器の第1の入力端に接続される第1の
抵抗と、一端が前記第1の抵抗とともに前記第2の差動
増幅器の第1の入力端に共通接続され、他端が接地点に
接続される第1の容量とにより構成され、 前記第2の低域フィルタが、一端が前記第1の差動増幅
器の第2の出力端に接続され、他端が前記第2の差動増
幅器の第2の入力端に接続される第2の抵抗と、一端が
前記第2の抵抗とともに前記第2の差動増幅器の第2の
入力端に共通接続され、他端が接地点に接続される第2
の容量とにより構成され、 前記第1の移相器が、一端が前記第1の差動増幅器の第
1の出力端に接続され、他端が前記第3の差動増幅器の
第1の入力端に接続される第3の容量と、一端が前記第
1の差動増幅器の第2の出力端に接続され、他端が前記
第3の容量とともに、前記第3の差動増幅器の第1の入
力端に共通接続される第3の抵抗とにより構成され、 前記第2の移相器が、一端が前記第3の抵抗とともに前
記第1の差動増幅器の第2の出力端に接続され、他端が
前記第3の差動増幅器の第2の入力端に接続される第4
の容量と、一端が前記第3の容量とともに前記第1の差
動増幅器の第1の出力端に共通接続され、他端が前記第
4の容量とともに前記第3の差動増幅器の第2の入力端
に接続される第4の抵抗とにより構成されることを特徴
とする請求項1記載の90度移相器。 - 【請求項3】 所定の入力信号を受けて、第1および第
2の差動信号に変換して出力する差動増幅器と、 前記第1の差動信号に含まれる第1の信号を入力とする
第1の低域フィルタと、 前記第1の差動信号に含まれる第2の信号を入力とする
第2の低域フィルタと、 前記第2の差動信号に含まれる第1の信号を入力とする
第1の移相器と、 前記第2の差動信号に含まれる第2の信号を入力とする
第2の移相器と、 前記第1の低域フィルタより出力される第1の差動信号
に含まれる第1の信号を第1の入力端に入力し、前記第
2の低域フィルタより出力される第1の差動信号に含ま
れる第2の信号を第2の入力端に入力して、前記第1の
差動増幅器より変換出力される第1の差動信号に対して
−45度位相推移された差動信号を出力する第1の振幅
制限差動増幅器と、 前記第1の移相器より出力される第2の差動信号に含ま
れる第1の信号を第1の入力端に入力し、前記第2の移
相器より出力される第2の差動信号に含まれる第2の信
号を第2の入力端に入力して、前記第1の差動増幅器よ
り変換出力される第2の差動信号に対して+45度位相
推移された差動信号を出力する第2の振幅制限差動増幅
器と、 を備えて構成されることを特徴とする90度移相器。 - 【請求項4】 前記第1の低域フィルタが、一端が前記
差動増幅器の第1の出力端に接続され、他端が前記第1
の振幅制限差動増幅器の第1の入力端に接続される第1
の抵抗と、一端が前記第1の抵抗とともに前記第1の振
幅制限差動増幅器の第1の入力端に共通接続され、他端
が接地点に接続される第1の容量とにより構成され、 前記第2の低域フィルタが、一端が前記差動増幅器の第
2の出力端に接続され、他端が前記第1の振幅制限差動
増幅器の第2の入力端に接続される第2の抵抗と、一端
が前記第2の抵抗とともに前記第1の振幅制限差動増幅
器の第2の入力端に共通接続され、他端が接地点に接続
される第2の容量とにより構成され、 前記第1の移相器が、一端が前記差動増幅器の第1の出
力端に接続され、他端が前記第2の振幅制限差動増幅器
の第1の入力端に接続される第3の容量と、一端が前記
差動増幅器の第2の出力端に接続され、他端が前記第3
の容量とともに、前記第2の振幅制限差動増幅器の第1
の入力端に共通接続される第3の抵抗とにより構成さ
れ、 前記第2の移相器が、一端が前記第3の抵抗とともに前
記差動増幅器の第2の出力端に接続され、他端が前記第
2の振幅制限差動増幅器の第2の入力端に接続される第
4の容量と、一端が前記第3の容量とともに前記差動増
幅器の第1の出力端に共通接続され、他端が前記第4の
容量とともに前記第2の振幅制限差動増幅器の第2の入
力端に接続される第4の抵抗とにより構成されることを
特徴とする請求項3記載の90度移相器。 - 【請求項5】 所定の入力信号を受けて、第1および第
2の差動信号に変換して出力する第1の差動増幅器と、 前記第1の差動信号に含まれる第1の信号を入力とする
第1の移相器と、 前記第1の差動信号に含まれる第2の信号を入力とする
第2の移相器と、 前記第2の差動信号に含まれる第1の信号を入力とする
第3の移相器と、 前記第2の差動信号に含まれる第2の信号を入力とする
第4の移相器と、 前記第1の移相器より出力される第1の差動信号に含ま
れる第1の信号を第1の入力端に入力し、前記第2の移
相器より出力される第1の差動信号に含まれる第2の信
号を第2の入力端に入力して、前記第1の差動増幅器よ
り変換出力される第1の差動信号に対して−45度位相
推移された差動信号を出力する第2の差動増幅器と、 前記第3の移相器より出力される第2の差動信号に含ま
れる第1の信号を第1の入力端に入力し、前記第4の移
相器より出力される第2の差動信号に含まれる第2の信
号を第2の入力端に入力して、前記第1の差動増幅器よ
り変換出力される第2の差動信号に対して+45度位相
推移された差動信号を出力する第3の差動増幅器と、 を備えて構成されることを特徴とする90度移相器。 - 【請求項6】 前記第1の移相器が、一端が前記第1の
差動増幅器の第1の出力端に接続され、他端が前記第2
の差動増幅器の第1の入力端に接続される第1の抵抗
と、一端が前記第1の抵抗とともに前記第2の差動増幅
器の第1の入力端に共通接続され、他端が前記第2の差
動増幅器の第2の入力端に接続される第1の容量とによ
り構成され、 前記第2の移相器が、一端が前記第1の差動増幅器の第
2の出力端に接続され、他端が前記第1の容量とともに
前記第2の差動増幅器の第2の入力端に共通接続される
第2の抵抗と、一端が前記第2の抵抗とともに前記第2
の差動増幅器の第2の入力端に共通接続され、他端が前
記第1の抵抗とともに前記第2の差動増幅器の第1の入
力端に共通接続される第2の容量とにより構成され、 前記第3の移相器が、一端が前記第1の差動増幅器の第
1の出力端に接続され、他端が前記第3の差動増幅器の
第1の入力端に接続される第3の容量と、一端が前記第
1の差動増幅器の第2の出力端に接続され、他端が前記
第3の容量とともに、前記第3の差動増幅器の第1の入
力端に共通接続される第3の抵抗とにより構成され、 前記第4の移相器が、一端が前記第3の抵抗とともに前
記第1の差動増幅器の第2の出力端に接続され、他端が
前記第3の差動増幅器の第2の入力端に接続される第4
の容量と、一端が前記第3の容量とともに前記第1の差
動増幅器の第1の出力端に共通接続され、他端が前記第
4の容量とともに前記第3の差動増幅器の第2の入力端
に共通接続される第4の抵抗とにより構成されることを
特徴とする請求項5記載の90度移相器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25282295A JP2874610B2 (ja) | 1995-09-29 | 1995-09-29 | 90度移相器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25282295A JP2874610B2 (ja) | 1995-09-29 | 1995-09-29 | 90度移相器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0998067A true JPH0998067A (ja) | 1997-04-08 |
JP2874610B2 JP2874610B2 (ja) | 1999-03-24 |
Family
ID=17242699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25282295A Expired - Lifetime JP2874610B2 (ja) | 1995-09-29 | 1995-09-29 | 90度移相器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2874610B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6181181B1 (en) | 1998-06-26 | 2001-01-30 | Fujitsu Limited | Phase shifter for a quadrature modulator and an image suppression mixer |
US6321076B1 (en) | 1998-07-17 | 2001-11-20 | Nec Corporation | 90° phase shifter and image rejection mixer |
-
1995
- 1995-09-29 JP JP25282295A patent/JP2874610B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6181181B1 (en) | 1998-06-26 | 2001-01-30 | Fujitsu Limited | Phase shifter for a quadrature modulator and an image suppression mixer |
US6321076B1 (en) | 1998-07-17 | 2001-11-20 | Nec Corporation | 90° phase shifter and image rejection mixer |
Also Published As
Publication number | Publication date |
---|---|
JP2874610B2 (ja) | 1999-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01500868A (ja) | 直角信号発生器 | |
US4833340A (en) | Phase shifter | |
JPH0998067A (ja) | 90度移相器 | |
KR19980018571A (ko) | 전자 회로 및 저항기 네트워크 | |
US5734295A (en) | Quadrature demodulator having active filters formed with emitter follower output stages | |
US6177822B1 (en) | Variable phase shifting circuit manufactured in simple integrated circuit | |
JPH0685561A (ja) | 高速低パワーdcオフセット回路 | |
JPH0563506A (ja) | 不平衡/平衡変換回路 | |
JP3407568B2 (ja) | 不平衡−平衡変換回路 | |
US5973539A (en) | Mixer circuit for mixing two signals having mutually different frequencies | |
JP2001326546A (ja) | 差動増幅器の入力回路 | |
US7098719B2 (en) | Multiplexer with clock suppression | |
JP3196949B2 (ja) | データ信号位相比較回路 | |
JP2004056337A (ja) | 周波数変換回路 | |
JPH04354407A (ja) | 周波数ディスクリミネータ | |
JPH10108299A (ja) | 音場拡大器 | |
JP2005252977A (ja) | 90度移相器 | |
JPH02296408A (ja) | 差動増幅回路 | |
JPH04172004A (ja) | 差動回路 | |
GB2283872A (en) | Frequency multipliers | |
JP2003304297A (ja) | 直交変調器 | |
JPS6267905A (ja) | 乗算回路 | |
JPS62100015A (ja) | 2相クロツク発生装置 | |
JPH0273708A (ja) | Fet回路 | |
JPH0511470B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981215 |