JP3010890B2 - 抵抗マルチプライア回路 - Google Patents
抵抗マルチプライア回路Info
- Publication number
- JP3010890B2 JP3010890B2 JP4067980A JP6798092A JP3010890B2 JP 3010890 B2 JP3010890 B2 JP 3010890B2 JP 4067980 A JP4067980 A JP 4067980A JP 6798092 A JP6798092 A JP 6798092A JP 3010890 B2 JP3010890 B2 JP 3010890B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- buffer
- input terminal
- resistance value
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、低い抵抗値を持つ抵抗
を見かけ上高い抵抗値を持つ抵抗にみせることが可能な
抵抗マルチプライア回路に関する。
を見かけ上高い抵抗値を持つ抵抗にみせることが可能な
抵抗マルチプライア回路に関する。
【０００２】
【従来の技術】図３は、ＩＣチップ等において信号入力
端子２０と接地端子２１との間に接続される従来の抵抗
２４の例を示している。このように、抵抗２４をＩＣチ
ップ内で実現する場合、その抵抗値には限度があり、通
常は数百ＫΩが限界である。
端子２０と接地端子２１との間に接続される従来の抵抗
２４の例を示している。このように、抵抗２４をＩＣチ
ップ内で実現する場合、その抵抗値には限度があり、通
常は数百ＫΩが限界である。
【０００３】
【発明が解決しようとする課題】上記の如く抵抗をＩＣ
チップ内で実現する場合、その抵抗値に限度があるため
に例えば極度に低いカットオフ周波数をもつフィルタ回
路等を構成する場合で、数百ＫΩ以上の抵抗値を必要と
する場合には、必要な抵抗を外付け部品として構成し、
これをＩＣピンを介してＩＣ内部に接続する方法が用い
られている。しかし、このような方法では、結果的に、
ＩＣピン及びＩＣ外付け部品が増加してしまうという問
題があった。
チップ内で実現する場合、その抵抗値に限度があるため
に例えば極度に低いカットオフ周波数をもつフィルタ回
路等を構成する場合で、数百ＫΩ以上の抵抗値を必要と
する場合には、必要な抵抗を外付け部品として構成し、
これをＩＣピンを介してＩＣ内部に接続する方法が用い
られている。しかし、このような方法では、結果的に、
ＩＣピン及びＩＣ外付け部品が増加してしまうという問
題があった。
【０００４】そこで、本発明は、低い抵抗値を持つ抵抗
を見かけ上高い抵抗値を持つ抵抗にみせることができて
ＩＣ内部等に容易に高抵抗を作ることができる抵抗マル
チプライア回路を提供することを目的とする。
を見かけ上高い抵抗値を持つ抵抗にみせることができて
ＩＣ内部等に容易に高抵抗を作ることができる抵抗マル
チプライア回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、信号入力端子に一端が接続された第１の
抵抗と、前記信号入力端子にその入力端子が接続された
第１のバッファと、信号出力端子に一端が接続され前記
第１の抵抗と抵抗値が等しい第２の抵抗と、前記信号出
力端子にその入力端子が接続された第２のバッファと、
前記第１のバッファの出力端子と前記第２のバッファの
出力端子との間に直列接続された第３の抵抗、第４の抵
抗及び当該第３の抵抗と抵抗値が等しい第５の抵抗と、
前記第３の抵抗と第４の抵抗との接続点にその入力端子
が接続され前記第１の抵抗の他端にその出力端子が接続
された第３のバッファと、前記第４の抵抗と第５の抵抗
との接続点にその入力端子が接続され前記第２の抵抗の
他端にその出力端子が接続された第４のバッファとを有
し、前記第４の抵抗の抵抗値を、第３、第５の抵抗値よ
りも大きく設定することを要旨とする。
に、本発明は、信号入力端子に一端が接続された第１の
抵抗と、前記信号入力端子にその入力端子が接続された
第１のバッファと、信号出力端子に一端が接続され前記
第１の抵抗と抵抗値が等しい第２の抵抗と、前記信号出
力端子にその入力端子が接続された第２のバッファと、
前記第１のバッファの出力端子と前記第２のバッファの
出力端子との間に直列接続された第３の抵抗、第４の抵
抗及び当該第３の抵抗と抵抗値が等しい第５の抵抗と、
前記第３の抵抗と第４の抵抗との接続点にその入力端子
が接続され前記第１の抵抗の他端にその出力端子が接続
された第３のバッファと、前記第４の抵抗と第５の抵抗
との接続点にその入力端子が接続され前記第２の抵抗の
他端にその出力端子が接続された第４のバッファとを有
し、前記第４の抵抗の抵抗値を、第３、第５の抵抗値よ
りも大きく設定することを要旨とする。
【０００６】
【作用】上記構成において、信号入力端子及び信号出力
端子にそれぞれ或る値の電圧が加わったとすると、この
信号入力端子に加わった電圧及び信号出力端子に加わっ
た電圧は各々第１のバッファ及び第２のバッファを通
り、両バッファの出力端子間に直列に接続された第３、
第４及び第５の３つの抵抗の抵抗値の比に従って分圧さ
れ、２つの電圧が設定される。この分圧された２つの電
圧は各々第３のバッファ及び第４のバッファを通り、こ
のうち一方の電圧は第１の抵抗の他端に加えられ、他方
の電圧は第２の抵抗の他端に加えられる。これにより、
第１の抵抗を流れる電流は、信号入力端子に加わった電
圧と上記一方の電圧との電位差を第１の抵抗の抵抗値で
除した値により決定される。また第２の抵抗を流れる電
流は、上記他方の電圧と信号出力端子に加わった電圧と
の電位差を第２の抵抗の抵抗値で除した値により決定さ
れる。そして、この両電流の電流値は、第１の抵抗と第
２の抵抗の抵抗値が等しく、また第３の抵抗と第５の抵
抗の抵抗値が等しく、さらに、第４の抵抗の抵抗値を、
第３、第５の抵抗値よりも大きく設定されることによ
り、信号入力端子から出力端子を見たインピーダンス、
および出力端子から入力端子を見たインピーダンスが等
しくなり、信号入力端子はもちろんのこと、出力端子に
接続される素子が限定されることがなくなる。また、イ
ンピーダンスは、任意に設定することができ、低い抵抗
を見かけ上非常に大きい抵抗値を有するものに見せるこ
とができる。
端子にそれぞれ或る値の電圧が加わったとすると、この
信号入力端子に加わった電圧及び信号出力端子に加わっ
た電圧は各々第１のバッファ及び第２のバッファを通
り、両バッファの出力端子間に直列に接続された第３、
第４及び第５の３つの抵抗の抵抗値の比に従って分圧さ
れ、２つの電圧が設定される。この分圧された２つの電
圧は各々第３のバッファ及び第４のバッファを通り、こ
のうち一方の電圧は第１の抵抗の他端に加えられ、他方
の電圧は第２の抵抗の他端に加えられる。これにより、
第１の抵抗を流れる電流は、信号入力端子に加わった電
圧と上記一方の電圧との電位差を第１の抵抗の抵抗値で
除した値により決定される。また第２の抵抗を流れる電
流は、上記他方の電圧と信号出力端子に加わった電圧と
の電位差を第２の抵抗の抵抗値で除した値により決定さ
れる。そして、この両電流の電流値は、第１の抵抗と第
２の抵抗の抵抗値が等しく、また第３の抵抗と第５の抵
抗の抵抗値が等しく、さらに、第４の抵抗の抵抗値を、
第３、第５の抵抗値よりも大きく設定されることによ
り、信号入力端子から出力端子を見たインピーダンス、
および出力端子から入力端子を見たインピーダンスが等
しくなり、信号入力端子はもちろんのこと、出力端子に
接続される素子が限定されることがなくなる。また、イ
ンピーダンスは、任意に設定することができ、低い抵抗
を見かけ上非常に大きい抵抗値を有するものに見せるこ
とができる。
【０００７】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【０００８】図１は、本発明の第１実施例を示す図であ
る。
る。
【０００９】まず、構成を説明すると、信号入力端子２
０には第１の抵抗４及び第１のバッファ１３の入力端子
が接続されている。一方、信号出力端子２２には第１の
抵抗４と抵抗値が等しい第２の抵抗５及び第２のバッフ
ァ１６の入力端子が接続されている。第１のバッファ１
３の出力端子と第２のバッファ１６の出力端子との間に
は、第３の抵抗６、第４の抵抗７及び第３の抵抗６と抵
抗値が等しい第５の抵抗８が直列接続されている。そし
て、第３の抵抗６と第４の抵抗７との接続点に第３のバ
ッファ１４の入力端子が接続され、その出力端子は第１
の抵抗４の他端に接続されている。また、第４の抵抗７
と第５の抵抗８との接続点には第４のバッファ１５の入
力端子が接続され、その出力端子は第２の抵抗５の他端
に接続されている。上記第１、第２、第３及び第４のバ
ッファ１３，１４，１５，１６にはボルテージホロワ回
路が用いられている。
０には第１の抵抗４及び第１のバッファ１３の入力端子
が接続されている。一方、信号出力端子２２には第１の
抵抗４と抵抗値が等しい第２の抵抗５及び第２のバッフ
ァ１６の入力端子が接続されている。第１のバッファ１
３の出力端子と第２のバッファ１６の出力端子との間に
は、第３の抵抗６、第４の抵抗７及び第３の抵抗６と抵
抗値が等しい第５の抵抗８が直列接続されている。そし
て、第３の抵抗６と第４の抵抗７との接続点に第３のバ
ッファ１４の入力端子が接続され、その出力端子は第１
の抵抗４の他端に接続されている。また、第４の抵抗７
と第５の抵抗８との接続点には第４のバッファ１５の入
力端子が接続され、その出力端子は第２の抵抗５の他端
に接続されている。上記第１、第２、第３及び第４のバ
ッファ１３，１４，１５，１６にはボルテージホロワ回
路が用いられている。
【００１０】次に、作用を説明する。いま、信号入力端
子２０に電圧Ｖ1 が加えられたとすると、第１のバッフ
ァ１３の出力電圧もＶ1 となる。また信号出力端子２２
より電圧Ｖ2 が加えられたとすると、第２のバッファ１
６の出力電圧もＶ2 となる。第１のバッファ１３の出力
電圧Ｖ1 と第２のバッファ１６の出力電圧Ｖ2 の電位差
（Ｖ1 −Ｖ2 ）は第３の抵抗６の抵抗値Ｒ6 、第４の抵
抗７の抵抗値Ｒ7 、第５の抵抗８の抵抗値Ｒ8 の比に従
って分圧され、第３のバッファ１４の入力端子電圧Ｖ3
及び第４のバッファ１５の入力端子電圧Ｖ4 として各々 Ｖ3 ＝Ｖ1 −［（Ｖ1 −Ｖ2 ）・Ｒ6 ／（Ｒ6 ＋Ｒ7 ＋Ｒ8 ）］…（１） Ｖ4 ＝Ｖ2 ＋［（Ｖ1 −Ｖ2 ）・Ｒ8 ／（Ｒ6 ＋Ｒ7 ＋Ｒ8 ）］…（２） の電圧が現れる。さらに、第３のバッファ１４の出力端
子には入力端子と等しい電圧Ｖ3 が出力され、第４のバ
ッファ１５の出力端子には入力端子と等しい電圧Ｖ4 が
出力される。
子２０に電圧Ｖ1 が加えられたとすると、第１のバッフ
ァ１３の出力電圧もＶ1 となる。また信号出力端子２２
より電圧Ｖ2 が加えられたとすると、第２のバッファ１
６の出力電圧もＶ2 となる。第１のバッファ１３の出力
電圧Ｖ1 と第２のバッファ１６の出力電圧Ｖ2 の電位差
（Ｖ1 −Ｖ2 ）は第３の抵抗６の抵抗値Ｒ6 、第４の抵
抗７の抵抗値Ｒ7 、第５の抵抗８の抵抗値Ｒ8 の比に従
って分圧され、第３のバッファ１４の入力端子電圧Ｖ3
及び第４のバッファ１５の入力端子電圧Ｖ4 として各々 Ｖ3 ＝Ｖ1 −［（Ｖ1 −Ｖ2 ）・Ｒ6 ／（Ｒ6 ＋Ｒ7 ＋Ｒ8 ）］…（１） Ｖ4 ＝Ｖ2 ＋［（Ｖ1 −Ｖ2 ）・Ｒ8 ／（Ｒ6 ＋Ｒ7 ＋Ｒ8 ）］…（２） の電圧が現れる。さらに、第３のバッファ１４の出力端
子には入力端子と等しい電圧Ｖ3 が出力され、第４のバ
ッファ１５の出力端子には入力端子と等しい電圧Ｖ4 が
出力される。
【００１１】抵抗値Ｒ4 の第１の抵抗４を流れる電流Ｉ
1 は、信号入力端子２０の電圧Ｖ1と第３のバッファ１
４の出力端子電圧Ｖ3 との電位差を抵抗値Ｒ4 で割った
値となるから、（１）式を使うと Ｉ1 ＝（Ｖ1 −Ｖ3 ）／Ｒ4 ＝（Ｖ1 −Ｖ2 ） ・Ｒ6 ／（（Ｒ6 ＋Ｒ7 ＋Ｒ8 ）・Ｒ4 ） …（３） で表される。また抵抗値Ｒ5 の第２の抵抗５を流れるＩ
2 は、第４のバッファ１５の出力端子電圧Ｖ4 と信号出
力端子２２の電圧Ｖ2 との電位差を抵抗値Ｒ5 で割った
値となるから、（２）式を使うと Ｉ2 ＝（Ｖ4 −Ｖ2 ）／Ｒ5 ＝（Ｖ1 −Ｖ2 ） ・Ｒ8 ／（（Ｒ6 ＋Ｒ7 ＋Ｒ8 ）・Ｒ5 ） …（４） となる。そして、第１のバッファ１３及び第２のバッフ
ァ１６の入力には電流が流れ込まないため、信号入力端
子２０から入力する電流は第１の抵抗４を流れる電流Ｉ
1 に等しくなり、信号出力端子２２から出力する電流は
第２の抵抗５を流れる電流Ｉ2 に等しくなる。
1 は、信号入力端子２０の電圧Ｖ1と第３のバッファ１
４の出力端子電圧Ｖ3 との電位差を抵抗値Ｒ4 で割った
値となるから、（１）式を使うと Ｉ1 ＝（Ｖ1 −Ｖ3 ）／Ｒ4 ＝（Ｖ1 −Ｖ2 ） ・Ｒ6 ／（（Ｒ6 ＋Ｒ7 ＋Ｒ8 ）・Ｒ4 ） …（３） で表される。また抵抗値Ｒ5 の第２の抵抗５を流れるＩ
2 は、第４のバッファ１５の出力端子電圧Ｖ4 と信号出
力端子２２の電圧Ｖ2 との電位差を抵抗値Ｒ5 で割った
値となるから、（２）式を使うと Ｉ2 ＝（Ｖ4 −Ｖ2 ）／Ｒ5 ＝（Ｖ1 −Ｖ2 ） ・Ｒ8 ／（（Ｒ6 ＋Ｒ7 ＋Ｒ8 ）・Ｒ5 ） …（４） となる。そして、第１のバッファ１３及び第２のバッフ
ァ１６の入力には電流が流れ込まないため、信号入力端
子２０から入力する電流は第１の抵抗４を流れる電流Ｉ
1 に等しくなり、信号出力端子２２から出力する電流は
第２の抵抗５を流れる電流Ｉ2 に等しくなる。
【００１２】ここで、第１の抵抗４の抵抗値Ｒ4 と第２
の抵抗５の抵抗値Ｒ5 を等しく設定し、また、第３の抵
抗６の抵抗値Ｒ6 と第５の抵抗８の抵抗値Ｒ8 を等しく
設定し、 Ｒ4 ＝Ｒ5 ＝Ｒａ Ｒ6 ＝Ｒ8 ＝Ｒｂ とすると、（３），（４）式は、 Ｉ1 ＝Ｉ2 ＝（Ｖ1 −Ｖ2 ）・Ｒｂ／（（２Ｒｂ＋Ｒ7 ）・Ｒａ）＝Ｉａ …（５） で表され、信号入力端子２０から入力する電流Ｉ1 と信
号出力端子２２から出力される電流Ｉ2 とは等しい電流
Ｉａとなる。従って、信号入力端子２０から信号出力端
子２２をみたインピーダンスと信号出力端子２２から信
号入力端子２０をみたインピーダンスとは等しくなり、
このインピーダンスＺは（５）式より Ｚ＝（Ｖ1 −Ｖ2 ）／Ｉａ＝（２＋（Ｒ7 ／Ｒｂ））・Ｒａ …（６） となり、第１の抵抗４の抵抗値及び第２の抵抗５の抵抗
値の（２＋（Ｒ7 ／Ｒｂ））倍の値となる。このとき、
第４の抵抗７の抵抗値Ｒ7 を抵抗値Ｒｂ（＝Ｒ6＝Ｒ8
）より大きく設定しておけば、見かけ上の抵抗値は抵
抗値Ｒａ（＝Ｒ4 ＝Ｒ5 ）より大になる。
の抵抗５の抵抗値Ｒ5 を等しく設定し、また、第３の抵
抗６の抵抗値Ｒ6 と第５の抵抗８の抵抗値Ｒ8 を等しく
設定し、 Ｒ4 ＝Ｒ5 ＝Ｒａ Ｒ6 ＝Ｒ8 ＝Ｒｂ とすると、（３），（４）式は、 Ｉ1 ＝Ｉ2 ＝（Ｖ1 −Ｖ2 ）・Ｒｂ／（（２Ｒｂ＋Ｒ7 ）・Ｒａ）＝Ｉａ …（５） で表され、信号入力端子２０から入力する電流Ｉ1 と信
号出力端子２２から出力される電流Ｉ2 とは等しい電流
Ｉａとなる。従って、信号入力端子２０から信号出力端
子２２をみたインピーダンスと信号出力端子２２から信
号入力端子２０をみたインピーダンスとは等しくなり、
このインピーダンスＺは（５）式より Ｚ＝（Ｖ1 −Ｖ2 ）／Ｉａ＝（２＋（Ｒ7 ／Ｒｂ））・Ｒａ …（６） となり、第１の抵抗４の抵抗値及び第２の抵抗５の抵抗
値の（２＋（Ｒ7 ／Ｒｂ））倍の値となる。このとき、
第４の抵抗７の抵抗値Ｒ7 を抵抗値Ｒｂ（＝Ｒ6＝Ｒ8
）より大きく設定しておけば、見かけ上の抵抗値は抵
抗値Ｒａ（＝Ｒ4 ＝Ｒ5 ）より大になる。
【００１３】図２は、上記第１実施例の抵抗マルチプラ
イア回路をフィルタ回路に応用した応用例を示す。
イア回路をフィルタ回路に応用した応用例を示す。
【００１４】同図において、１７はコンデンサであり、
出力端子２２と接地端子２１との間に接続されている。
出力端子２２と接地端子２１との間に接続されている。
【００１５】このフィルタ回路において、抵抗マルチプ
ライア回路の部分は、信号入力端子２０と信号出力端子
２２間に接続された１本の抵抗と等価になり、全体回路
はコンデンサ１７と等価抵抗で構成される１次の低域通
過フィルタとなる。いま、この等価抵抗の抵抗値をＲｅ
2 とすると、前記（６）式より Ｒｅ2 ＝（２＋（Ｒ7 ／Ｒｂ））・Ｒａ …（７） となる。但し、 Ｒａ＝Ｒ4 ＝Ｒ5 Ｒｂ＝Ｒ6 ＝Ｒ8 である。また図２の低域通過フィルタのカットオフ周波
数ｆは、コンデンサ１７の容量値をＣとすると、 ｆ＝１／［２πＣ・（２＋（Ｒ7 ／Ｒｂ））・Ｒａ］ …（８） となる。（８）式より、抵抗値Ｒ7 を抵抗値Ｒ6 ，Ｒ8
より大きく設定することにより、低域通過フィルタのカ
ットオフ周波数ｆを極度に低く設定することが可能とな
ることが分る。
ライア回路の部分は、信号入力端子２０と信号出力端子
２２間に接続された１本の抵抗と等価になり、全体回路
はコンデンサ１７と等価抵抗で構成される１次の低域通
過フィルタとなる。いま、この等価抵抗の抵抗値をＲｅ
2 とすると、前記（６）式より Ｒｅ2 ＝（２＋（Ｒ7 ／Ｒｂ））・Ｒａ …（７） となる。但し、 Ｒａ＝Ｒ4 ＝Ｒ5 Ｒｂ＝Ｒ6 ＝Ｒ8 である。また図２の低域通過フィルタのカットオフ周波
数ｆは、コンデンサ１７の容量値をＣとすると、 ｆ＝１／［２πＣ・（２＋（Ｒ7 ／Ｒｂ））・Ｒａ］ …（８） となる。（８）式より、抵抗値Ｒ7 を抵抗値Ｒ6 ，Ｒ8
より大きく設定することにより、低域通過フィルタのカ
ットオフ周波数ｆを極度に低く設定することが可能とな
ることが分る。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
信号入力端子に一端が接続された第１の抵抗と、前記信
号入力端子にその入力端子が接続された第１のバッファ
と、信号出力端子に一端が接続され前記第１の抵抗と抵
抗値が等しい第２の抵抗と、前記信号出力端子にその入
力端子が接続された第２のバッファと、前記第１のバッ
ファの出力端子と前記第２のバッファの出力端子との間
に直列接続された第３の抵抗、第４の抵抗及び当該第３
の抵抗と抵抗値が等しい第５の抵抗と、前記第３の抵抗
と第４の抵抗との接続点にその入力端子が接続され前記
第１の抵抗の他端にその出力端子が接続された第３のバ
ッファと、前記第４の抵抗と第５の抵抗との接続点にそ
の入力端子が接続され前記第２の抵抗の他端にその出力
端子が接続された第４のバッファとを具備し、第４の抵
抗の抵抗値を、第３、第５の抵抗値よりも大きく設定さ
せたため、信号入力端子から出力端子を見たインピーダ
ンス、および出力端子から入力端子を見たインピーダン
スが等しくなり、信号入力端子はもちろんのこと、出力
端子に接続される素子が限定されることがなくなる。ま
た、インピーダンスは、任意に設定することができ、低
い抵抗を見かけ上非常に大きい抵抗値を有するものに見
せることができ、ＩＣ内部等一層高い抵抗を容易に作る
ことができる。
信号入力端子に一端が接続された第１の抵抗と、前記信
号入力端子にその入力端子が接続された第１のバッファ
と、信号出力端子に一端が接続され前記第１の抵抗と抵
抗値が等しい第２の抵抗と、前記信号出力端子にその入
力端子が接続された第２のバッファと、前記第１のバッ
ファの出力端子と前記第２のバッファの出力端子との間
に直列接続された第３の抵抗、第４の抵抗及び当該第３
の抵抗と抵抗値が等しい第５の抵抗と、前記第３の抵抗
と第４の抵抗との接続点にその入力端子が接続され前記
第１の抵抗の他端にその出力端子が接続された第３のバ
ッファと、前記第４の抵抗と第５の抵抗との接続点にそ
の入力端子が接続され前記第２の抵抗の他端にその出力
端子が接続された第４のバッファとを具備し、第４の抵
抗の抵抗値を、第３、第５の抵抗値よりも大きく設定さ
せたため、信号入力端子から出力端子を見たインピーダ
ンス、および出力端子から入力端子を見たインピーダン
スが等しくなり、信号入力端子はもちろんのこと、出力
端子に接続される素子が限定されることがなくなる。ま
た、インピーダンスは、任意に設定することができ、低
い抵抗を見かけ上非常に大きい抵抗値を有するものに見
せることができ、ＩＣ内部等一層高い抵抗を容易に作る
ことができる。
【図１】本発明の第１実施例を示す回路図である。
【図２】第１実施例をフィルタ回路に応用した応用例を
示す回路図である。
示す回路図である。
【図３】信号入力端子と接地端子間に接続された従来の
抵抗を示す図である。
抵抗を示す図である。
【符号の説明】４ 第１の抵抗５ 第２の抵抗６ 第３の抵抗 ７ 第４の抵抗 ８ 第５の抵抗１３ 第１のバッファ１６ 第２のバッファ １４ 第３のバッファ １５ 第４のバッファ ２０ 信号入力端子 ２１ 接地端子（低電位端子） ２２ 信号出力端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 11/46 H01C 13/00 H01C 13/02
Claims (1)
- 【請求項１】 信号入力端子に一端が接続された第１の
抵抗と、前記信号入力端子にその入力端子が接続された
第１のバッファと、 信号出力端子に一端が接続され前記第１の抵抗と抵抗値
が等しい第２の抵抗と、前記信号出力端子にその入力端
子が接続された第２のバッファと、 前記第１のバッファの出力端子と前記第２のバッファの
出力端子との間に直列接続された第３の抵抗、第４の抵
抗及び当該第３の抵抗と抵抗値が等しい第５の抵抗と、
前記第３の抵抗と第４の抵抗との接続点にその入力端子
が接続され前記第１の抵抗の他端にその出力端子が接続
された第３のバッファと、 前記第４の抵抗と第５の抵抗との接続点にその入力端子
が接続され前記第２の抵抗の他端にその出力端子が接続
された第４のバッファとを有し、 前記第４の抵抗の抵抗値を、第３、第５の抵抗値よりも
大きく設定する ことを特徴とする抵抗マルチプライア回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4067980A JP3010890B2 (ja) | 1992-03-26 | 1992-03-26 | 抵抗マルチプライア回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4067980A JP3010890B2 (ja) | 1992-03-26 | 1992-03-26 | 抵抗マルチプライア回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05275971A JPH05275971A (ja) | 1993-10-22 |
| JP3010890B2 true JP3010890B2 (ja) | 2000-02-21 |
Family
ID=13360647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4067980A Expired - Fee Related JP3010890B2 (ja) | 1992-03-26 | 1992-03-26 | 抵抗マルチプライア回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3010890B2 (ja) |
-
1992
- 1992-03-26 JP JP4067980A patent/JP3010890B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05275971A (ja) | 1993-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970008793B1 (ko) | 필터 장치 | |
| JPS6236404B2 (ja) | ||
| KR19980064159A (ko) | 필터 회로 | |
| EP0435472B1 (en) | Active filter | |
| US4168440A (en) | LC Simulated filter with transmission zeros | |
| US3573647A (en) | Electrical impedance converting networks | |
| US4785250A (en) | Electrical component simulator | |
| JP3010890B2 (ja) | 抵抗マルチプライア回路 | |
| JPH0119653B2 (ja) | ||
| EP0479374B1 (en) | Companding current-mode transconductor-C integrator | |
| JPS62261217A (ja) | Ｍｏｓトランジスタ回路 | |
| JP2795656B2 (ja) | ローパスフィルタ | |
| JPH0239888B2 (ja) | ||
| JP3225527B2 (ja) | 遅延回路 | |
| JPH0467368B2 (ja) | ||
| JPS6378612A (ja) | レベルシフト回路 | |
| JPS5894219A (ja) | フイルタ回路 | |
| US4074215A (en) | Stable gyrator network for simularity inductance | |
| Tangsrirat et al. | Cascadable multiple-input single-output current-mode universal filter based on current differencing buffered amplifiers | |
| JPH01258188A (ja) | 加算器 | |
| US7138869B2 (en) | Amplifier circuit | |
| JPH0257730B2 (ja) | ||
| DE1802763C3 (de) | Gyrator zur Verwendung in der Nachrichtentechnik mit einem erdfreien Klemmenpaar | |
| US3546640A (en) | Nonreciprocal transistor network | |
| JP2730107B2 (ja) | カレントミラー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |