JPH0467368B2 - - Google Patents
Info
- Publication number
- JPH0467368B2 JPH0467368B2 JP58056050A JP5605083A JPH0467368B2 JP H0467368 B2 JPH0467368 B2 JP H0467368B2 JP 58056050 A JP58056050 A JP 58056050A JP 5605083 A JP5605083 A JP 5605083A JP H0467368 B2 JPH0467368 B2 JP H0467368B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- resistor
- input
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
Landscapes
- Networks Using Active Elements (AREA)
- Filters And Equalizers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、たとえば時定数回路の時定数切換え
に用いられる可変抵抗回路に関する。
に用いられる可変抵抗回路に関する。
一般に音響機器に適用される雑音低減システム
において、レベル伸長、圧縮の特性を切り換える
ために低減波器の時定数を切り換えている。こ
の場合、時定数回路を構成する抵抗およびコンデ
ンサのうち、一方の素子を固定とし、他方の素子
を複数個の切り換えが可能なようにしておき、こ
の複数個の素子を選択的に切り換えている。
において、レベル伸長、圧縮の特性を切り換える
ために低減波器の時定数を切り換えている。こ
の場合、時定数回路を構成する抵抗およびコンデ
ンサのうち、一方の素子を固定とし、他方の素子
を複数個の切り換えが可能なようにしておき、こ
の複数個の素子を選択的に切り換えている。
〔背景技術の問題点〕
然るに、上記のように複数個の抵抗またはコン
デンサを切り換えることは、切換端子を多く必要
とし、コストが高くなる欠点があつた。特に、上
記時定数回路を集積回路化した場合、たとえば第
１図に示すようにコンデンサ１０を固定とし、２
個の抵抗１１，１２を切り換え使用するものとす
れば、１個の出力端子（ピン）１３の他に上記抵
抗数に応じた数の入力端子（ピン）１４，１５が
必要となつて集積回路のコストが高くなる欠点が
あつた。
デンサを切り換えることは、切換端子を多く必要
とし、コストが高くなる欠点があつた。特に、上
記時定数回路を集積回路化した場合、たとえば第
１図に示すようにコンデンサ１０を固定とし、２
個の抵抗１１，１２を切り換え使用するものとす
れば、１個の出力端子（ピン）１３の他に上記抵
抗数に応じた数の入力端子（ピン）１４，１５が
必要となつて集積回路のコストが高くなる欠点が
あつた。
本発明は上記の事情に鑑みてなされたもので、
１個の入力端子と１個の出力端子との間の抵抗値
を制御信号によつて切り換え可能であり、端子数
が少なくて済み、集積回路化に好適な可変抵抗回
路を提供するものである。
１個の入力端子と１個の出力端子との間の抵抗値
を制御信号によつて切り換え可能であり、端子数
が少なくて済み、集積回路化に好適な可変抵抗回
路を提供するものである。
即ち、本発明の可変抵抗回路は、入力端子にト
ランジスタのベースを接続し、このトランジスタ
のエミツタと出力端子との間に抵抗を挿入してエ
ミツタフオロワを形成し、上記トランジスタのコ
レクタと電源との間にカレントミラー回路の入力
側トランジスタを挿入し、このカレントミラー回
路の出力側トランジスタを前記電源と前記抵抗の
出力端子側一端との間に挿入し、上記カレントミ
ラー回路における前記入力側トランジスタおよび
出力側トランジスタのベース相互接続点と前記電
源との間に電子スイツチを挿入し、この電子スイ
ツチをスイツチ制御信号によりスイツチ制御する
ようにしたことを特徴とするものである。
ランジスタのベースを接続し、このトランジスタ
のエミツタと出力端子との間に抵抗を挿入してエ
ミツタフオロワを形成し、上記トランジスタのコ
レクタと電源との間にカレントミラー回路の入力
側トランジスタを挿入し、このカレントミラー回
路の出力側トランジスタを前記電源と前記抵抗の
出力端子側一端との間に挿入し、上記カレントミ
ラー回路における前記入力側トランジスタおよび
出力側トランジスタのベース相互接続点と前記電
源との間に電子スイツチを挿入し、この電子スイ
ツチをスイツチ制御信号によりスイツチ制御する
ようにしたことを特徴とするものである。
上記回路によれば、スイツチ制御信号による電
子スイツチのスイツチ状態に応じてエミツタフオ
ロワ接続のトランジスタがスイツチ制御され、こ
のスイツチ状態に応じて出力端子から上記トラン
ジスタのエミツタ側を見たインピーダンスが変わ
る。
子スイツチのスイツチ状態に応じてエミツタフオ
ロワ接続のトランジスタがスイツチ制御され、こ
のスイツチ状態に応じて出力端子から上記トラン
ジスタのエミツタ側を見たインピーダンスが変わ
る。
したがつて、従来の抵抗切換選択回路に比べて
必要とする入出力端子数が少なくて済み、コスト
低減が可能になる。
必要とする入出力端子数が少なくて済み、コスト
低減が可能になる。
以下、図面を参照して本発明の一実施例を詳細
に説明する。
に説明する。
第２図は集積回路化された可変抵抗回路の基本
構成を示しており、２１および２２は集積回路の
外部端子の一部としての入力端子および出力端子
である。上記入力端子２１はNPN形のトランジ
スタQ1のベースに接続され、このトランジスタ
Q1のエミツタは抵抗R1を介して前記出力端子２
２に接続されている。２３はカレントミラー回路
であり、その入力側のPNP形トランジスタQ2と
出力側のPNP形トランジスタQ3とのエミツタ面
積比は１：Ｎであり、それぞれのエミツタは電源
（たとえば＋Vcc電位）に接続され、それぞれのコ
レクタは対応して前記NPN形トランジスタQ1の
コレクタおよび出力端子２２に接続されている。
２４は電子スイツチであつて、これは上記カレン
トミラー回路２３のトランジスタQ2，Q3のベー
ス相互接続点と前記＋Vcc電源に接続されている。
構成を示しており、２１および２２は集積回路の
外部端子の一部としての入力端子および出力端子
である。上記入力端子２１はNPN形のトランジ
スタQ1のベースに接続され、このトランジスタ
Q1のエミツタは抵抗R1を介して前記出力端子２
２に接続されている。２３はカレントミラー回路
であり、その入力側のPNP形トランジスタQ2と
出力側のPNP形トランジスタQ3とのエミツタ面
積比は１：Ｎであり、それぞれのエミツタは電源
（たとえば＋Vcc電位）に接続され、それぞれのコ
レクタは対応して前記NPN形トランジスタQ1の
コレクタおよび出力端子２２に接続されている。
２４は電子スイツチであつて、これは上記カレン
トミラー回路２３のトランジスタQ2，Q3のベー
ス相互接続点と前記＋Vcc電源に接続されている。
第３図は上記第２図の回路の一具体例を示すも
ので、第２図中と同一部分には同一符号を付して
おり、前記カレントミラー回路２３のトランジス
タQ2，Q3の各エミツタに抵抗R2，R3を挿入し、
カレントミラー回路２３の出力側トランジスタ
Q3のコレクタおよび前記抵抗R1の接続点Ａと出
力端子２２との間に抵抗R4を挿入し、出力端子
２２と接地端との間にコンデンサＣを接続してい
る。また、前記電子スイツチ（第２図２４）とし
てPNP形のトランジスタQ4を用い、このトラン
ジスタQ4のオン、オフを電子スイツチ２５によ
り制御するようにしている。即ち、このスイツチ
２５は、前記トランジスタQ4のベースをVcc電源
または接地端に選択的に接続するためのものであ
る。R5は上記トランジスタQ4のベースと前記ス
イツチ２５との間に接続された過電流保護用抵抗
である。
ので、第２図中と同一部分には同一符号を付して
おり、前記カレントミラー回路２３のトランジス
タQ2，Q3の各エミツタに抵抗R2，R3を挿入し、
カレントミラー回路２３の出力側トランジスタ
Q3のコレクタおよび前記抵抗R1の接続点Ａと出
力端子２２との間に抵抗R4を挿入し、出力端子
２２と接地端との間にコンデンサＣを接続してい
る。また、前記電子スイツチ（第２図２４）とし
てPNP形のトランジスタQ4を用い、このトラン
ジスタQ4のオン、オフを電子スイツチ２５によ
り制御するようにしている。即ち、このスイツチ
２５は、前記トランジスタQ4のベースをVcc電源
または接地端に選択的に接続するためのものであ
る。R5は上記トランジスタQ4のベースと前記ス
イツチ２５との間に接続された過電流保護用抵抗
である。
なお、上記回路においては、説明の簡単化のた
めにカレントミラー回路２３のトランジスタQ2，
Q3の特性を同一とし、そのエミツタ面積比を
１：１とし、ミラー比を１：１とするように抵抗
R2，R3の値を同一（たとえばそれぞれ2kΩ）と
している。また、抵抗R4の値（たとえば100Ω）
は抵抗R1の値（たとえば10kΩ）に比べて非常に
小さく、保護用抵抗R5の値はたとえば10kΩ、コ
ンデンサＣの値は0.1μFである。
めにカレントミラー回路２３のトランジスタQ2，
Q3の特性を同一とし、そのエミツタ面積比を
１：１とし、ミラー比を１：１とするように抵抗
R2，R3の値を同一（たとえばそれぞれ2kΩ）と
している。また、抵抗R4の値（たとえば100Ω）
は抵抗R1の値（たとえば10kΩ）に比べて非常に
小さく、保護用抵抗R5の値はたとえば10kΩ、コ
ンデンサＣの値は0.1μFである。
第４図は上記スイツチ用トランジスタQ4がオ
ンのときの上記回路のハイブリツドπ型等価回路
の一部を示すもので、ここでは計算の簡略化のた
めにトランジスタQ1のベースは接地状態である
ものとする。そして、r〓はトランジスタQ1の小信
号入力抵抗、v1は上記小信号入力抵抗r〓の両端電
圧、gnはトランジスタQ1の相互コンダクタンス
であつて、トランジスタQ1のエミツタ抵抗をreで
表わすとgn＝１／reであり、Ｂ、Ｅ、Ｃはトランジ スタQ1のベース端、エミツタ端、コレクタ端で
あり、（−v1）は前記エミツタ端Ｅの電位である。
ンのときの上記回路のハイブリツドπ型等価回路
の一部を示すもので、ここでは計算の簡略化のた
めにトランジスタQ1のベースは接地状態である
ものとする。そして、r〓はトランジスタQ1の小信
号入力抵抗、v1は上記小信号入力抵抗r〓の両端電
圧、gnはトランジスタQ1の相互コンダクタンス
であつて、トランジスタQ1のエミツタ抵抗をreで
表わすとgn＝１／reであり、Ｂ、Ｅ、Ｃはトランジ スタQ1のベース端、エミツタ端、コレクタ端で
あり、（−v1）は前記エミツタ端Ｅの電位である。
次に、前記トランジスタQ4がオンのときの前
記接続点ＡにおけるインピーダンスZ1を求めてみ
る。エミツタ端Ｅにおける電圧（−v1）は、抵抗
R1に流れる小信号電流をixで表わすと次式で示さ
れる。
記接続点ＡにおけるインピーダンスZ1を求めてみ
る。エミツタ端Ｅにおける電圧（−v1）は、抵抗
R1に流れる小信号電流をixで表わすと次式で示さ
れる。
−v1＝（gnv1−ix）r〓 ……(1)
接続点Ａにおける電圧（−vx）は次式で示され
る。
る。
−vx＝−ix・R1−v1 ……(2)
上式(1)、(2)から、インピーダンスZ1は次式の如
く求まる。
く求まる。
Z1＝vx／ix＝R1＋r〓／１＋gnr〓R1＋re ……(3)
ここで、gnr〓＝gn・β・re＝β≫１
但し、βはトランジスタQ1の電流増幅率であ
る。
る。
一方、第５図は前記スイツチ用トランジスタ
Q4がオフのときの回路のハイブリツドπ型等価
回路の一部を示すもので、トランジスタQ1のベ
ースが接地状態であるものとして前記接続点Ａの
インピーダンスZ2を求めてみる。エミツタ端Ｅに
おける電圧（−v1）は抵抗R1に流れる小信号電
流をix１で表わすと次式で示される。
Q4がオフのときの回路のハイブリツドπ型等価
回路の一部を示すもので、トランジスタQ1のベ
ースが接地状態であるものとして前記接続点Ａの
インピーダンスZ2を求めてみる。エミツタ端Ｅに
おける電圧（−v1）は抵抗R1に流れる小信号電
流をix１で表わすと次式で示される。
−v1＝（gnv1−ix１）r〓 ……(4)
接続点Ａにおける電圧（−vx）は次式で示され
る。
る。
−vx＝−ix１・R1−v1 ……(5)
また、接続点Ａを流れる小信号電流をixとする
と ix＝ix１＋gnv1 ……(6) が成立する。したがつて、上式(4)(5)(6)からインピ
ーダンスZ2は次式の如く求まる。
と ix＝ix１＋gnv1 ……(6) が成立する。したがつて、上式(4)(5)(6)からインピ
ーダンスZ2は次式の如く求まる。
Z2＝vx／ix
＝R1＋r〓／１＋gnr〓／１＋gnr〓／１＋gnr〓R1＋
re／２＝Z1／２……(7) ここで、gnr〓≫１である。
re／２＝Z1／２……(7) ここで、gnr〓≫１である。
上述したように、トランジスタQ4がオンの場
合における接続点ＡからトランジスタQ1側を見
たインピーダンスZ1に比べて、トランジスタQ4
がオフの場合におけるインピーダンスZ2は1/2に
なつていることが分る。したがつて、上記可変抵
抗回路を低域波器の抵抗部に用いれば、任意の
時定数をもつた波器を形成することができる。
合における接続点ＡからトランジスタQ1側を見
たインピーダンスZ1に比べて、トランジスタQ4
がオフの場合におけるインピーダンスZ2は1/2に
なつていることが分る。したがつて、上記可変抵
抗回路を低域波器の抵抗部に用いれば、任意の
時定数をもつた波器を形成することができる。
なお、第３図の回路における抵抗R4は時定数
の補正のために用いられており、その値は前記抵
抗R1の値に比べて非常に小さいので、前記の如
く計算した接続点Ａのインピーダンスを出力端子
２２のインピーダンスとほぼ見做すことができ
る。また、上記回路において、トランジスタQ1
のエミツタ電流を100μAとすると、 re＝26ｍＶ／0.1ｍＡ＝260Ωである。このとき、 re≪R1であり、トランジスタQ4がオンの場合
における時定数T1は T1≒Z1・Ｃ≒R1・C1＝10kΩ×0.1μF＝１ｍｓ となる。また、トランジスタQ4がオフの場合に
おける時定数T2は T2≒Z2・Ｃ＝Z1／２・Ｃ＝T1／２＝0.5ｍｓ となる。
の補正のために用いられており、その値は前記抵
抗R1の値に比べて非常に小さいので、前記の如
く計算した接続点Ａのインピーダンスを出力端子
２２のインピーダンスとほぼ見做すことができ
る。また、上記回路において、トランジスタQ1
のエミツタ電流を100μAとすると、 re＝26ｍＶ／0.1ｍＡ＝260Ωである。このとき、 re≪R1であり、トランジスタQ4がオンの場合
における時定数T1は T1≒Z1・Ｃ≒R1・C1＝10kΩ×0.1μF＝１ｍｓ となる。また、トランジスタQ4がオフの場合に
おける時定数T2は T2≒Z2・Ｃ＝Z1／２・Ｃ＝T1／２＝0.5ｍｓ となる。
上述したような可変抵抗回路によれば、１個の
入力端子２１と１個の出力端子２２との間の抵抗
値を切換選択することができ、切換抵抗数に応じ
た複数の入力端子を必要としないで済むので、集
積回路化に際してコスト低減を図ることができ
る。なお、カレントミラー回路２３の動作をオ
ン、オフ制御するためのトランジスタスイツチ
Q4を制御する信号は集積回路外部端子の一部を
兼用して入力することが可能である。
入力端子２１と１個の出力端子２２との間の抵抗
値を切換選択することができ、切換抵抗数に応じ
た複数の入力端子を必要としないで済むので、集
積回路化に際してコスト低減を図ることができ
る。なお、カレントミラー回路２３の動作をオ
ン、オフ制御するためのトランジスタスイツチ
Q4を制御する信号は集積回路外部端子の一部を
兼用して入力することが可能である。
また、カレントミラー回路２３の電流比（ミラ
ー比）を任意に設定することによつて出力端子２
２からトランジスタQ1のエミツタ側を見たイン
ピーダンスを任意に設定可能である。
ー比）を任意に設定することによつて出力端子２
２からトランジスタQ1のエミツタ側を見たイン
ピーダンスを任意に設定可能である。
また、上記実施例における各トランジスタの
PNP形とNPN形とを逆にすると共に電源の極性
を逆にしても、前述したと同様の動作が得られ
る。
PNP形とNPN形とを逆にすると共に電源の極性
を逆にしても、前述したと同様の動作が得られ
る。
上述したように本発明の可変抵抗回路によれ
ば、１個の入力端子と１個の出力端子との間の抵
抗値を制御信号によつて切り換え可能であるの
で、端子数が少なくて済み、集積回路化してたと
えば低域波器の抵抗部に用いて時定数の切り換
えにより波器特性を切り換える場合などに好適
である。
ば、１個の入力端子と１個の出力端子との間の抵
抗値を制御信号によつて切り換え可能であるの
で、端子数が少なくて済み、集積回路化してたと
えば低域波器の抵抗部に用いて時定数の切り換
えにより波器特性を切り換える場合などに好適
である。
第１図は従来の時定数切換回路を示す回路図、
第２図は本発明に係る可変抵抗回路の基本構成を
示す回路図、第３図は第２図の回路の一具体例を
示す回路図、第４図および第５図はそれぞれ第３
図の回路におけるトランジスタQ4がオン、オフ
のときに対応する等価回路図である。 ２１……入力端子、２２……出力端子、２３…
…カレントミラー回路、２４……電子スイツチ、
Q1〜Q4……トランジスタ、R1……抵抗。
第２図は本発明に係る可変抵抗回路の基本構成を
示す回路図、第３図は第２図の回路の一具体例を
示す回路図、第４図および第５図はそれぞれ第３
図の回路におけるトランジスタQ4がオン、オフ
のときに対応する等価回路図である。 ２１……入力端子、２２……出力端子、２３…
…カレントミラー回路、２４……電子スイツチ、
Q1〜Q4……トランジスタ、R1……抵抗。
Claims (1)
- １ 入力端子にベースが接続されたトランジスタ
と、このトランジスタのエミツタと出力端子との
間に接続された抵抗と、前記トランジスタのコレ
クタと電源との間に入力側トランジスタが挿入さ
れ、この入力側トランジスタにカレントミラー接
続された出力側トランジスタが前記電源と前記抵
抗の出力端子側一端に接続されたカレントミラー
回路と、このカレントミラー回路における前記入
力側トランジスタおよび出力側トランジスタのベ
ース相互接続点と前記電源との間に接続されスイ
ツチ制御信号によりスイツチ制御される電子スイ
ツチとを具備することを特徴とする可変抵抗回
路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056050A JPS59181811A (ja) | 1983-03-31 | 1983-03-31 | 可変抵抗回路 |
| EP84103428A EP0123909B1 (en) | 1983-03-31 | 1984-03-28 | Variable resistance circuit |
| DE8484103428T DE3479948D1 (en) | 1983-03-31 | 1984-03-28 | Variable resistance circuit |
| US06/595,438 US4540896A (en) | 1983-03-31 | 1984-03-30 | Variable resistance circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056050A JPS59181811A (ja) | 1983-03-31 | 1983-03-31 | 可変抵抗回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59181811A JPS59181811A (ja) | 1984-10-16 |
| JPH0467368B2 true JPH0467368B2 (ja) | 1992-10-28 |
Family
ID=13016252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58056050A Granted JPS59181811A (ja) | 1983-03-31 | 1983-03-31 | 可変抵抗回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4540896A (ja) |
| EP (1) | EP0123909B1 (ja) |
| JP (1) | JPS59181811A (ja) |
| DE (1) | DE3479948D1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3835378A1 (de) * | 1988-10-18 | 1990-04-19 | Telefunken Electronic Gmbh | Rc-tiefpassschaltung |
| EP0393602B1 (en) * | 1989-04-17 | 1995-03-22 | Seiko Epson Corporation | Ink-jet printer driver |
| FR2667703A1 (fr) * | 1990-10-05 | 1992-04-10 | Philips Composants | Source de courant a rapport donne entre courant de sortie et d'entree. |
| JPH0529845A (ja) * | 1991-07-25 | 1993-02-05 | Rohm Co Ltd | カレントミラー回路 |
| DE69514168T2 (de) * | 1994-03-07 | 2000-08-31 | Koninklijke Philips Electronics N.V., Eindhoven | Einstellbare widerstandsvorrichtung mit regelschaltung |
| KR100442858B1 (ko) * | 1997-11-18 | 2004-09-18 | 삼성전자주식회사 | 테스트 회로의 자동 저항 변환 장치 및 방법 |
| CN100362741C (zh) * | 2003-11-11 | 2008-01-16 | 浙江中控技术有限公司 | 数字式变阻装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3761741A (en) * | 1972-06-21 | 1973-09-25 | Signetics Corp | Electrically variable impedance utilizing the base emitter junctions of transistors |
| GB1568056A (en) * | 1975-10-31 | 1980-05-21 | Dolby Laboratories Inc | Electrically variable impedance ciruits |
| US4339677A (en) * | 1979-12-21 | 1982-07-13 | Signetics Corporation | Electrically variable impedance circuit with feedback compensation |
| JPS59125115A (ja) * | 1982-12-30 | 1984-07-19 | Sony Corp | 可変時定数回路 |
-
1983
- 1983-03-31 JP JP58056050A patent/JPS59181811A/ja active Granted
-
1984
- 1984-03-28 DE DE8484103428T patent/DE3479948D1/de not_active Expired
- 1984-03-28 EP EP84103428A patent/EP0123909B1/en not_active Expired
- 1984-03-30 US US06/595,438 patent/US4540896A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3479948D1 (en) | 1989-11-02 |
| JPS59181811A (ja) | 1984-10-16 |
| EP0123909A3 (en) | 1986-09-10 |
| EP0123909B1 (en) | 1989-09-27 |
| US4540896A (en) | 1985-09-10 |
| EP0123909A2 (en) | 1984-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0442492B1 (en) | Active filter | |
| US20020101280A1 (en) | Programmable RC filter | |
| JPH0467368B2 (ja) | ||
| EP0052117B1 (en) | Current mode biquadratic active filter | |
| KR980010682A (ko) | 전압-전류 변환 회로 | |
| JPH0336328B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS59117815A (ja) | 電気抵抗制御回路 | |
| GB2295288A (en) | Wideband constant impedance amplifiers | |
| JP3225527B2 (ja) | 遅延回路 | |
| JPH0287810A (ja) | 差動増幅回路 | |
| US7057443B2 (en) | Temperature independent current source and active filter circuit using the same | |
| US4074215A (en) | Stable gyrator network for simularity inductance | |
| JPS60236509A (ja) | 差動可変増幅回路 | |
| JPS6252486B2 (ja) | ||
| JPH029729B2 (ja) | ||
| JPH11177353A (ja) | 電圧電流変換回路 | |
| JP3039174B2 (ja) | スイッチ回路 | |
| JPH0347775B2 (ja) | ||
| JP2789746B2 (ja) | ３値論理回路 | |
| JPH0585083B2 (ja) | ||
| JPS6161286B2 (ja) | ||
| JPH033521A (ja) | プログラマブル電流源 | |
| JPH0630426B2 (ja) | 利得可変回路 | |
| JPH0680998B2 (ja) | 中間周波増幅器 |