KR100442858B1 - 테스트 회로의 자동 저항 변환 장치 및 방법 - Google Patents

테스트 회로의 자동 저항 변환 장치 및 방법 Download PDF

Info

Publication number
KR100442858B1
KR100442858B1 KR1019970060811A KR19970060811A KR100442858B1 KR 100442858 B1 KR100442858 B1 KR 100442858B1 KR 1019970060811 A KR1019970060811 A KR 1019970060811A KR 19970060811 A KR19970060811 A KR 19970060811A KR 100442858 B1 KR100442858 B1 KR 100442858B1
Authority
KR
South Korea
Prior art keywords
signal
output
switching
counting
input
Prior art date
Application number
KR1019970060811A
Other languages
English (en)
Other versions
KR19990040437A (ko
Inventor
김성학
김영식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970060811A priority Critical patent/KR100442858B1/ko
Publication of KR19990040437A publication Critical patent/KR19990040437A/ko
Application granted granted Critical
Publication of KR100442858B1 publication Critical patent/KR100442858B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

테스트 회로의 자동 저항 변환 장치 및 방법이 개시된다. 본 발명에 따른 테스트 회로의 자동 저항 변환 장치는, 외부에서 입력된 소정의 클럭 신호를 카운팅하고, 카운팅된 결과를 K비트의 병렬 신호로서 출력하는 카운팅 수단, 카운팅 수단의 출력과 소정의 비교 입력 신호를 비교하고, 비교된 결과를 로우 또는 하이 레벨의 신호로서 출력하는 비교 수단, 비교 수단의 출력과 클럭 신호를 논리 조합하고, 논리 조합된 결과를 리셋 신호로서 출력하는 리셋 제어 수단, 리셋 신호에 응답하여 리셋되고, 카운팅된 결과에 응답하여 스위칭 온/오프 신호를 생성하는 스위칭 제어 수단, 및 스위칭 온/오프 신호에 응답하여 원하는 저항 값에 상응하는 출력 전압을 변화시키는 저항 변환 수단을 구비하는 것을 특징으로 하고, 펄스폭 변조를 이용하여 테스트 회로에서 요구되는 저항 값을 자동으로 변환할 수 있기 때문에 작업성을 높일 수 있을 뿐 아니라, 많은 저항 응용 회로에 적용할 수 있다는 효과가 있다.

Description

테스트 회로의 자동 저항 변환 장치 및 방법
본 발명은 테스트 회로에 관한 것으로서, 특히 펄스폭 변조를 이용하여 자동으로 저항값을 변환할 수 있는 테스트 회로의 자동 저항 변환 장치 및 방법에 관한 것이다.
일반적으로 집적 회로 또는 그 밖의 반도체를 테스트하는 회로에 있어서 출력되는 결과에 따라 저항 값을 조정해야 하는 경우에는 자동으로 변환되는 것이 아니라, 가변 저항과 같은 소자를 이용하여 원하는 값에 맞추어 지도록 저항을 임의로 조정해야 했다.
즉, 종래의 테스트 회로에서는 저항값을 변환하기 위해 가변 저항을 이용하였으며, 특히 자동 테스트 시에는 많은 테스트 응용 회로에서 자동으로 저항을 변환하는 것이 불가능하여 작업성을 떨어뜨리게 된다는 문제점이 있다.
본 발명이 이루고자하는 기술적 과제는, 스위칭 온/오프 시간을 임의로 조정함으로써 펄스폭 변화에 의해 평균 전압을 변화시켜 저항값을 자동으로 변화시키는 테스트 회로의 자동 저항 변환 장치를 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 상기 자동 저항 변환 장치에서 수행되는 테스트 회로의 자동 저항 변환 방법을 제공하는데 있다.
도 1은 본 발명에 따른 테스트 회로의 자동 저항 변환 장치를 설명하기 위한 바람직한 일실시예의 회로도이다.
도 2(a)~(m)은 도 1에 도시된 자동 저항 변환 장치의 각 부의 파형을 나타내는 파형도이다.
도 3은 도 1에 도시된 자동 저항 변환 장치의 출력 전압을 시뮬레이션한 파형도이다.
도 4는 도 1에 도시된 테스트 회로의 자동 저항 변환 장치에서 수행되는 자동 저항 변환 방법을 설명하기 위한 플로우차트이다.
상기 과제를 이루기 위해, 본 발명에 따른 테스트 회로의 자동 저항 변환 장치는, 외부에서 입력된 소정의 클럭 신호를 카운팅하고, 카운팅된 결과를 K비트의 병렬 신호로서 출력하는 카운팅 수단, 카운팅 수단의 출력과 소정의 비교 입력 신호를 비교하고, 비교된 결과를 로우 또는 하이 레벨의 신호로서 출력하는 비교 수단, 비교 수단의 출력과 클럭 신호를 논리 조합하고, 논리 조합된 결과를 리셋 신호로서 출력하는 리셋 제어 수단, 리셋 신호에 응답하여 리셋되고, 카운팅된 결과에 응답하여 스위칭 온/오프 신호를 생성하는 스위칭 제어 수단, 및 스위칭 온/오프 신호에 응답하여 원하는 저항 값에 상응하는 출력 전압을 변화시키는 저항 변환 수단으로 구성되는 것이 바람직하다.
상기 다른 과제를 이루기 위해, 본 발명에 따른 테스트 회로의 자동 저항 변환 방법은, (a)외부에서 인가되는 소정의 클럭 신호를 카운팅하는 단계, 클럭 신호를 카운팅한 값이 N이 되었는가를 판단하는 단계, 카운팅 값이 N이 되었으면, 스위칭 동작을 오프시켜 출력 전압을 감소시키는 단계, 카운팅 값이 N이 되지 않았으면, (a)단계로 복귀하는 단계, 클럭 신호의 카운팅 값이 비교 입력 신호와 같은가를 판단하는 단계, 클럭 신호의 카운팅 값이 비교 입력 신호와 같으면, 스위칭 동작을 온시켜 출력 전압을 높이는 단계, 및 클럭 신호의 카운팅 값이 비교 입력 신호와 같지 않으면, 스위칭 동작의 오프 상태를 유지하는 단계로 구성되는 것이 바람직하다.
이하, 본 발명에 따른 테스트 회로의 자동 저항 변환 장치에 관하여 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 1은 본 발명에 따른 테스트 회로의 자동 저항 변환 장치를 설명하기 위한 바람직한 일실시예의 회로도로서, 카운팅부(100), 비교부(110), 저항 변환부(140), 리셋 제어부(120), 스위칭 제어부(130)로 구성된다. 여기에서 카운팅부(100)는 제1카운터(100a), 제2카운터(100b)로 구성되고, 비교부(110)는 제1비교부(110a), 제2비교부(110b)로 구성되고, 저항 변환부(140)는 전원 공급원 (142), 실리콘 제어 정류기(144), 다이오드(D1), 코일(L1), 저항(R1)으로 이루어지고, 스위칭 제어부(130)는 플립플롭(132), 낸드 게이트(134)로 이루어지고, 리셋 제어부(120)는 인버터(122)와 낸드 게이트(124)로 이루어진다.
도 1을 참조하면, 카운팅부(100)를 구성하는 제1카운터(100a)와 제2카운터 (100b)는 각각 4비트 2진 카운터로서 서로 직렬로 연결되어 8비트 카운터 기능을 한다. 제1카운터(100a)는 클럭 입력 단자를 통하여 외부의 제어 장치로부터 제1클럭 신호(CLK1)를 입력하고, 병렬 입력 단자(P0~P3)를 통하여 로우 레벨의 병렬 데이타를 입력한다. 또한, 제1카운터(100a)는 입력된 제1클럭 신호(CLK1)를 카운팅하고, 카운팅된 결과를 병렬 출력 단자(Q0~Q3)를 통하여 4비트의 병렬 데이타로서 출력한다. 또한, 도 1에 도시된 실시예의 제1카운터(100a)는 외부의 제어 장치로부터 입력되는 카운트 인에이블 트리클 입력(ENT), 카운트 인에이블 병렬 입력(ENP), 병렬 인에이블 입력(
Figure 1019970060811_B1_M0001
) 및 리셋 입력(
Figure 1019970060811_B1_M0002
)을 갖고, 터미널 카운트 출력(RCO1)을 갖는다. 제1카운터(100a)는 제1클럭 신호(CLK1)의 상승 엣지에서 액티브되며, 입력되는 제1클럭 신호(CLK1)를 카운팅하고, 제1클럭 신호(CLK1)가 상승할 때 카운팅된 값을 병렬로 출력한다. 카운팅 동작을 위해, 제1카운터(100a)에 입력되는 카운트 인에이블 트리클 입력(ENT)과 카운트 인에이블 병렬 입력(ENP)은 하이 레벨로 고정되고, 병렬 인에이블 입력(
Figure 1019970060811_B1_M0001
)과 리셋 입력(
Figure 1019970060811_B1_M0002
)은 로우 레벨로 설정된다. 또한, 제1카운터(100a)의 출력 데이타가 병렬 출력 단자(Q0~Q3)를 통하여 출력될 때 카운팅된 값이 1111을 초과하면, 제1카운터(100a)의 터미널 카운트 출력(RCO1)은 제2카운터(100b)의 클럭 신호 (CLK2)로서 인가된다. 제1카운터(100a)의 병렬 출력(Q0~Q3)은 제1비교부 (110a)의 제1병렬 입력(A0~A3)으로 각각 인가된다. 여기에서 제2카운터(100b)는 제1카운터 (100a)와 마찬가지로 병렬 입력 단자(P0~P3)를 통하여 로우 레벨의 병렬 데이타를 입력하고, 제1카운터(100a)의 터미널 카운트 출력(RCO1)을 제2클럭 신호(CLK2)로서 입력하며, 외부의 제어 장치로부터 입력 신호들(ENT, ENP,
Figure 1019970060811_B1_M0001
및
Figure 1019970060811_B1_M0002
)을 인가받는다. 제2카운터(100b)의 병렬 출력(Q0~Q3)은 제2비교부(110b)의 제1병렬 입력(A0~A3)으로 각각 인가되고, 터미널 카운트 출력(RCO2)은 스위칭 제어부 (130)의 플립플롭(132)에 클럭 입력된다.
또한, 비교부(100)의 제1비교부(110a)와 제2비교부(110b)는 각각 4비트 비교기로서 직렬로 연결되어 8비트 비교기의 기능을 수행한다. 즉, 제1 및 제2비교부(110a 및 110b)는 4비트의 제1병렬 입력 단자(A0~A3)와 제2병렬 입력 단자(B0~B3) 및 3개의 확장 입력들(I1, I2, I3)을 갖고, 3개의 출력 단자(01, 02, 03)를 갖는다.
이 때 제1비교부(110a) 및 제2비교부(110b)는 외부의 제어 장치(미도시) 로부터 임의로 선택된 제2병렬 입력(B0~B3)을 인가받는다. 즉, 제1비교부(110a의 경우에) 제1카운터(100a) 로부터 입력된 제1병렬 입력들(A0~A3)과 외부에서 입력된 제2병렬 입력들 (B0~B3)은 제1비교부(110a) 내부의 4개의 논리 게이트들로 각각 입력되어 비교되고, 확장 입력들(I1, I2, I3)과 함께 조합되어 3개의 출력 신호를 생성한다. 이 때 확장 입력들(I1, I2, I3)은 더 많은 비트의 데이타를 비교하는 경우에, 하위 비트들의 비교 결과를 저장한 입력들로서 I1은 제1병렬 입력(A)가 제2병렬 입력보다 작은 경우에 하이 레벨이 되고, I2는 제1병렬 입력(A)가 제2병렬 입력보다 큰 경우에 하이 레벨이 되고, 제1비교부(110a)는 각각의 비교 결과에 상응하여 제1출력(01), 제2출력(O2), 제3출력(O3)을 생성하며, 제1출력(O1) 은 제1입력(A)가 제2입력 B보다 더 클 때의 출력이고, 제2출력(O2)은 제1입력(A)가 제2입력(B)와 같은 경우의 출력 신호이고, 제3출력(O3)은 제1입력(A)가 제2입력(B)보다 작을 때의 출력을나타낸다. 제1비교부 (110a)의 3개의 출력들은 제2비교부(110b)의 확장 입력 단자들(I1,I2, I3)로 인가된다. 이 때 제2비교부(110b)의 제2출력(02)은 리셋 제어부(120)의 낸드 게이트(124)의 제2입력으로 인가된다.
한편, 리셋 제어부(120)의 출력은 스위칭 제어부(130)의 리셋 입력단자 (RS)로 입력되며, 리셋 제어부(120)의 인버터(122)는 제1카운터(100a)에 입력되는 제1클럭 신호(CLK1)를 반전시키고, 반전된 신호를 낸드 게이트(124)의 제1입력으로 인가한다. 낸드 게이트(124)는 제1입력과 제2입력을 반전 논리곱하고, 반전 논리곱된 결과를 플립플롭(132)의 리셋 신호(RS)로 인가한다. 스위칭 제어부(130)의 플립플롭(132)는 전원 전압(VDD)과 연결된 데이타 입력(D) 및 프리셋 입력(PRE)을 갖고, 제2카운터(100b)의 터미널 카운트 출력(RCO2)을 클럭 신호(CK)로 입력하며, 리셋 신호(RS)에 응답하여 리셋되고, 클럭 신호(CK)에 응답하여 하이 레벨의 데이타(D)를 정출력 단자(Q)로 출력한다. 즉, 클럭 신호(CK)의 상승 엣지에서 정출력 단자(Q)로 출력되는 신호는 하이 레벨이 된다. 정출력 단자(Q)로 출력된 하이 레벨의 신호는 낸드 게이트(134)의 제1입력으로 인가되고, 제2입력은 전원 전압(VDD)과 연결된다. 낸드 게이트(134)는 입력된 신호들은 반전 논리곱하고, 반전 논리곱된 신호를 저항 변환부(140)의 스위칭 수단인 실리콘 제어 정류기(Silicon Control Rectifier:SCR)(144)의 게이트로 인가된다. SCR(144)는 애노드가 전원 공급원(142)와 연결되고, 캐소드가 코일(L1)의 일단과 연결되며 게이트에 인가되는 전압에 따라서 온/오프된다. 또한, SCR(144)의 캐소드와 기준 전원(GND) 사이에 연결된 다이오드(D1)는 SCR(144)의 오프시에 코일(L1)의 인던턴스에 의한 과전압을 방지한다. 코일(L1)과 저항(R1)은 저항 변환부(140)의 부하로서 SCR(144)의 게이트와 기준 전원(GND) 사이에 직렬로 연결된다.
도 2(a)~2(m)은 도 1에 도시된 펄스폭 변조를 이용한 자동 저항 변환 장치의 각 부의 파형을 나타내는 파형도로서, 2(a)는 제1카운터(100a)에 입력되는 클럭 신호(CLK1)를 나타내고, 2(b)는 제2카운터(100b)에 입력되는 클럭 신호(CLK2)를 나타내고, 2(c)는 플립플롭(132)의 정출력(Q)을 나타내고, 2(d)는 제2비교부(110b)의 제2출력(O2)를 나타내고, 2(e)는 플립플롭(132)에 입력되는 클럭 신호(CK)를 나타내고, 2(f)~(i)는 제1카운터(100a)의 4비트 각각의 출력을 나타내고, 2(j)~2(m)은 제2카운터(100b)의 4비트 각각의 출력을 나타낸다.
도 3은 도 1에 도시된 자동 저항 변환 장치의 출력 단자(Vout)를 통하여 출력되는 출력전압을 시뮬레이션한 파형도로서, 참조 번호 32는 출력 전압을 나타낸다.
도 4는 도 1에 도시된 자동 저항 변환 장치에서 수행되는 자동 저항 변환 방법을 설명하기 위한 플로우차트로서, 입력되는 클럭 신호를 카운팅하는 단계(제410단계), 클럭 신호의 카운팅 값이 N이 되었는가를 판단하고, N이 되었으면 스위칭 동작을 오프시켜 출력 전압을 감소시키는 단계(제420~430단계), 클럭 신호를 카운팅한 값이 비교 입력 신호와 같아졌는가를 판단하고, 비교 입력 신호와 같아졌으면 스위칭 동작을 온 시켜 출력 전압을 높이고, 비교 입력 신호와 다르면 스위칭 동작의 오프 상태를 유지하는 단계(제440~460단계)로 이루어진다.
이하에서 본 발명에 따른 테스트 회로의 자동 저항 변환 장치의 동작 및 자동 저항 변환 방법에 관하여 상세히 설명한다.
우선, 제1카운터(100a)는 외부의 제어 장치(미도시)로부터 병렬 입력 단자들(P0~P3)에 로우 레벨의 신호를 인가하고, 외부 모드 제어 신호 입력 단자들(ENT, ENP,
Figure 1019970060811_B1_M0001
,
Figure 1019970060811_B1_M0002
)에 하이 레벨을 인가함으로써 카운팅 동작을 위한 초기 상태를 설정한다. 이 때 클럭 입력 단자에 도 2(a)에 도시된 제1클럭 신호(CLK1)가 인가되면, 제1카운터(100a)는 입력된 클럭 신호(CLK1)를 카운팅한다. 상술한 바와 같이, 도 1에 도시된 실시예에서 제1카운터(100a)는 4비트 병렬 카운터로서 카운팅된 결과는 병렬 출력 단자(Q0~Q3)를 통하여 4비트 병렬 데이타로서 출력된다. 또한, 도 1에 도시된 실시예에서 클럭 신호 입력 단자로 5MHz의 주파수를 갖는 클럭 신호(CLK1)를 입력으로 하였으나, 설계하기에 따라서 다른 주파수를 갖는 클럭 신호를 인가하는 것이 가능하다. 제1카운터(100a)는 0000에서 1111까지 순차적으로 카운팅하고, 카운팅 값이 15 즉, 병렬 출력 단자(Q0~Q3)를 통하여 출력되는 값이 1111이 되면, 터미널 카운트 출력 단자(RCO1)로 하이 레벨의 신호를 출력하며, 이러한 터미널 카운트 출력 신호(RC01)는 제2카운터(100b)의 클럭 신호 입력 단자(CLK2)로 입력된다. 제2카운터(100b)는 입력되는 제1카운터(100a)의 터미널 카운트 출력 신호(RCO1)를 카운팅한다. 즉, 제1카운터(100a)는 전체 8비트 중 하위 4비트를 카운팅하고, 제2카운터(100b)는 상위 4비트를 카운팅하게 된다(제410단계).
한편, 도2(t)~2(i)에 도시된 제1카운터(100a)의 4개의 병렬 출력 단자(Q0~Q3)를 통하여 출력되는 4비트의 카운팅 값은 비교부(110)의 제1비교부(110a)의 4비트 제1병렬 입력(A0~A3)으로 인가된다. 제1비교부(110a)는 4비트 비교기로 구현되었으며, 외부의 제어 장치에서 입력되는 비교 신호들(B0~B3)을 제2병렬 입력이라 할 때, 이 병렬 입력과 제1병렬 입력(A0~A3)을 비교한다. 이 때 이전 비트들에 대한 비교 결과가 없으므로 확장 입력(I1, I2, I3)의 상태는 각각 I1, I2는 로우 레벨로 고정되고, I3는 하이 레벨로 고정된다. 따라서, 제1비교부(110a)의 비교된 결과는 출력 단자 O1, O2 또는 03를 통하여 출력된다. 예를 들어, 제2병렬 입력(B0~B3)을 0011 즉, 3이라 가정할 때, 제1카운터(100a)에서 출력되는 데이타가 3이상이면, 출력 단자 03에 하이 레벨의 신호가 출력된다.
제2카운터(110b)도 마찬가지로 외부의 제어 장치(미도시)로부터 병렬 입력 단자들(P0~P3)에 로우 레벨의 신호를 인가하고, 외부 모드 제어 신호 입력 단자들(ENT, ENP,
Figure 1019970060811_B1_M0001
Figure 1019970060811_B1_M0002
)에 하이 레벨을 인가함으로써 카운팅 동작을 위한 초기 상태를 설정한다. 8비트 신호 중 상위 4비트를 카운팅하는 제2카운터(100b)는 도2(b)에 도시된 클럭 신호(CLK2)을 카운팅하고, 카운팅된 결과가 1111이면 제2카운터(100b)의 터미널 카운트 출력 신호(RCO2)가 하이 레벨이 되어 스위칭 제어부(130)의 플립플롭(132)의 클럭 신호(CK)로 입력된다. 즉, 카운팅부(100)에서 카운팅된 값이 1111 즉 15가 되었는가를 판단하고(제420단계), 15가 되면 플립플롭(132)에는 하이 레벨의 클럭 신호(CK)가 인가되고, 도 2(c)에 도시된 바와 같이 정출력 단자(Q)로 하이 레벨의 신호를 출력하게 된다. 또한, 낸드 게이트(134)는 제2입력이 전원 전압(VDD)과 연결되어 하이 레벨을 입력하므로 두 입력 신호가 하이 레벨일 때 로우 레벨의 스위칭 오프 신호를 생성하여 턴온되어있던 스위칭 수단인 SCR(144)를 턴오프시켜 스위칭 동작을 중지하고, 출력 단자 VOUT를 통하여 출력되는 전압을 감소시킨다(제430단계).
좀더 상세히 설명하면, SCR(144)는 카운팅부(100)의 출력이 각각 1111 1111을 출력하기 전까지는 플립플롭(132)의 출력이 로우를 유지하고 있으므로 낸드 게이트(134)는 하이 레벨의 스위칭 온 신호를 생성하고, 따라서 SCR(144)는 턴온 상태를 유지하게 된다. 이 때 저항 변환부(140)의 전원 공급원(142)에서 출력되는 전원 전압(VDD)은 출력 단자에 부하로서 연결된 코일(L1)과 저항(R1)을 통하여 흐르고 하이 레벨의 전압을 유지한다. 그러나, 제2카운터(100b)의 출력이 1111이 되면, 낸드 게이트(134)의 출력이 로우 레벨이 되어 SCR(144)의 게이트로 로우 레벨의 신호가 인가되고, SCR(144)는 오프되어 다이오드(D1), 코일(L1) 및 저항(R1) 사이에 하나의 루프가 형성된다. 이 때 외부 변화에 대해 늦게 반응하는 코일 자체의 특성 때문에, SCR(144)의 턴온 시에 코일(L1)에 충전되어있던 전압은 서서히 낮아지게 된다. 따라서 출력 단자 VOUT를 통하여 출력되는 전압은 도 3과 같이 나타난다.
상술한 바와 같이, 제1카운터(100a)와 제2카운터(100b)의 각 병렬 출력 신호들은 제1비교부(110a)와 제2비교부(110b)의 제1병렬 입력 단자들(A0~A3)로 각각 입력된다. 만약, 제1비교부(110a)의 제2병렬 입력 단자(B0~B3)를 통하여 입력되는 임의의 신호가 3 즉, 0011이라고 가정할 때, 제1병렬 입력 단자(A0~A3)를 통하여 입력되는 제1카운터(100a)의 출력(Q0~Q3)으로 3보다 작은 수가 입력되면, 제1출력 단자 O1을 통하여 하이 레벨의 신호가 출력되고, 3이 입력되면 제2출력 단자 O2를 통하여 하이 레벨의 신호가 출력되고, 3보다 큰 수가 입력되면, 제3출력 단자 O3를 통하여 하이 레벨의 신호가 출력된다. 이러한 제1비교기(110a)의 출력 신호들(O1, O2, O3)은 전체 8비트의 비교 신호 들 중 하위 비트의 비교 결과로서 상위 4비트 비교기인 제2비교기(110b)의 확장 입력들(II~I3)로 인가된다. 제2비교부(110b)도 마찬가지로 도 2(j)~2(m)에 도시된 제2카운터(100b)의 카운팅된 병렬 출력(Q0~Q3)을 제1병렬 입력 단자(A0~A3)로 하고, 외부의 제어 장치에서 입력되는 임의의 병렬 신호를 제2병렬 입력 단자(B0~B3)로 입력하여 입력된 각 신호들을 비교한다. 이 때 제2병렬 입력(B0~B3)을 12 즉, 1101이라 가정할 때, 제1병렬 입력(A0~A3)의 입력 데이타가 12보다 작으면 제1출력 단자 01을 통하여 하이 레벨의 신호를 출력하고, 12보다 크면 제3출력 단자 O3를 통하여 하이 레벨의 신호를 출력한다. 만약, 제2카운터(100b)의 출력이 12이면, 하위 비트의 비교 결과인 확장 입력(I1~I3)의 결과에 따라 출력 레벨이 정해진다. 이 때 비교부(110)는 제1병렬 입력(A)인 카운터(100)의 출력과, 비교 입력인 제2병렬 입력(B)이 서로 같아졌는가를 비교하고(제440단계), 두 값이 같지 않으면 저항 변환부(140)의 스위칭 오프 상태를 유지한다(제450계).
만약, 카운터(100)의 출력 값과 비교부(110)로 입력되는 비교 입력 신호의 값이 같아졌으면, 도 2(d)에 도시된 바와 같이 비교부(110)의 제2출력 단자 O2를 통하여 하이 레벨의 신호가 출력되며, 출력된 하이 레벨의 신호는 리셋 제어부(120)의 낸드 게이트(124)로 입력된다. 인버터(122)는 제1카운터(100a)의 제1클럭 신호(CLK1)를 반전하고, 반전된 신호는 낸드 게이트(124)의 다른 입력으로 인가된다. 즉, 낸드 게이트(124)에 입력되는 신호가 모두 하이 레벨이면 로우 레벨의 신호가 출력되고, 이 로우 레벨의 신호는 플립플롭(132)의 리셋 입력 단자(
Figure 1019970060811_B1_M0011
)로 입력되어 플립플롭(132)을 리셋시키고 정출력 단자(Q)를 통하여 로우 레벨의 신호를 출력한다. 따라서, 저항 변환부(140)의 SCR(144)의 게이트에 하이 레벨의 펄스가 인가되며, SCR(144)은 다시 턴온되어 전원 공급원(142)으로부터 공급된 전원 전압(VDD)이 코일(L1)과 저항(R1)을 통하여 흐르도록 제어한다. 따라서, 출력 단자 VOUT를 통하여 출력되는 전압은 서서히 높아진다. 즉, 제440단계에서 클럭 신호의 카운팅 값이 비교 신호와 같은가를 판단하고, 서로 같으면 SCR(144)를 제어하여 스위칭 동작을 온시키고 출력 전압을 높인다(제460단계).
상술한 바와 같이, 코일 자체의 특성과 비교기에 입력되는 비교 입력 신호를 이용하여 스위칭 온/오프 시간을 조절하면, 다양한 펄스폭의 변화에 의한 평균 전압을 변화시킴으로써 저항을 가변시키는 것과 동일한 효과를 얻을 수 있다. 즉, 외부의 제어 장치로부터 입력되는 제1비교부(110a) 또는 제2비교부(110b)의 병렬 입력 신호를 가변하면서 펄스 폭을 변화시킬 수 있다.
본 발명에 따르면, 펄스폭 변조를 이용하여 테스트 회로에서 요구되는 저항 값을 자동으로 변환할 수 있기 때문에 작업성을 높일 수 있을 뿐 아니라, 많은 저항 응용 회로에 적용할 수 있다는 효과가 있다.

Claims (6)

  1. 외부에서 입력된 소정의 클럭 신호를 카운팅하고, 상기 카운팅된 결과를 K비트의 병렬 신호로서 출력하는 카운팅 수단;
    상기 카운팅 수단의 출력과 소정의 비교 입력 신호를 비교하고, 상기 비교된 결과를 로우 또는 하이 레벨의 신호로서 출력하는 비교 수단;
    상기 비교 수단의 출력과 상기 클럭 신호를 논리 조합하고, 상기 논리 조합된 결과를 리셋 신호로서 출력하는 리셋 제어 수단;
    상기 리셋 신호에 응답하여 리셋되고, 상기 카운팅된 결과에 응답하여 스위칭 온/오프 신호를 생성하는 스위칭 제어 수단; 및
    상기 스위칭 온/오프 신호에 응답하여 원하는 저항 값에 상응하는 출력 전압을 변화시키는 저항 변환 수단을 포함하는 것을 특징으로 하는 테스트 회로의 자동 저항 변환 장치.
  2. 제1항에 있어서, 상기 리셋 제어 수단은,
    상기 클럭 신호를 반전시키는 인버터; 및
    상기 인버터의 출력과 상기 비교 수단의 출력을 반전 논리곱하는 제1반전 논리곱 수단을 포함하는 것을 특징으로 하는 테스트 회로의 자동 저항 변환 장치.
  3. 제2항에 있어서, 상기 스위칭 제어 수단은,
    전원 전압을 데이타 입력하고, 상기 리셋 신호에 응답하여 리셋되며, 상기 카운팅 수단의 출력에 응답하여 상기 데이타를 출력하는 플립플롭; 및
    상기 플립플롭의 출력과 상기 전원 전압을 반전 논리곱하는 제2반전 논리곱 수단을 포함하는 것을 특징으로 하는 테스트 회로의 자동 저항 변환 장치.
  4. 제3항에 있어서, 상기 저항 변환 수단은,
    전원 공급 수단;
    상기 전원 공급 수단과 일측이 연결되고, 상기 스위칭 온/오프 신호에 응답하여 온/오프되는 스위칭 수단;
    상기 스위칭 수단의 타측과 연결된 캐소드와, 기준 전원과 연결된 애노드를 갖는 다이오드;
    상기 스위칭 수단의 타측과 출력 단자 사이에 연결된 코일; 및
    상기 출력 단자와 상기 기준 전원 사이에 연결된 저항을 포함하는 것을 특징으로 하는 테스트 회로의 자동 저항 변환 장치.
  5. 제4항에 있어서, 상기 스위칭 수단은 실리콘 제어 정류기인 것을 특징으로 하는 테스트 회로의 자동 저항 변환 장치.
  6. (a)외부에서 인가되는 소정의 클럭 신호를 카운팅하는 단계;
    상기 클럭 신호를 카운팅한 값이 N이 되었는가를 판단하는 단계;
    상기 카운팅 값이 N이 되었으면, 스위칭 동작을 오프시켜 출력 전압을 감소시키는 단계;
    상기 카운팅 값이 N이 되지 않았으면, 상기 (a)단계로 복귀하는 단계;
    상기 클럭 신호의 카운팅 값이 비교 입력 신호와 같은가를 판단하는 단계;
    상기 클럭 신호의 카운팅 값이 상기 비교 입력 신호와 같으면, 상기 스위칭 동작을 온시켜 출력 전압을 높이는 단계; 및
    상기 클럭 신호의 카운팅 값이 상기 비교 입력 신호와 같지 않으면, 상기 스위칭 동작의 오프 상태를 유지하는 단계를 포함하는 것을 특징으로 하는 테스트 회로의 이용한 자동 저항 변환 방법.
KR1019970060811A 1997-11-18 1997-11-18 테스트 회로의 자동 저항 변환 장치 및 방법 KR100442858B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970060811A KR100442858B1 (ko) 1997-11-18 1997-11-18 테스트 회로의 자동 저항 변환 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970060811A KR100442858B1 (ko) 1997-11-18 1997-11-18 테스트 회로의 자동 저항 변환 장치 및 방법

Publications (2)

Publication Number Publication Date
KR19990040437A KR19990040437A (ko) 1999-06-05
KR100442858B1 true KR100442858B1 (ko) 2004-09-18

Family

ID=37357626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970060811A KR100442858B1 (ko) 1997-11-18 1997-11-18 테스트 회로의 자동 저항 변환 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100442858B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181811A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 可変抵抗回路
EP0384501A1 (en) * 1989-01-25 1990-08-29 Koninklijke Philips Electronics N.V. Variable resistor in MOS-technology
WO1995024712A2 (en) * 1994-03-07 1995-09-14 Philips Electronics N.V. Adjustable resistance device with control circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181811A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 可変抵抗回路
EP0384501A1 (en) * 1989-01-25 1990-08-29 Koninklijke Philips Electronics N.V. Variable resistor in MOS-technology
WO1995024712A2 (en) * 1994-03-07 1995-09-14 Philips Electronics N.V. Adjustable resistance device with control circuit

Also Published As

Publication number Publication date
KR19990040437A (ko) 1999-06-05

Similar Documents

Publication Publication Date Title
JP3031419B2 (ja) 半導体集積回路
US4710704A (en) IC test equipment
JP5319986B2 (ja) パルス生成装置
US11063577B2 (en) Pulse width modulation technique with time-ratio duty cycle computation
CN109194331B (zh) 电子装置以及校正该电子装置中比较器的方法
US9647554B1 (en) Single inductor multi-output DC-DC converter and operating method thereof
US10459467B1 (en) Switching regulator with soft start circuit and operation method thereof
KR100442862B1 (ko) 디지털적으로 제어되는 적응형 드라이버 및 신호 구동 방법
US6795354B2 (en) Circuit for controlling an AC-timing parameter of a semiconductor memory device and method thereof
KR100442858B1 (ko) 테스트 회로의 자동 저항 변환 장치 및 방법
US5721501A (en) Frequency multiplier and semiconductor integrated circuit employing the same
JP3431053B2 (ja) タイミング発生装置
US7394729B2 (en) Time constant based fixed parameter assignment
TWI753548B (zh) 低壓差穩壓器
CN112910458B (zh) 一种计数电路及其迟滞电压产生方法
KR20050082955A (ko) 주파수 측정회로 및 이를 이용한 반도체 메모리 장치
KR100594315B1 (ko) 다중 펄스 생성 장치
CN110673679B (zh) 数字稳压器
CN112019014A (zh) 一种具有软启动的电流限制电路及其方法
KR100546323B1 (ko) 정밀한 아날로그 제어 동작을 수행할 수 있는 제어 시스템및 제어 방법
US6542009B2 (en) Signal hold circuit
KR0169604B1 (ko) 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치
KR100263924B1 (ko) 리셋 신호 발생 장치
US6194922B1 (en) Output buffer circuit for semiconductor device
JP3600817B2 (ja) 電圧比較回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070612

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee