KR20050082955A - 주파수 측정회로 및 이를 이용한 반도체 메모리 장치 - Google Patents

주파수 측정회로 및 이를 이용한 반도체 메모리 장치 Download PDF

Info

Publication number
KR20050082955A
KR20050082955A KR1020040011576A KR20040011576A KR20050082955A KR 20050082955 A KR20050082955 A KR 20050082955A KR 1020040011576 A KR1020040011576 A KR 1020040011576A KR 20040011576 A KR20040011576 A KR 20040011576A KR 20050082955 A KR20050082955 A KR 20050082955A
Authority
KR
South Korea
Prior art keywords
frequency
clock signal
signal
output
control signal
Prior art date
Application number
KR1020040011576A
Other languages
English (en)
Other versions
KR100576827B1 (ko
Inventor
김현진
이상보
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040011576A priority Critical patent/KR100576827B1/ko
Priority to US11/031,104 priority patent/US7219026B2/en
Publication of KR20050082955A publication Critical patent/KR20050082955A/ko
Application granted granted Critical
Publication of KR100576827B1 publication Critical patent/KR100576827B1/ko
Priority to US11/733,220 priority patent/US20070185670A1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H49/00—Unwinding or paying-out filamentary material; Supporting, storing or transporting packages from which filamentary material is to be withdrawn or paid-out
    • B65H49/18—Methods or apparatus in which packages rotate
    • B65H49/20—Package-supporting devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H2402/00—Constructional details of the handling apparatus
    • B65H2402/50—Machine elements
    • B65H2402/51—Joints, e.g. riveted or magnetic joints
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 주파수 측정회로 및 이를 이용한 반도체 메모리 장치를 공개한다. 이 주파수 측정회로는 외부로부터 입력되는 클럭신호의 엣지를 검출하여 제어신호를 발생하는 엣지감지부, 상기 제어신호에 응답하여 상기 클럭신호의 주파수에 해당하는 전압을 출력하는 전하펌프, 및 상기 전압을 디지털 값으로 변환하는 A/D 컨버터를 구비하는 것을 특징으로 한다. 따라서, 사용자가 입력되는 클럭신호의 주파수에 대한 정보를 입력하지 않더라도 자동으로 주파수에 대한 정보를 반도체 메모리 장치에 제공할 수 있다.

Description

주파수 측정회로 및 이를 이용한 반도체 메모리 장치{Frequency measuring circuit and semiconductor memory device using the same}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 입력되는 클럭신호의 주파수에 대한 정보를 감지할 수 있는 주파수 측정회로 및 이를 이용한 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치에는 다양한 주파수의 클럭신호가 입력될 수 있다. 그런데 반도체 메모리 장치 내부의 회로들은 모든 주파수에 대해 같은 성능을 낼 수는 없으며, 따라서, 입력되는 클럭신호의 주파수에 따라 동작을 달리 할 필요가 있다. 예를 들면, 외부에서 입력되는 클럭신호에 동기된 내부 클럭신호를 발생하기 위해 지연동기루프(DLL:Delay Locked Loop)를 사용하는 경우, 외부에서 입력되는 클럭신호의 주파수가 높은 때에는 지연시간이 짧은 지연회로를 사용하더라도 내부 클럭신호를 외부 클럭신호에 동기시킬 수 있으나, 외부에서 입력되는 클럭신호의 주파수가 낮은 때에는 상대적으로 지연시간이 긴 지연회로를 사용하여야 내부 클럭신호를 외부 클럭신호에 동기시킬 수 있다.
그러므로, 반도체 메모리 장치의 내부회로의 주파수 특성을 최적화하기 위해서는 입력되는 클럭신호의 주파수에 대한 정보를 알아야 할 필요가 있다.
종래의 반도체 메모리 장치에서는 클럭신호의 주파수에 대한 정보로서 사용자가 설정해둔 캐스 레이턴시(CL:CAS Latency)값을 이용하였다. 도 1은 종래의 반도체 메모리 장치에서 클럭신호의 주파수에 따라 서로 다른 크기의 딜레이가 필요한 경우에 사용되는 회로의 블록도를 나타낸 것이다.
도 1에 나타낸 블록들 각각의 기능 및 동작을 설명하면 다음과 같다.
제1 지연 회로 및 제2 지연 회로(10, 12)는 CL(CAS Latency)값에 의해 선택되며 입력신호(IN)를 각각 서로 다른 소정시간만큼 지연시킨 출력신호(OUT)를 출력한다. 즉, 일반적인 반도체 메모리 장치는 입력되는 클럭신호의 주파수에 따라 CL값을 달리 설정하게 되며, 또한 입력되는 클럭신호의 주파수에 따라 내부적으로 발생되는 신호간의 생성시점도 달리할 필요가 있다. 따라서, 도 1에 나타낸 회로는 사용될 클럭신호의 주파수에 따라 사용자가 CL값을 설정하면 그에 따라 제1 지연 회로(10) 또는 제2 지연 회로(12)를 선택하여 출력신호(OUT)의 생성시점을 달리 할 수 있다.
도 2는 종래의 반도체 메모리 장치의 지연동기루프에서 외부에서 입력되는 클럭신호의 주파수에 따라 지연회로의 지연시간을 조절하는 방법을 보여주는 블록도이다. 도 2에서 제3 지연 회로(20) 및 제4 지연 회로(22)는 각각 서로 다른 수 개의 지연기들로 구성되어 있다.
일반적으로 반도체 메모리 장치에서는 내부 클럭신호를 외부 클럭신호에 동기시키기 위하여 지연동기루프를 사용한다. 상술한 바와 같이, 반도체 메모리 장치에서 지연동기루프를 사용할 경우 입력되는 클럭신호의 주파수가 높으면 지연시간이 짧은 지연회로를 사용하더라도 내부 클럭신호를 외부 클럭신호에 동기시킬 수 있으나, 입력되는 클럭신호의 주파수가 낮으면 상대적으로 지연시간이 긴 지연회로가 필요하다. 도 2에 나타낸 종래의 반도체 메모리 장치에서는 사용자가 설정한 CL값을 이용하여 클럭신호의 주파수가 높으면 제2퓨즈(24)만 컷팅하여 내부 클럭신호가 제3지연회로(20)에 의해 발생되도록 하고 제4 지연 회로(22)는 동작을 차단함으로써 지연회로에 의한 지연시간을 상대적으로 짧게 하고, 클럭신호의 주파수가 낮으면 제1퓨즈(24) 및 제2퓨즈(26)를 모두 컷팅하지 않아 제4 지연 회로(22)의 동작을 차단하지 않고 내부 클럭신호가 제3 지연 회로(20) 및 제4 지연 회로(22)를 모두 거쳐 발생되도록 함으로써 지연시간이 상대적으로 길어지게 하였다.
그러나, 클럭신호의 주파수에 대한 정보로서 CL값을 이용할 경우, 반도체 메모리 장치에 입력되는 클럭신호의 주파수가 변할 때마다 사용자가 CL값을 직접 변경시켜주어야 하고, 또 사용자가 CL값을 잘못 설정한 경우에는 반도체 메모리 장치가 제대로 동작할 수 없는 문제점이 있었다.
본 발명의 목적은 입력되는 클럭신호의 주파수에 대한 정보를 사용자가 설정하지 않고 자동으로 감지할 수 있는 주파수 측정회로를 제공하는 데 있다.
본 발명의 다른 목적은 상기 목적을 달성하기 위한 주파수 측정회로를 이용한 반도체 메모리 장치를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 주파수 측정회로는 외부로부터 입력되는 클럭신호의 엣지를 검출하여 제어신호를 발생하는 엣지감지부, 상기 제어신호에 응답하여 상기 클럭신호의 주파수에 해당하는 전압을 출력하는 전하펌프, 및 상기 전압을 디지털 값으로 변환하는 A/D 컨버터를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 주파수 측정회로는 상기 디지털 값을 주파수 신호로 변환하는 인코더를 더 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 주파수 측정회로의 엣지감지부는 상기 클럭신호의 상승엣지 및 하강엣지를 검출하여 펄스 형태의 제어신호를 출력하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 주파수 측정회로의 엣지감지부는 상기 클럭신호를 소정시간 지연시키는 지연회로, 및 상기 클럭신호와 상기 지연회로의 출력신호를 조합하여 상기 제어신호를 출력하는 논리소자를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 주파수 측정회로의 엣지감지부의 지연회로는 복수개의 종속 연결된 인버터인 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 주파수 측정회로의 엣지감지부의 상기 논리소자는 하나의 입력단자에는 상기 클럭신호가 인가되고 다른 하나의 입력단자에는 상기 지연회로의 출력신호가 인가되는 배타적 논리합 게이트인 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 주파수 측정회로의 전하펌프는 상기 제어신호에 응답하여 전하를 전송하는 전송 트랜지스터, 및 상기 전송 트랜지스터로부터 전송되는 전하를 충전하는 커패시터를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 주파수 측정회로의 전하펌프는 상기 커패시터에 충전된 전하를 방전하는 방전기를 더 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 주파수 측정회로의 A/D 컨버터는 복수개의 비교전압들을 발생하는 저항들, 및 상기 복수개의 비교전압들 각각과 상기 클럭신호의 주파수에 해당하는 전압을 비교하는 비교기를 구비하여, 온도계 코드 형식의 상기 디지털 값을 출력하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 주파수 측정회로의 인버터는 상기 디지털 값이 제1값 이상이면 고주파임을 나타내는 상기 주파수 신호를 발생하고, 상기 디지털 값이 제2값 이하이면 저주파임을 나타내는 상기 주파수 신호를 발생하고, 상기 디지털 값이 제1값과 제2값 사이이면 중간주파수임을 나타내는 상기 주파수 신호를 발생하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치는 외부로부터 입력되는 클럭신호의 엣지를 검출하여 제어신호를 발생하는 엣지감지부, 상기 제어신호에 응답하여 상기 클럭신호의 주파수에 해당하는 전압을 출력하는 전하펌프, 및 상기 전압을 디지털 값으로 변환하는 A/D 컨버터를 구비하는 주파수 측정회로를 구비하여, 상기 클럭신호의 주파수를 측정할 수 있는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 주파수 측정회로는 상기 디지털 값을 주파수 신호로 변환하는 인코더를 더 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 엣지감지부는 상기 클럭신호의 상승엣지 및 하강엣지를 검출하여 펄스 형태의 제어신호를 출력하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 엣지감지부는 상기 클럭신호를 소정시간 지연시키는 지연회로, 및 상기 클럭신호와 상기 지연회로의 출력신호를 조합하여 상기 제어신호를 출력하는 논리소자를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 전하펌프는 상기 제어신호에 응답하여 전하를 전송하는 전송 트랜지스터, 및 상기 전송 트랜지스터로부터 전송되는 전하를 충전하는 커패시터를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 전하펌프는 상기 커패시터에 충전된 전하를 방전하는 방전기를 더 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 A/D 컨버터는 복수개의 비교전압들을 발생하는 저항들, 및 상기 복수개의 비교전압들 각각과 상기 클럭신호의 주파수에 해당하는 전압을 비교하는 비교기를 구비하여, 온도계 코드 형식의 상기 디지털 값을 출력하는 것을 특징으로 한다.
이하, 첨부한 도면을 참고로 하여 본 발명의 주파수 측정회로 및 이를 이용한 반도체 메모리 장치를 설명하면 다음과 같다.
도 3은 본 발명의 주파수 측정회로의 실시예의 블록도를 나타낸 것으로서, 엣지감지부(30), 전하펌프(40), A/D 컨버터(50), 및 인코더(60)로 구성되어 있다.
도 3에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
엣지감지부(30)는 외부로부터 입력되는 클럭신호(CLK)의 각 상승엣지 및 하강엣지마다 일정한 폭을 가지는 펄스가 발생되는 형태의 제어신호(A)를 발생한다. 전하펌프(40)는 엣지감지부(30)로부터 입력된 제어신호(A)에 응답하여 전하를 충전하고 그에 상응하는 전압(VIN)을 출력한다. A/D 컨버터(50)는 기준전압(VREF)과 전하펌프(40)로부터 입력된 전압(VIN)을 비교하여 전압(VIN)에 해당하는 값을 온도계 코드형태의 디지털 값(OUT)으로 변환한다. 상기 기준전압(VREF)은 외부로부터 공급되거나 내부적으로 발생하도록 할 수 있으며, 전하펌프(40)에서 출력되는 전압(VIN)의 최대값과 같도록 설정한다. 인코더(60)는 A/D 컨버터(50)의 출력신호인 온도계 코드 형식의 디지털 값(OUT)을 이진코드(binary code) 또는 기타 형식의 주파수 정보를 나타내는 주파수 신호로 변환한다.
도 4는 본 발명의 주파수 측정회로의 엣지감지부의 실시예의 회로도로서 수 개의 인버터들(31, 33, 35, 37)과 하나의 배타적 논리합 게이트(39)로 구성되어 있다.
도 4에 나타낸 회로들 각각의 기능을 설명하면 다음과 같다.
CLK는 외부에서 입력되는 클럭신호이다. 인버터들(31, 33, 35, 37)은 클럭신호(CLK)를 소정시간 지연시켜준다. 배타적 논리합 게이트(39)는 클럭신호(CLK)와 클럭신호(CLK)가 인버터들(31,33,35,37)에 의해 소정시간 지연된 신호가 서로 같은 값이면 "0"을, 다른 값이면 "1"을 출력한다.
도 5는 도 4에 나타낸 엣지감지부의 클럭신호 주파수에 따른 동작을 설명하기 위한 동작 타이밍도로서, 도 5(a)는 클럭신호가 고주파인 경우를, 도 5(b)는 클럭신호가 저주파인 경우를 나타낸 것이다. 이를 참고하여 도 4에 나타낸 엣지감지부의 동작을 설명하면 다음과 같다.
엣지감지부(30)에 외부로부터 클럭신호(CLK)가 입력되면 배타적 논리합 게이트(37)의 하나의 입력단자에는 상기 클럭신호(CLK)가 그대로 입력되고 다른 하나의 입력단자에는 상기 클럭신호(CLK)가 수 개의 인버터들(31, 33, 35, 37)에 의해 소정시간 지연되어 입력된다. 즉, 배타적 논리합 게이트(37)의 양 입력단자에는 클럭신호(CLK)의 각 상승엣지 및 하강엣지마다 상기 소정시간동안 서로 다른 값이 입력되고, 그 외의 시간동안은 서로 같은 값이 입력된다. 그러므로, 배타적 논리합 게이트(37)는 외부로부터 입력되는 클럭신호(CLK)의 각 상승엣지 및 하강엣지마다 상기 소정시간에 해당하는 폭을 가지는 펄스가 발생하는 형태의 제어신호(A)를 발생한다. 따라서, 도 5에 나타낸 바와 같이, 엣지감지부의 출력신호인 제어신호(A)는 외부로부터 입력되는 클럭신호(CLK)의 주파수가 높으면(도 5(a)) 그만큼 펄스의 발생빈도가 높아지고, 클럭신호(CLK)의 주파수가 낮으면(도 5(b)) 상대적으로 펄스의 발생빈도가 낮아진다. 즉, 제어신호(A)의 펄스폭은 인버터들의 개수에 의해 정해지고, 따라서, 외부로부터 입력되는 클럭신호(CLK)의 주파수가 높으면(도 5(a)) 제어신호(A)가 로우레벨인 시간이 짧아지며, 클럭신호(CLK)의 주파수가 낮으면(도 5(b)) 제어신호(A)가 로우레벨인 시간이 길어지게 된다.
도 6은 본 발명의 주파수 측정회로의 전하펌프의 회로도를 나타낸 것으로서, 트랜지스터(41), 커패시터(43), 및 방전기(45)로 구성되어 있으며, 트랜지스터(41)의 게이트 단자에는 엣지감지부(30)의 출력신호인 제어신호(A)가 인가된다.
도 6에 나타낸 회로도의 기능 및 동작을 설명하면 다음과 같다.
트랜지스터(41)는 엣지감지부로부터 입력된 제어신호(A)에 응답하여 커패시터(43)를 충전시킨다. 커패시터(43)는 충전된 전하에 해당하는 전압을 출력한다. 방전기(45)는 일정한 크기로 커패시터(43)에 충전된 전하를 방전한다. 즉, 커패시터(43)에는 제어신호(A)가 하이레벨인 펄스 발생 시간동안 전하가 충전되고, 방전기(45)에 의해 제어신호(A)와 무관하게 일정한 크기로 충전된 전하가 방전된다. 따라서, 제어신호(A)의 펄스의 발생빈도가 높으면 방전되는 전하량이 상대적으로 작아 커패시터에는 많은 양의 전하가 충전되고, 제어신호(A)의 펄스의 발생빈도가 낮으면 방전되는 전하량이 상대적으로 커지게 되어 커패시터에는 적은 양의 전하가 충전된다.
상술한 바와 같이, 외부로부터 입력되는 클럭신호의 주파수가 높은 경우에는 제어신호(A)의 펄스의 발생빈도가 높아지고, 따라서, 많은 양의 전하가 커패시터(43)에 충전되어 전하펌프(40)에서 출력하는 전압(VIN)이 높아지게 된다. 반면에, 입력되는 클럭신호의 주파수가 낮은 경우에는 제어신호(A)의 펄스의 발생빈도가 낮아지고, 따라서, 적은 양의 전하가 커패시터(43)에 충전되어 전하펌프(40)에서 출력하는 전압(VIN)이 상대적으로 낮아지게 된다. 전하펌프(40)는 반도체 메모리 장치가 동작을 시작하고 첫 번째 하나의 클럭신호가 발생한 때 또는 소정개수의 클럭신호가 발생한 때에 상기 전압(VIN)을 출력하도록 구성될 수 있다.
도 7은 본 발명의 주파수 측정회로의 A/D 컨버터의 실시예의 블록도를 나타낸 것으로서, 비교전압 발생부(52) 및 비교회로부(54)로 구성되어 있으며, n비트의 해상도를 가지기 위해 비교전압 발생부(52)는 2n개의 저항들(R(1), R(2), …,R(2n-1), R(2n))로, 비교회로부(54)는 2n-1개의 비교기들(50_1, 50_2, …, 50_2n-2, 50_2n-1)로 각각 구성되어 있다.
도 7에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
비교전압 발생부(52)는 기준전압(VREF)을 2n개의 저항들을 이용하여 나누어 각 비교기에 비교전압(VREF(1), VREF(2), …, VREF(2n-1))을 공급한다. 비교회로부(54)는 전압(VIN)과 비교전압(VREF(1), VREF(2), …, VREF(2n-1))을 비교하여 온도계 코드 형식의 디지털 값(OUT(1), OUT(2), …,OUT(2n-1))을 출력한다.
도 8은 도7에 나타낸 회로도의 동작을 설명하기 위한 그래프로서, 도 8(a)는 입력되는 클럭신호의 주파수가 높을 때이고, 도 8(b)는 입력되는 클럭신호의 주파수가 낮을 때를 나타낸 것이다. 이를 참고하여 도 7에 나타낸 A/D 컨버터의 동작을 설명하면 다음과 같다.
각 비교기의 하나의 단자에는 기준전압(VREF)을 2n개의 저항으로 구성된 저항열을 사용하여 2n-1개로 나누어진 비교전압들(VREF(1), VREF(2), …, VREF(2n-1))이 각각 인가되고, 다른 하나의 단자에는 전하펌프(40)에서 출력된 전압(VIN)이 인가된다. 기준전압(VREF)은 전하펌프에서 출력되는 전압(VIN)의 최대치에 해당하는 값을 갖는다. 저항값이 모두 같다면 각 비교기에 입력되는 비교전압은 아래의 식 1로 나타낼 수 있다.
…
각 비교기들(50_1, 50_2, …, 50_2n-2, 50_2n-1)은 각 비교기에 입력되는 비교전압(VREF(1), VREF(2), …, VREF(2n-1))과 전하펌프(40)에서 출력된 전압(VIN)을 비교하여 전압(VIN)이 각 비교기에 입력되는 비교전압보다 큰 경우에는 "1"을, 작은 경우에는 "0"을 출력한다. 상술한 바와 같이, 전압(VIN)의 레벨은 외부로부터 입력되는 클럭신호의 주파수가 높으면 높고(도 8(a)), 주파수가 낮으면 상대적으로 낮아진다(도 8(b)).
외부로부터 입력되는 클럭신호의 주파수가 높을 때에는(도 8(a)) k번째 비교기까지는 전압(VIN)이 각 비교기에 입력되는 비교전압보다 크게 되고, k+1번째부터 2n-1번째 비교기까지는 전압(VIN)이 각 비교기에 입력되는 비교전압보다 작게 된다. 그러므로, 비교전압보다 높은 전압(VIN)이 인가되는 비교기들(50_1, 50_2, …50_k)은 "1"을 출력하고(OUT(1), OUT(2), …,OUT(k)), 비교전압보다 낮은 전압(VIN)이 인가되는 비교기들(50_k+1, 50_k+2, …50_2n-1)은 "0"을 출력한다(OUT(k+1), OUT(k+2), …,OUT(2n-1)).
외부로부터 입력되는 클럭신호의 주파수가 낮을 때에는(도 8(b)) 상기 k보다 작은 m번째 비교기까지는 전압(VIN)이 각 비교기에 입력되는 비교전압보다 크게 되고, m+1번째부터 2n-1번째 비교기까지는 전압(VIN)이 각 비교기에 입력되는 비교전압보다 작게 된다. 그러므로, 비교전압보다 높은 전압(VIN)이 인가되는 비교기들(50_1, 50_2, …50_m)은 "1"을 출력하고(OUT(1), OUT(2), …,OUT(m)), 비교전압보다 낮은 전압(VIN)이 인가되는 비교기들(50_m+1, 50_m+2, …50_2n-1)은 "0"을 출력한다(OUT(m+1), OUT(m+2), …,OUT(2n-1)).
즉, 본 발명의 주파수 측정회로의 A/D 컨버터(50)는 아날로그 값을 가지는 전압(VIN)을 온도계 코드형식의 디지털 값으로 변환할 수 있는 플래시 A/D 컨버터 구조를 가지고 있다. 따라서, 모든 비교기가 동시에 결과를 출력하여 전압(VIN)을 디지털 값으로 변환하는데 한 클럭주기만 필요하므로 고속으로 동작할 수 있다.
외부에서 입력되는 클럭신호의 주파수에 대한 정보를 반도체 메모리 장치에서 간단하게 이용하기 위해 상기 온도계 코드 형식의 디지털 값을 주파수 신호로 변환하는 인코더를 추가로 구비할 수 있다. 이 인코더는 상기 온도계 코드 형식의 디지털 값을 이진코드형식의 주파수 신호로 변환하거나, 상기 디지털 값이 일정한 제1값 이상이면 클럭신호가 고주파임을 나타내는 주파수 신호를 발생하고, 상기 디지털 값이 일정한 제2값 이상이면 클럭신호가 저주파임을 나타내는 주파수 신호를 발생하고, 상기 디지털 값이 상기 제1값과 제2값 사이인 경우에는 클럭신호의 주파수가 중간주파수임을 나타내는 주파수 신호를 발생하도록 구성될 수 있다.
따라서, 본 발명의 주파수 측정회로는 사용자가 입력되는 클럭신호의 주파수에 대한 정보를 입력하지 않더라도 자동으로 주파수에 대한 정보를 제공할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명의 주파수 측정회로는 사용자가 입력되는 클럭신호의 주파수에 대한 정보를 입력하지 않더라도 자동으로 주파수에 대한 정보를 제공할 수 있다.
또한, 본 발명의 주파수 측정회로를 이용한 반도체 메모리 장치는 입력되는 클럭신호의 주파수가 변경된다 하더라도 사용자가 주파수에 대한 설정정보를 변경할 필요가 없으며, 따라서 사용자가 주파수 정보를 잘못 설정하여 발생할 수 있는 오동작을 방지할 수 있다.
도 1은 종래의 반도체 메모리 장치에서 클럭신호의 주파수에 따라 서로 다른 크기의 딜레이가 필요한 경우에 사용되는 회로의 블록도를 나타낸 것이다.
도 2는 종래의 반도체 메모리 장치의 지연동기루프에서 클럭신호의 주파수에 따라 지연회로의 지연시간을 조절하는 방법을 보여주는 블록도이다.
도 3은 본 발명의 주파수 측정회로의 실시예의 블록도를 나타낸 것이다.
도 4는 본 발명의 주파수 측정회로의 엣지감지부의 실시예의 회로도를 나타낸 것이다.
도 5는 도 4에 나타낸 엣지감지부의 클럭신호의 주파수에 따른 동작을 설명하기 위한 동작 타이밍도이다.
도 6은 본 발명의 주파수 측정회로의 전하펌프의 회로도를 나타낸 것이다.
도 7은 본 발명의 주파수 감지회로의 A/D 컨버터의 실시예의 블록도를 나타낸 것이다.
도 8은 도 7에 나타낸 A/D 컨버터의 주파수에 따른 동작을 설명하기 위한 그래프이다.

Claims (17)

  1. 외부로부터 입력되는 클럭신호의 엣지를 검출하여 제어신호를 발생하는 엣지감지부;
    상기 제어신호에 응답하여 상기 클럭신호의 주파수에 해당하는 전압을 출력하는 전하펌프; 및
    상기 전압을 디지털 값으로 변환하는 A/D 컨버터를 구비하는 것을 특징으로 하는 주파수 측정회로.
  2. 제1항에 있어서, 상기 주파수 측정회로는
    상기 디지털 값을 주파수 신호로 변환하는 인코더를 더 구비하는 것을 특징으로 하는 주파수 측정회로.
  3. 제1항에 있어서, 상기 엣지감지부는
    상기 클럭신호의 상승엣지 및 하강엣지를 검출하여 펄스 형태의 제어신호를 출력하는 것을 특징으로 하는 주파수 측정회로.
  4. 제1항에 있어서, 상기 엣지감지부는
    상기 클럭신호를 소정시간 지연시키는 지연회로; 및
    상기 클럭신호와 상기 지연회로의 출력신호를 조합하여 상기 제어신호를 출력하는 논리소자를 구비하는 것을 특징으로 하는 주파수 측정회로.
  5. 제4항에 있어서, 상기 지연회로는
    복수개의 종속 연결된 인버터인 것을 특징으로 하는 주파수 측정회로.
  6. 제4항에 있어서, 상기 논리소자는
    하나의 입력단자에는 상기 클럭신호가 인가되고 다른 하나의 입력단자에는 상기 지연회로의 출력신호가 인가되는 배타적 논리합 게이트인 것을 특징으로 하는 주파수 측정회로.
  7. 제1항에 있어서, 상기 전하펌프는
    상기 제어신호에 응답하여 전하를 전송하는 전송 트랜지스터; 및
    상기 전송 트랜지스터로부터 전송되는 전하를 충전하는 커패시터를 구비하는 것을 특징으로 하는 주파수 측정회로.
  8. 제7항에 있어서, 상기 전하펌프는
    상기 커패시터에 충전된 전하를 방전하는 방전기를 더 구비하는 것을 특징으로 하는 주파수 측정회로.
  9. 제1항에 있어서, 상기 A/D 컨버터는
    복수개의 비교전압들을 발생하는 저항들; 및
    상기 복수개의 비교전압들 각각과 상기 클럭신호의 주파수에 해당하는 전압을 비교하는 비교기를 구비하여, 온도계 코드 형식의 상기 디지털 값을 출력하는 것을 특징으로 하는 주파수 측정회로.
  10. 제2항에 있어서, 상기 인버터는
    상기 디지털 값이 제1값 이상이면 고주파임을 나타내는 상기 주파수 신호를 발생하고, 상기 디지털 값이 제2값 이하이면 저주파임을 나타내는 상기 주파수 신호를 발생하고, 상기 디지털 값이 제1값과 제2값 사이이면 중간주파수임을 나타내는 상기 주파수 신호를 발생하는 것을 특징으로 하는 주파수 측정회로.
  11. 외부로부터 입력되는 클럭신호의 엣지를 검출하여 제어신호를 발생하는 엣지감지부;
    상기 제어신호에 응답하여 상기 클럭신호의 주파수에 해당하는 전압을 출력하는 전하펌프; 및
    상기 전압을 디지털 값으로 변환하는 A/D 컨버터를 구비하는 주파수 측정회로를 구비하여, 상기 클럭신호의 주파수를 측정할 수 있는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제11항에 있어서, 상기 주파수 측정회로는
    상기 디지털 값을 주파수 신호로 변환하는 인코더를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  13. 제11항에 있어서, 상기 엣지감지부는
    상기 클럭신호의 상승엣지 및 하강엣지를 검출하여 펄스 형태의 제어신호를 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  14. 제11항에 있어서, 상기 엣지감지부는
    상기 클럭신호를 소정시간 지연시키는 지연회로; 및
    상기 클럭신호와 상기 지연회로의 출력신호를 조합하여 상기 제어신호를 출력하는 논리소자를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  15. 제11항에 있어서, 상기 전하펌프는
    상기 제어신호에 응답하여 전하를 전송하는 전송 트랜지스터; 및
    상기 전송 트랜지스터로부터 전송되는 전하를 충전하는 커패시터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  16. 제15항에 있어서, 상기 전하펌프는
    상기 커패시터에 충전된 전하를 방전하는 방전기를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  17. 제11항에 있어서, 상기 A/D 컨버터는
    복수개의 비교전압들을 발생하는 저항들; 및
    상기 복수개의 비교전압들 각각과 상기 클럭신호의 주파수에 해당하는 전압을 비교하는 비교기를 구비하여, 온도계 코드 형식의 상기 디지털 값을 출력하는 것을 특징으로 하는 반도체 메모리 장치.
KR1020040011576A 2004-02-20 2004-02-20 주파수 측정회로 및 이를 이용한 반도체 메모리 장치 KR100576827B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040011576A KR100576827B1 (ko) 2004-02-20 2004-02-20 주파수 측정회로 및 이를 이용한 반도체 메모리 장치
US11/031,104 US7219026B2 (en) 2004-02-20 2005-01-07 Frequency measuring circuits including charge pumps and related memory devices and methods
US11/733,220 US20070185670A1 (en) 2004-02-20 2007-04-10 Methods of Measuring Frequencies Including Charging Electrical Circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040011576A KR100576827B1 (ko) 2004-02-20 2004-02-20 주파수 측정회로 및 이를 이용한 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20050082955A true KR20050082955A (ko) 2005-08-24
KR100576827B1 KR100576827B1 (ko) 2006-05-10

Family

ID=34858782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040011576A KR100576827B1 (ko) 2004-02-20 2004-02-20 주파수 측정회로 및 이를 이용한 반도체 메모리 장치

Country Status (2)

Country Link
US (2) US7219026B2 (ko)
KR (1) KR100576827B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818099B1 (ko) * 2006-09-29 2008-03-31 주식회사 하이닉스반도체 데이터 출력 제어 회로 및 데이터 출력 제어 방법
US8422331B2 (en) * 2006-09-29 2013-04-16 Hynix Semiconductor Inc. Data output control circuit and data output control method
CN101764594A (zh) * 2009-11-09 2010-06-30 天津南大强芯半导体芯片设计有限公司 一种时钟信号检测电路及异常时钟信号检测方法
WO2012082274A2 (en) 2010-11-19 2012-06-21 Rambus Inc. Timing-drift calibration
US9240776B2 (en) * 2012-01-26 2016-01-19 Rf Micro Devices, Inc. Analog-digital pulse width modulator (ADPWM)
US10236042B2 (en) 2016-10-28 2019-03-19 Integrated Silicon Solution, Inc. Clocked commands timing adjustments method in synchronous semiconductor integrated circuits
JP6596051B2 (ja) * 2016-10-28 2019-10-23 インテグレイテッド シリコン ソリューション インコーポレイテッド 同期半導体集積回路内のクロック式指令タイミング調節
CN107729980B (zh) * 2017-10-19 2020-06-30 中南大学 一种波形信号自适应计数方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788646A (en) * 1985-12-19 1988-11-29 Fischer & Porter Company Frequency-to-digital value converter
US5295079A (en) * 1991-07-18 1994-03-15 National Semiconductor Corporation Digital testing techniques for very high frequency phase-locked loops
KR0170517B1 (ko) 1995-12-22 1999-03-30 김광호 동기형 반도체 메모리장치
KR100210915B1 (ko) * 1996-04-10 1999-07-15 윤종용 주파수 검출회로
KR100498415B1 (ko) * 1997-12-08 2005-09-26 삼성전자주식회사 클럭발생회로및이를구비하는동기식반도체장치
KR100266679B1 (ko) 1998-04-16 2000-09-15 김영환 디램용 펄스발생회로
KR100303993B1 (ko) 1998-06-29 2001-10-19 박종섭 주파수 변화에 따른 출력 데이터 속도 조정 회로
KR100317317B1 (ko) * 1998-12-31 2002-01-16 김영환 반도체입력장치의셋업/홀드타임제어회로
US7050522B2 (en) * 2000-05-26 2006-05-23 International Business Machines Corporation Phase rotator and data recovery receiver incorporating said phase rotator
JP4986318B2 (ja) * 2000-08-28 2012-07-25 ルネサスエレクトロニクス株式会社 半導体装置
JP2002217698A (ja) 2001-01-19 2002-08-02 Matsushita Electric Ind Co Ltd エッジ検出装置
US6990143B2 (en) * 2002-04-25 2006-01-24 Broadcom, Corp. 50% duty-cycle clock generator
KR20040019599A (ko) * 2002-08-28 2004-03-06 삼성전자주식회사 외부클럭의 주파수에 따라서 데이터의 셋업시간 및홀드시간을 제어하는 데이터 입력회로 및 데이터 입력방법

Also Published As

Publication number Publication date
US7219026B2 (en) 2007-05-15
KR100576827B1 (ko) 2006-05-10
US20050187724A1 (en) 2005-08-25
US20070185670A1 (en) 2007-08-09

Similar Documents

Publication Publication Date Title
US10003353B2 (en) Time-based delay line analog comparator
US8023363B2 (en) Time-to-digital converter apparatus
US7358821B2 (en) Digital frequency jittering apparatus with random data generator and method thereof
KR101082415B1 (ko) 계층구조 위상 디지털 변환기
US7134042B2 (en) Frequency detection circuit and data processing apparatus
US8456434B2 (en) Touch sensor and operating method thereof
US20050007168A1 (en) Digital duty cycle correction circuit and method for multi-phase clock
US20040227651A1 (en) A/D conversion circuit, temperature-sens or circuit, integrated circuit, and method of adjusting the temperature-sensor circuit
US7219026B2 (en) Frequency measuring circuits including charge pumps and related memory devices and methods
US20170111036A1 (en) Duty cycle detector circuit
US8508394B2 (en) Semiconductor integrated device and operation method thereof
CN110007154B (zh) 数字测量电路和使用数字测量电路的存储器系统
JP3378667B2 (ja) 周期クロックの可変遅延回路
CN110518906B (zh) 信号生成电路及其方法、数字时间转换电路及其方法
JP2010197390A (ja) キャパシタンス測定回路
US9571082B2 (en) High resolution time-to-digital convertor
CN110596517B (zh) 短路检测电路及检测方法
US9455724B2 (en) Readout system
US20130229295A1 (en) Ad (analog-to-digital) conversion circuit, micro-controller, and method of adjusting sampling time
US9276600B2 (en) Output changing method for an A/D conversion apparatus and A/D conversion apparatus
US10890548B2 (en) Resistive gas sensor and gas sensing method therefor
US7834794B2 (en) A/D converter
US8013593B2 (en) Voltage measuring apparatus for semiconductor integrated circuit and voltage measuring system having the same
JP3864583B2 (ja) 可変遅延回路
JP5585792B2 (ja) 粉体センサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090415

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee