JP2010197390A - キャパシタンス測定回路 - Google Patents

Abstract

【課題】キャパシタンス検出回路を提供する。
【解決手段】本発明のキャパシタンス測定回路は、外部からキャパシタンスを印加したパッドがフィードバックループの内部に配置され、キャパシタンス値を順次に増減することによりパッドを介して印加されるノイズによる影響を少なく受けるので、正確なキャパシタンス値を測定することができる。そして、印加されたキャパシタンスを周期的に検知することでノイズの影響を除去することができ、デジタルフィルタを備えて安定的なキャパシタンス値を獲得することができる。
【選択図】図３

Description

本発明は、キャパシタンス測定回路に関し、特に、ノイズを低減することができるキャパシタンス測定回路(Ｃａｐａｃｉｔａｎｃｅ ｍｅａｓｕｒｅｍｅｎｔ ｃｉｒｃｕｉｔ)に関するものである。

キャパシタンス測定回路はキャパシタンスを測定するための回路であって、各種回路または素子のキャパシタンスを測定するために主に用いられる。しかしながら、最近は、各種携帯装置がタッチパッド、タッチスクリーン及び接近感知センサのようなユーザインターフェースを提供することで、ユーザの接触及び接近を感知するキャパシタンス測定回路の適用範囲が拡大されている。

図１は、従来の接触感知センサの一例を示す図であって、特許文献１に公開されている。図１の接触センサは、測定信号発生部１０、基準信号発生部２０、複数個のセンシング信号発生部３０−１〜３０−ｎ、複数個の可変遅延部３５−１〜３５−ｎ、複数個の接触信号発生部４０−１〜４０−ｎ、及び制御部５０を備える。

測定信号発生部１０は、クロック信号を測定信号ｉｎとして発生して、基準信号発生部２０と複数個のセンシング信号発生部３０−１〜３０−ｎそれぞれに印加する。

基準信号発生部２０は、第１抵抗Ｒ１−１とキャパシタＣとで構成され、物体の接触とは関係なく、いつも測定信号ｉｎを所定時間分に遅延させて基準信号ｒｅｆを発生する。第１抵抗Ｒ１−１及びキャパシタＣは、可変遅延信号Vsen２−１〜Vsen２−ｎに対する基準信号ｒｅｆの遅延値を設定するためのものである。

複数個のセンシング信号発生部３０−１〜３０−ｎそれぞれは、測定信号発生部１０と複数個の可変遅延部３５−１〜３５−ｎそれぞれとの間に位置する第２抵抗Ｒ２−１〜Ｒ２−ｎと、第２抵抗Ｒ２−１〜Ｒ２−ｎと複数個の可変遅延部３５−１〜３５−ｎそれぞれとの間に位置して、キャパシタンスを有する接触物体が接触されるようにするパッドＰＡＤを備える。複数個の第２抵抗Ｒ２−１〜Ｒ２−ｎそれぞれは、測定信号発生部１０と複数個のパッドＰＡＤそれぞれとの間において遅延成分を等しく調節する。複数個のセンシング信号発生部３０−１〜３０−ｎそれぞれは接触物体が接触されるパッドＰＡＤを備え、接触物体がパッドＰＡＤに接触された場合は測定信号ｉｎを基準信号ｒｅｆよりも大きく遅延させ、接触されてない場合は測定信号ｉｎを基準信号ｒｅｆよりも小さく遅延させて基準信号ｒｅｆとの遅延時間差が生じるように、センシング信号ｓｅｎ２−１〜ｓｅｎ２−ｎを発生する。

接触物体としては、所定の静電容量を有する物体であればよく、その代表的な例として多量の電荷を蓄積している人体をあげることができる。

複数個の可変遅延部３５−１〜３５−ｎのそれぞれは、制御部５０から供給される制御信号Ｄ１〜Ｄｎに応答してセンシング信号ｓｅｎ２−１〜ｓｅｎ２−ｎの遅延時間を可変させ、可変された遅延時間によって可変遅延信号Vsen２−１〜Vsen２−ｎを出力する。可変遅延部３５−１〜３５−ｎのそれぞれは複数個の遅延セルとバッファで構成することができ、複数個の遅延セルのそれぞれは１つのマルチプレクサと２つのインバータとで構成される。

マルチプレクサは、２つの入力と１つの出力、そして２つの入力のうちの１つの入力を選択するための選択入力を含み、該選択入力は制御部５０から供給される制御信号Ｄ１〜Ｄｎのうち対応する制御信号によって制御される。２つのインバータはマルチプレクサの出力を所定時間分遅延させる役割をする。

複数個の接触信号発生部４０−１〜４０−ｎのそれぞれは、基準信号ｒｅｆに同期して可変遅延信号VsenVｓｅｎ２−１〜VsenVｓｅｎ２−ｎをサンプリング及びラッチして接触信号Ｓ１〜Ｓｎを出力する。複数個の接触信号発生部４０−１〜４０−ｎのそれぞれは対応する可変遅延部３５−１〜３５−ｎから可変遅延信号Vsen２−１〜Vsen２−ｎを受信し、基準信号発生部２０の基準信号ｒｅｆをクロック入力ＣＬＫに受信して接触信号Ｓ１〜Ｓｎを発生させるＤ−フリップフロップ(Ｄ Ｆｌｉｐ−Ｆｌｏｐ)として構成される。

制御部５０は、パッドＰＡＤに接触物体が接触されて接触信号Ｓ１〜Ｓｎが継続的に変化したら接触センサが動作状態であることを感知し、接触されたパッドＰＡＤに相応する接触信号発生部４０−１〜４０−ｎから接触信号Ｓ１〜Ｓｎを受信して接触出力Ｔｏｕｔ−１〜Ｔｏｕｔ−ｎを発生させ、パッドＰＡＤに接触物体が接触されなく接触信号Ｓ１〜Ｓｎが所定時間分変化しなかったら、制御部５０は接触センサが待機状態であることを感知し、遅延時間調整のために複数個の可変遅延部３５−１〜３５−ｎそれぞれに供給される制御信号の調整を開始する。

図２は従来の接触感知センサの他の例を示す図であって、特許文献２に公開されている。パルス信号発生部６０は、制御部９０から伝送される制御コードＣｏｄｅのコード値に従ってパルス信号ｐｕｌのパルス幅を設定し、設定されたパルス幅を有するパルス信号ｐｕｌを発生させる。

パルス信号発生部６０は、クロック信号発生器６１と可変遅延チェーンＶＤＣ、インバータＩＮＶ及びアンドゲートＡＮＤを備える。クロック信号発生器６１はクロック信号ｃｌｋを発生して可変遅延チェーンＶＤＣ及びアンドゲートＡＮＤにそれぞれ伝送する。可変遅延チェーンＶＤＣは、制御部９０から伝送される制御コードＣｏｄｅのコード値に応答してクロック信号ｃｌｋの遅延時間を可変する。インバータＩＮＶは、可変遅延チェーンＶＤＣから出力されるクロック信号ｄｃｌｋを反転させる。アンドゲートＡＮＤは、クロック信号発生器６１から伝送されるクロック信号ｃｌｋと可変遅延チェーンＶＤＣ及びインバータＩＮＶを経て伝送されるクロック信号／ｄｃｌｋをアンド組合して可変遅延チェーンＶＤＣの遅延時間に対応するパルス幅を有するパルス信号ｐｕｌを発生する。

抵抗Ｒ３及びパッドＰＡＤで構成されるパルス信号伝達部７０は、パッドＰＡＤに接触物体が非接触されるとパルス信号ｐｕｌはそのままパルス信号検出部８０に伝達するが、所定の静電容量を有する接触物体が接触されるとパルス信号ｐｕｌはパッドＰＡＤに印加された接触物体のキャパシタンスによりパルス信号検出部８０に伝達できない。

このとき、接触物体は、所定のキャパシタンスを有している物体であればすべて適用され、その代表的な例として多量の電荷を蓄積している人体をあげることができる。

パルス信号検出部８０はパルス信号伝達部７０から伝達されるパルス信号ｐｕｌを検出し、検出結果を制御部９０に伝送する。パルス信号検出部８０はＴ−フリップフロップＴＦＦとして実現することができる。

Ｔ−フリップフロップＴＦＦは、パルス信号ｐｕｌが伝達されるとパルス信号ｐｕｌの上昇エッジまたは下降エッジに同期化して出力信号をトグリングし、パルス信号ｐｕｌが伝達されないと出力信号をトグリングさせない。

制御部９０は、パルス信号検出部８０の検出結果によって接触物体の接触可否を伝送する出力信号ｏｕｔを生成して外部装置へ出力し、周期的に校正動作を行って非接触状態においてパルス信号ｐｕｌのパルス幅を現在の動作環境に適合するように校正する。制御部９０は、Ｔ−フリップフロップＴＦＦがトグリングされる出力信号を出力すると接触物体が非接触されたことを知らせる出力信号ｏｕｔを、そうでないと接触物体が接触されたことを知らせる出力信号ｏｕｔを生成して外部に出力する。

上述の図１及び図２の接触感知センサは、接触または非接触であることを感知して出力するだけであって、キャパシタンスの大きさを出力するものではない。また、携帯装置はその特性上、多様な周辺環境の変化が発生し、環境変化で生じる多様なノイズによって携帯装置が誤動作しないようにノイズの影響を低減させるキャパシタンス測定回路が必要とされる。

大韓民国特許公報第０６８３２４９号明細書 大韓民国特許公報第０８０２６５６号明細書

上記課題を解決するために、本発明のキャパシタンス測定回路は、測定信号を発生する測定信号発生部と、上記測定信号を基準遅延値に対応する時間分遅延させて出力する固定遅延チェーンと、上記測定信号をコード値に対応する時間分遅延させて出力する可変遅延チェーンと、上記固定遅延チェーンの出力信号を固定する時間分遅延して基準信号を出力する第１遅延部と、外部からキャパシタンスを印加するパッドを備え、上記可変遅延チェーンの出力信号を、上記パッドを介して印加されるキャパシタンスに応答して可変遅延してセンシング信号を出力する第２遅延部と、上記基準信号と上記センシング信号との遅延時間差に応答して上記キャパシタンス値を増加または減少して出力し、上記キャパシタンス値に応答して上記コード値を可変して出力するデータ発生部とを備えることを特徴とする。

また、本発明のデータ発生部は、上記基準信号と上記センシング信号との遅延時間差に応答して感知信号を出力する位相検出部と、上記感知信号に応答してキャパシタンス値を、指定された規則に従って順次に増加または減少させて出力し、上記キャパシタンス値に応答して上記コード値を可変して上記可変遅延チェーンに出力する遅延ポンプとを備えることを特徴とする。

また、本発明の位相検出部は、上記基準信号の上昇エッジまたは下降エッジに同期して上記センシング信号をラッチして上記感知信号を出力する論理回路であって、フリップフロップであることを特徴とする。

また、本発明のキャパシタンス測定回路において遅延ポンプは、上記感知信号に応答してキャパシタンス値を、指定された規則に従って順次に増加または減少させて出力するカウンタと、上記基準遅延値から上記キャパシタンス値を減算して上記コード値を出力する減算器を備えることを特徴とする。

また、本発明のカウンタは、上記感知信号に応答してキャパシタンス値を、指定された単位に順次に増加または減少して出力することを特徴とする。

また、本発明のカウンタは、上記感知信号が連続的にハイレベルまたはローレベルに印加されたら、キャパシタンス値の変更単位に可変しながら順次に増加または減少して出力することを特徴とする。

また、本発明の遅延ポンプは、上記コード値または上記キャパシタンス値をフィルタリングして出力するデジタルフィルタをさらに備えることを特徴とする。

また、本発明のデジタルフィルタは、上記コード値またはキャパシタンス値を印加して安定化させ、ノイズを除去するローパスフィルタまたはバンドパスフィルタであることを特徴とする。

また、本発明のキャパシタンス値に応答してクロック信号のパルス幅を可変してパルス信号を発生するパルス信号発生部と、外部からキャパシタンスを印加するパッドを備え、上記パルス信号を、上記パッドから印加されるキャパシタンスに応答して上記パルス信号を伝達したりまたは伝達しなかったりするパルス信号伝達部と、上記パルス信号伝達部を介して印加される上記パルス信号を周期的に検出して感知信号を出力するパルス信号検出部と、上記感知信号に応答してカウンティング値を、指定された規則に従って順次に増加または減少して出力するカウンタと、上記カウンティング値をフィルタリングして上記キャパシタンス値を出力するデジタルフィルタとを備えることを特徴とする。

また、本発明のパルス信号発生部は、上記クロック信号を発生するクロック信号発生器と、上記キャパシタンス値により上記クロック信号を可変遅延して出力する可変遅延チェーンと、上記可変遅延チェーンの出力信号を反転させて出力するインバータと、上記クロック信号と上記インバータの出力信号とを論理積し、上記クロック信号の遅延時間に対応するパルス幅を有する上記パルス信号を発生させるアンドゲートとを備えることを特徴とする。

また、本発明のパルス信号検出部は、クロック信号に応答して上記パルス信号を感知し、上記パルス信号に応答してトグリングされた出力信号を発生するＴ−フリップフロップと、上記Ｔ−フリップフロップの出力信号が周期的にトグリングされるか否かを判別して感知信号を出力する周期判別器とを備えることを特徴とする。

また、本発明のパルス信号検出部は、セット端子またはリセット端子のうちのいずれか１つの端子に印加される上記パルス信号に応答して上記感知信号を出力するＳＲフリップフロップと、上記クロック信号に応答して上記感知信号をラッチして出力するＤ−フリップフロップと、上記Ｄ−フリップフロップの出力信号に応答して上記セット端子またはリセット端子のうちの１つの端子を選択して上記パルス信号を伝達するマルチプレクサとを備えることを特徴とする。

また、本発明のカウンタは、上記感知信号に応答してキャパシタンス値を、指定された単位に順次に増加または減少させて出力することを特徴とする。

また、本発明のカウンタは、上記感知信号が連続的にハイレベルまたはローレベルに印加されたら、キャパシタンス値の変更単位に可変しながら順次に増加または減少させて出力することを特徴とする。

以上説明したように本発明によれば、キャパシタンス測定回路は、外部からキャパシタンスを印加したパッドがフィードバックループの内部に配置され、キャパシタンス値を順次に増減することでパッドを介して印加されるノイズによる影響を少なく受けるため、正確なキャパシタンス値を測定することが可能である。

従来の接触感知センサの一例を示す図である。 従来の接触感知センサの他の例を示す図である。 本発明の実施形態に係るキャパシタンス測定回路の一例を示す図である。 遅延時間計算及びデータ発生部の実現例を示す図３のキャパシタンス測定回路を示す図である。 図４のキャパシタンス測定回路の動作を説明するための図である。 図４のキャパシタンス測定回路の動作を説明するための図である。 図４のキャパシタンス測定回路の動作を説明するための図である。 本発明の実施形態に係るキャパシタンス測定回路の他の例を示す図である。 図８のＴ−フリップフロップの実現例を示す図である。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

図３は、本発明によるキャパシタンス測定回路の一例を示す図である。図３のキャパシタンス測定回路は、図１の接触感知センサと同様に、測定信号発生部１１０、可変遅延部１２０、固定遅延部１３０、及び遅延時間計算とデータ発生部１４０を備える。測定信号発生部１１０は、所定周期を有するクロック信号を測定信号ｉｎとして発生するクロック発生回路として実現することができる。

可変遅延部１２０は、測定信号発生部１１０とデータ発生部１４０との間に直列に接続される可変遅延チェーンＶＤＣと抵抗Ｒ１とを備える。そして、抵抗Ｒ１とデータ発生部１４０との間に接続されて外部からキャパシタンスを印加するパッドＰＡＤを備える。可変遅延チェーンＶＤＣは、遅延ポンプ１４２からフィードバックされて印加されるコード値Ｃｏｄｅに応答して測定信号ｉｎを可変遅延させて出力し、抵抗Ｒ１とパッドＰＡＤは可変遅延チェーンＶＤＣから印加される可変遅延された測定信号を、抵抗Ｒ１の抵抗値及びパッドＰＡＤを介して印加されるキャパシタンス大きさにより遅延させてセンシング信号ｓｅｎを遅延時間計算及びデータ発生部１４０に出力する。

固定遅延部１３０は可変遅延部１２０と並列に接続されていて、測定信号発生部１１０とデータ発生部１４０との間に直列に接続される固定遅延チェーンＦＤＣと抵抗Ｒ２とを備える。固定遅延チェーンＦＤＣは、パッドＰＡＤのオフセットキャパシタンスを補償してキャパシタンスの測定範囲を最大化するため、可変遅延チェーンに印加されるコード値Ｃｏｄｅの零点を調節するための基準遅延値Ｎｒｅｆを印加する。固定遅延チェーンＦＤＣは基準遅延値Ｎｒｅｆに応答して測定信号ｉｎを遅延させて出力し、抵抗Ｒ２は固定遅延チェーンＦＤＣから遅延されて出力される測定信号を抵抗値によりさらに遅延させて基準信号ｒｅｆを遅延時間計算及びデータ発生部１４０に出力する。

固定遅延チェーンＦＤＣと可変遅延チェーンＶＤＣは、図１の可変遅延チェーン３５−１〜３５−ｎのように、複数個の遅延セルで構成されていて、複数個の遅延セルそれぞれは１つのマルチプレクサＭＵＸと２つのインバータで構成されている。固定遅延チェーンＦＤＣは、基準遅延値Ｎｒｅｆに応答して測定信号ｉｎを遅延する遅延セルを選択し、可変遅延チェーンＶＤＣはコード値Ｃｏｄｅに応答して測定信号ｉｎを遅延する遅延セルを選択する。

遅延時間計算及びデータ発生部１４０は位相検出部１４１及び遅延ポンプ１４２を備える。位相検出部１４１は、基準信号ｒｅｆに対するセンシング信号ｓｅｎの位相が早いか遅いかを判別して感知信号ｄｅｔを出力する。遅延ポンプは感知信号ｄｅｔに応答してキャパシタンス値ＣＶを計算し、計算されたキャパシタンス値ＣＶに応答してコード値Ｃｏｄｅをアップまたはダウンさせて出力する。

図３のキャパシタンス測定回路において、可変遅延部１２０及び固定遅延部１３０は可変遅延チェーンＶＤＣ及び固定遅延チェーンＦＤＣがそれぞれ測定信号発生部１１０から測定信号ｉｎを直接印加する。したがって、外部からキャパシタンスが印加されるパッドＰＡＤは、フィードバックされるキャパシタンス値ＣＶを印加する可変遅延チェーンＶＤＣとキャパシタンス値ＣＶを出力する遅延時間計算及びデータ発生部１４０との間に配置されるため、フィードバックループ(ｆｅｅｄ ｂａｃｋ ｌｏｏｐ)の内部にパッドＰＡＤが配置されることになる。

ノイズはキャパシタンス測定回路の内部からも発生するが、ほとんどパッドＰＡＤを介して外部から流入される場合が多い。すなわち、ノイズを低減するためにはパッドＰＡＤから印加されるノイズを除去するのが最も効率的である。しかしながら、図１の接触感知センサの場合は、パッドＰＡＤがフィードバックループの外部に接続されているので、パッドＰＡＤから印加されるノイズを低減することが困難である。それに対して、図３のキャパシタンス測定回路は外部からキャパシタンスを印加するパッドＰＡＤがフィードバックループの内部に接続されている。パッドがフィードバックループの内部に接続されると、フィードバックループの特性によりノイズを減殺(ａｔｔｅｎｕａｔｉｏｎ)することができる。

図４は、図３の遅延時間計算及びデータ発生部の実現例であって、キャパシタンス測定回路を示す図である。図４において測定信号発生部１１０、可変遅延部１２０及び固定遅延部１３０は、図３と同一であるためその説明は省略する。

図４の遅延時間計算及びデータ発生部１４０において、位相検出部１４１はＤ−フリップフロップＤＦＦとして実現され、遅延ポンプ１４２はカウンタＣＮＴと減算器ｓｕｂを備える。Ｄ−フリップフロップＤＦＦは、基準信号ｒｅｆの上昇エッジまたは下降エッジのうちの１つに同期してセンシング信号ｓｅｎをラッチして出力される。Ｄ−フリップフロップＤＦＦは、センシング信号ｓｅｎの遅延が基準信号ｒｅｆよりも小さい場合はローレベルの感知信号ｄｅｔを出力し、センシング信号ｓｅｎの遅延が基準信号ｒｅｆよりも大きい場合はハイレベルの感知信号ｄｅｔを出力する。感知信号がローレベルであれば、遅延ポンプ１４２はコード値Ｃｏｄｅを増加させ、感知信号がハイレベルであれば、遅延ポンプ１４２はコード値Ｃｏｄｅを減少させるネガティブフィードバック(ｎｅｇａｔｉｖｅ ｆｅｅｄｂａｃｋ)作用をして可変遅延部１２０の出力信号ｓｅｎの位相が固定遅延部１３０の出力信号ｒｅｆの位相と一致するように制御される。パッドＰＡＤにより固定遅延部１３０と可変遅延部１２０との間に遅延オフセットが発生することもあるが、このオフセットが大きくて可変遅延チェーンの調節範囲を超えると、図４のキャパシタンス測定回路の動作範囲から逸脱することになる。この場合、固定遅延部１３０の基準遅延値Ｎｒｅｆはオフセットキャパシタンスを補償して可変遅延チェーンのコード値Ｃｏｄｅが可変遅延範囲内に入るようにする。図４では、位相検出器１４１の一例としてＤ−フリップフロップＤＦＦが用いられたが、他の論理回路によって実現させることもできる。

カウンタＣＮＴは、感知信号ｄｅｔに応答してキャパシタンス値ＣＶをアップまたはダウンして出力するアップ／ダウンカウンタである。カウンタＣＮＴは感知信号ｄｅｔのレベルによって１ビット単位にキャパシタンス値ＣＶをアップまたはダウンして出力することができる。しかしながら、カウンタＣＮＴが１ビット単位にキャパシタンス値ＣＶをアップまたはダウンさせて出力することになると、パッドＰＡＤから印加されるキャパシタンスが大きい場合はキャパシタンスを測定する時間が長くなる。このような問題を補完するために、カウンタＣＮＴはキャパシタンス値ＣＶを１ビット単位にアップ／ダウンしないで、感知信号ｄｅｔが連続的にハイレベルまたはローレベルに印加されたら、１ビット、２ビット、４ビット、８ビット順に２の乗数に比例してキャパシタンス値ＣＶをアップまたはダウンさせて出力するか、または、あらかじめ指定した規則に従ってキャパシタンス値ＣＶをアップまたはダウンさせて出力することができる。そして、上述ではカウンタＣＮＴが基準信号ｒｅｆに応答して感知信号ｄｅｔを印加するものとして示したが、測定信号ｉｎに応答して感知信号ｄｅｔを印加することもできる。

減算器ｓｕｂは基準遅延値Ｎｒｅｆからキャパシタンス値ＣＶを減算しコード値Ｃｏｄｅを出力させる。したがって、キャパシタンス値ＣＶはパッドＰＡＤに印加されるすべてのキャパシタンス値を示すが、パッドＰＡＤに印加されるキャパシタンス値が増加すると位相検出部１４１及び遅延ポンプ１４２からなるフィードバックループはパッドＰＡＤから印加されるキャパシタンスの増加分ほどコード値Ｃｏｄｅを減少させて可変遅延チェーンの遅延量を低減させる。また、パッドＰＡＤに印加されるキャパシタンス値が減少すると、その減少分ほどコード値Ｃｏｄｅを増加させて可変遅延チェーンの遅延量を増加させる。結果的に、位相検出部１４１に入力されるセンシング信号ｓｅｎと基準信号ｒｅｆとの位相が等しくなるように制御されて、キャパシタンス値ＣＶがパッドＰＡＤに印加されるキャパシタンスの大きさに対応される。

ここでは、減算器ｓｕｂに印加される基準遅延値Ｎｒｅｆと固定遅延チェーンＦＤＣを制御する信号を同様に説明したが、他の方法で制御することもできる。また、図３及び図４には、固定遅延チェーンＦＤＣがあるものとして説明したが、削除することも可能である。

図５ないし図７は、図４のキャパシタンス測定回路の動作を説明するための図であって、図５はパッドＰＡＤにキャパシタが印加される際のセンシング信号ｓｅｎと感知信号ｄｅｔとの変化を示す図である。

基準信号ｒｅｆは、固定遅延部１３０より測定信号ｉｎを固定した遅延時間分遅延させて出力するので、測定信号ｉｎと同一周期を有する。キャパシタンス測定回路の最初動作時にキャパシタンス値ＣＶが０であるため、初期コード値Ｃｏｄｅは基準遅延値Ｎｒｅｆと等しく、可変遅延チェーンＶＤＣが測定信号ｉｎを遅延する時間は固定遅延チェーンＦＤＣが測定信号ｉｎを遅延する時間と等しい。よって、キャパシタンス測定回路の動作初期にセンシング信号ｓｅｎは、パッドＰＡＤ自体のキャパシタンスによって基準信号ｒｅｆよりもさらに遅延されてＤ−フリップフロップＤＦＦに出力される。

センシング信号ｓｅｎが基準信号ｒｅｆよりさらに遅延されるので、基準信号ｒｅｆの下降エッジでセンシング信号ｓｅｎはハイレベルとなり、感知信号ｄｅｔはハイレベルとして出力される。感知信号ｄｅｔがハイレベルであるので、カウンタＣＮＴはキャパシタンス値ＣＶをアップして１を出力し、減算器ｓｕｂは基準遅延値Ｎｒｅｆからキャパシタンス値ＣＶを減算し出力させるので、コード値Ｃｏｄｅはポンピングダウンされて基準遅延値Ｎｒｅｆ−１として出力される。

可変遅延チェーンＶＤＣは、コード値Ｃｏｄｅに応答して測定信号ｉｎの遅延時間を低減して出力し、センシング信号ｓｅｎの遅延時間が低減されることで基準信号ｒｅｆとの遅延時間差が減少する。センシング信号ｓｅｎと基準信号ｒｅｆとの間の遅延時間差が漸次的に減少されて、センシング信号ｓｅｎの遅延時間が基準信号ｒｅｆの遅延時間と等しいか、さらに短くなると(ｔ１)、Ｄ−フリップフロップＤＦＦは感知信号ｄｅｔをローレベルに遷移させる。

その後、パッドＰＡＤを介して外部からキャパシタンスが印加されると(ｔ２)、センシング信号ｓｅｎは印加されたキャパシタンスによりさらに遅延され、Ｄ−フリップフロップＤＦＦはハイレベルの感知信号ｄｅｔを出力する。感知信号ｄｅｔがハイレベルに出力されると、上述のようにセンシング信号ｓｅｎの遅延時間が基準信号ｒｅｆの遅延時間と等しいか、さらに短くなるまでキャパシタンス値ＣＶは漸次的に増加される(ｔ３)。そして、その後にキャパシタンス値ＣＶは増加と減少を繰り返す。

図６はキャパシタンス値ＣＶを１ビット単位にアップ／ダウンするカウンタＣＮＴを備えたキャパシタンス測定回路のキャパシタンス値ＣＶの変化を示す図であり、図７は指定の規則によってキャパシタンス値ＣＶをアップ／ダウンするカウンタＣＮＴを備えたキャパシタンス測定回路のキャパシタンス値ＣＶの変化を示す図である。

図６では、カウンタＣＮＴが１ビット単位にアップ／ダウンを行うために、パッドＰＡＤから印加されたキャパシタンスが大きい場合に、キャパシタンス値ＣＶが印加されたキャパシタンスが示されるまでの所要時間が長くなる。しかし、同様にカウンタＣＮＴが１ビット単位にアップ／ダウンを行うために、一時的に大きいノイズが印加されてもノイズによって変動されるキャパシタンス値ＣＶは１ビットであって、キャパシタンス値ＣＶに与える影響は少ない。

図７では、カウンタＣＮＴがキャパシタンス値ＣＶをアップ／ダウンする規則により感知信号ｄｅｔが３回連続的にハイレベルまたはローレベルに印加された場合、アップ／ダウンするビット数が増加されるように指定した例を示す。すなわち、感知信号ｄｅｔが連続的にハイレベルに印加されると、３回ごとにアップするビット数を増加させる。例えば、感知信号ｄｅｔが連続的にハイレベルまたはローレベルに印加されると、３回の間は１ビットのキャパシタンス値を可変し、以後の３回の間は２ビットのキャパシタンス値を可変させる。そして、感知信号ｄｅｔのローレベルに反転されると、以前のアップ／ダウンするビット数を減少してキャパシタンス値ＣＶをダウンする。したがって、大きなキャパシタンスが印加されても早期にキャパシタンス値ＣＶを示すことができる。図７のキャパシタンス値ＣＶは、ノイズ発生時に図６のキャパシタンス値ＣＶよりも大幅に変化させることができるが、変化幅の限界が大きくないため、ノイズがキャパシタンス値ＣＶに与える影響は少ない。特に、パッドＰＡＤがフィードバックループの内部に配置されることで、可変遅延チェーンＶＤＣがノイズの含まれない測定信号ｉｎを直接印加し、パッドＰＡＤを介して印加されるノイズが反映されたコード値Ｃｏｄｅに応答して遅延して出力されるので、フィードバックループの特性によってノイズは減殺される。

上記では、データ発生部１４０がＤ−フリップフロップＤＦＦとアップ／ダウンカウンタＣＮＴを備えてキャパシタンス値ＣＶを漸次的にアップ／ダウンするものとして説明したが、基準信号ｒｅｆに対するセンシング信号ｓｅｎの遅延時間差を直接カウンティングして、直ちにパッドＰＡＤに印加されたキャパシタンス値ＣＶを出力することができる。

そして、遅延ポンプ１４２はノイズを除去するためにキャパシタンス値ＣＶをフィルタリングして出力するデジタルフィルタをさらに備えることができる。上記の実施例においてキャパシタンス値ＣＶは変化幅が制限されて出力されるように構成されるため、コード値Ｃｏｄｅの変化幅も制限される。しかしながら、もし、所定レベル以上の幅にコード値Ｃｏｄｅが変化した場合にはノイズが含まれたものとして判断する。よって、減算器ｓｕｂからコード値Ｃｏｄｅを印加してフィルタリングして可変遅延チェーンＶＤＣに出力するデジタルフィルタとして、デジタルローパスフィルタまたはデジタルバンドパスフィルタをさらに備えることができる。また、コード値Ｃｏｄｅをフィルタリングしなく、直接キャパシタンス値ＣＶをフィルタリングして出力しても同一効果を得ることができる。デジタルフィルタは、キャパシタンス測定回路のノイズ特性とともに、フィードバックループの特性を調節するために用いられる。そして、基準信号ｒｅｆとセンシング信号ｓｅｎとの遅延時間差が十分小さくなって、フィードバックループが安定されると、キャパシタンス値ＣＶは＋１／−１単位にオシレーション(増加と減少を繰り返す)するようになるが、これはデジタルフィルタを用いて固定することができる。すなわち、デジタルフィルタにヒステリシス(Ｈｙｓｔｅｒｅｓｉｓ)特性を付与して安定状態(ｓｔｅａｄｙ ｓｔａｔｅ)にさせ、キャパシタンス値ＣＶの微細なオシレーション(継続的な変動)を防止することができる。

さらに、上記のカウンタＣＮＴ及びデジタルフィルタは、ハードウェアだけでなく、ソフトウェアとして実現することができる。

図８は本発明に係るキャパシタンス測定回路の他の例を示す図であって、パルス信号発生部２１０及びパルス信号伝達部２２０は図２と同一構成を有するため詳細な説明は省略する。

そして、図２のパルス信号検出部８０には、Ｔ−フリップフロップＴＦＦだけが用いられていた。しかし、上述したように、大部分のノイズはパッドＰＡＤから印加される場合が多く、図２のＴ−フリップフロップＴＦＦはパッドＰＡＤに直接接続されているため、パッドを介してパルス信号にノイズが印加される場合、１つのパルス信号にＴ−フリップフロップＴＦＦが１回以上トグルされる可能性がある。図８の周期判別器２３２がパルスの周期性を正確に判別するためにはＴ−フリップフロップＴＦＦが１つのパルス入力に対して一度だけトグルされることが要求される。図８のＴ−フリップフロップＴＦＦは、このような問題を解決するために、１つのパルス入力に対して一度だけトグルさせたものであって、これが図９のトグル回路に該当する。

図８のパルス信号検出部２３０は、Ｔ−フリップフロップ２３１がクロック信号ｃｌｋに応答してパルス信号ｐｕｌを印加することで、ノイズによってＴ−フリップフロップ２３１の出力信号がトグリングされない。また、図８のパルス信号検出部２３０はＴ−フリップフロップ２３１の出力信号が周期的にトグリングされるか否かを判別する周期判別器２３２をさらに備える。周期判別器２３２はクロック信号ｃｌｋに応答してＴ−フリップフロップ２３１の出力信号が周期的に遷移するか否かを判別し、Ｔ−フリップフロップ２３１の出力信号が周期的に遷移する場合は、ローレベルの感知信号ｄｅｔを出力し、周期的に遷移しない場合はハイレベルの感知信号ｄｅｔを出力する。

図２の接触感知センサは接触または非接触のみを感知することができるが、図８のキャパシタンス測定回路はパッドＰＡＤから印加されたキャパシタンスの大きさを測定してキャパシタンス値ＣＶを出力しなければならないので、遅延ポンプ２４０が図４のようにカウンタ２４１とデジタルフィルタ２４２とを備える。カウンタ２４１はアップ／ダウンカウンタであって、クロック信号ｃｌｋに応答して感知信号ｄｅｔを印加し、１ビット単位または指定した規則に従ってカウンタ値Ｃｏｕｔをアップまたはダウンして出力する。ディジタループィルタ２４２は上述のようにキャパシタンス測定回路のノイズ特性とともにフィードバックループの特性を調節するために用いられ、ヒステリシス特性を有してカウンタ値Ｃｏｕｔをフィルタリングし、キャパシタンス値ＣＶを出力してキャパシタンス値ＣＶの継続的な変動を防止することができる。

上記では、カウンタ２４１がクロック信号ｃｌｋに応答して感知信号ｄｅｔを印加するものとして説明したが、カウンタ２４１が非同期式カウンタの場合はクロック信号ｃｌｋを印加しないこともある。そして、周期判別器２３２またＴ−フリップフロップ２３１の出力信号の周期的なトグル可否を判別するために、クロック信号ｃｌｋでない他の信号を用いることができる。

そして、図８の可変遅延チェーンＶＤＣはキャパシタンス値ＣＶに応答してクロック信号ｃｌｋを可変遅延して出力する。

図９は、図８のＴ−フリップフロップの実現例を示すトグル回路であって、１つのマルチプレクサＭｕｘとＳＲフリップフロップＳＲＦ及びＤ−フリップフロップＤＦを備える。

マルチプレクサ３３１はＤ−フリップフロップ３３３の出力信号に応答してパルス信号ｐｕｌを印加し、ＳＲフリップフロップ３３２のセット端子Ｓあるいはリセット端子Ｒに印加する。マルチプレクサ３３１は、感知信号ｄｅｔがローレベルに印加されるとパルス信号ｐｕｌをセット端子Ｓに印加し、感知信号ｄｅｔがハイレベルであればパルス信号ｐｕｌをリセット端子Ｒに印加する。

ＳＲフリップフロップ３３２はマルチプレクサ３３１からパルス信号が印加されなければ、以前の感知信号ｄｅｔレベルをそのまま維持し、セット端子Ｓにハイレベルの信号が印加されるとハイレベルの感知信号ｄｅｔを遅延ポンプ３４０に出力し、リセット端子Ｒにハイレベルの信号が印加されればローレベルの感知信号ｄｅｔを出力する。

Ｄ−フリップフロップ３３３はクロック信号発生器３１１から印加されるクロック信号ｃｌｋに応答して感知信号ｄｅｔをラッチしてマルチプレクサ３３１に出力する。Ｄ−フリップフロップ３３３がクロック信号ｃｌｋに応答して感知信号ｄｅｔをラッチしてマルチプレクサ３３１の出力信号がＳＲフリップフロップ３３２のセット端子Ｓあるいはリセット端子Ｒのうちのいずれか１つの端子に印加させるかを決定する。

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。

１１０ 測定信号発生部
１２０ 可変遅延部
１３０ 固定遅延部
１４０ データ発生部
１４１ 位相検出部
１４２ 遅延ポンプ
ＦＤＣ 固定遅延チェーン
ＶＤＣ 可変遅延チェーン

Claims (22)

1. 測定信号を発生する測定信号発生部と、
   前記測定信号を基準遅延値に対応する時間分遅延させて出力する固定遅延チェーンと、
   前記測定信号をコード値に対応する時間分遅延させて出力する可変遅延チェーンと、
   前記固定遅延チェーンの出力信号を固定する時間分遅延させて基準信号を出力する第１遅延部と、
   外部からキャパシタンスを印加するパッドを備え、前記可変遅延チェーンの出力信号を前記パッドから印加されるキャパシタンスに応答して可変遅延してセンシング信号を出力する第２遅延部と、
   前記基準信号と前記センシング信号との遅延時間差に応答して前記キャパシタンス値を増加または減少して出力し、前記キャパシタンス値に応答して前記コード値を可変して出力するデータ発生部と、
   を備えることを特徴とするキャパシタンス測定回路。
2. 前記データ発生部は、
   前記基準信号と前記センシング信号との遅延時間差に応答して感知信号を出力する位相検出部と、
   前記感知信号に応答してキャパシタンス値を、指定された規則に従って順次に増加または減少して出力し、前記キャパシタンス値に応答して前記コード値を可変して前記可変遅延チェーンに出力する遅延ポンプと、
   を備えることを特徴とする請求項１に記載のキャパシタンス測定回路。
3. 前記位相検出部は、
   前記基準信号の上昇エッジまたは下降エッジに同期して前記センシング信号をラッチして前記感知信号を出力する論理回路であって、フリップフロップであることを特徴とする請求項２に記載のキャパシタンス測定回路。
4. 前記遅延ポンプは、
   前記感知信号に応答してキャパシタンス値を、指定された規則に従って順次に増加または減少して出力するカウンタと、
   前記基準遅延値から前記キャパシタンス値を減算して前記コード値を出力する減算器と、
   を備えることを特徴とする請求項２に記載のキャパシタンス測定回路。
5. 前記カウンタは、
   前記感知信号に応答してキャパシタンス値を、指定された単位に順次に増加または減少して出力することを特徴とする請求項４に記載のキャパシタンス測定回路。
6. 前記カウンタは、
   前記感知信号が連続的にハイレベルまたはローレベルに印加されると、キャパシタンス値の変更単位に可変しながら順次に増加または減少して出力することを特徴とする請求項４に記載のキャパシタンス測定回路。
7. 前記遅延ポンプは、
   前記コード値または前記キャパシタンス値をフィルタリングして出力するデジタルフィルタをさらに備えることを特徴とする請求項４に記載のキャパシタンス測定回路。
8. 前記デジタルフィルタは、
   前記コード値またはキャパシタンス値を印加して安定化させ、ノイズを除去するローパスフィルタまたはバンドパスフィルタであることを特徴とする請求項７に記載のキャパシタンス測定回路。
9. 前記カウンタ及び前記デジタルフィルタは、
   ソフトウェアとして実現されることを特徴とする請求項７に記載のキャパシタンス測定回路。
10. 前記カウンタは、
    前記基準信号に応答して前記感知信号を印加することを特徴とする請求項４に記載のキャパシタンス測定回路。
11. 前記カウンタは、
    前記測定信号に応答して前記感知信号を印加することを特徴とする請求項４に記載のキャパシタンス測定回路。
12. 前記第１遅延部は、
    前記固定遅延チェーンと前記位相検出部との間に接続される第１抵抗であることを特徴とする請求項１に記載のキャパシタンス測定回路。
13. 前記第２遅延部は、
    前記可変遅延チェーンと前記位相検出部との間に接続される第２抵抗をさらに備えることを特徴とする請求項１２に記載のキャパシタンス測定回路。
14. キャパシタンス値に応答してクロック信号のパルス幅を可変してパルス信号を発生するパルス信号発生部と、
    外部からキャパシタンスを印加するパッドを備え、前記パッドから印加されるキャパシタンスに応答して前記パルス信号を伝達するか、または伝達しないパルス信号伝達部と、
    前記パルス信号伝達部を介して印加される前記パルス信号を周期的に検出して感知信号を出力するパルス信号検出部と、
    前記感知信号に応答してカウンティング値を、指定された規則に従って順次に増加または減少して出力するカウンタと、
    前記カウンティング値をフィルタリングして前記キャパシタンス値を出力するデジタルフィルタと、
    を備えることを特徴とするキャパシタンス測定回路。
15. 前記パルス信号発生部は、
    前記クロック信号を発生するクロック信号発生器と、
    前記キャパシタンス値によって前記クロック信号を可変遅延して出力する可変遅延チェーンと、
    前記可変遅延チェーンの出力信号を反転させて出力するインバータと、
    前記クロック信号と前記インバータの出力信号を論理積し、前記クロック信号の遅延時間に対応するパルス幅を有する前記パルス信号を発生するアンドゲートと、
    を備えることを特徴とする請求項１４に記載のキャパシタンス測定回路。
16. 前記パルス信号伝達部は、
    前記パルス信号発生部と前記パルス信号検出部との間に接続され、前記パッドから印加されるキャパシタンスとともに、前記パルス信号の伝達を抑制する抵抗をさらに備えることを特徴とする請求項１４に記載のキャパシタンス測定回路。
17. 前記パルス信号検出部は、
    クロック信号に応答して前記パルス信号を感知し、前記パルス信号に応答してトグリングされる出力信号を発生するＴ−フリップフロップと、
    前記Ｔ−フリップフロップの出力信号が周期的にトグリングされるか否かを判別して感知信号を出力する周期判別器と、
    を備えることを特徴とする請求項１４に記載のキャパシタンス測定回路。
18. 前記Ｔ−フリップフロップは、
    セット端子またはリセット端子のうちのいずれか１つの端子に印加される前記パルス信号に応答して前記感知信号を出力するＳＲフリップフロップと、
    前記クロック信号に応答して前記感知信号をラッチして出力するＤ−フリップフロップと、
    前記Ｄ−フリップフロップの出力信号に応答して前記セット端子またはリセット端子のうちの１つの端子を選択して前記パルス信号を伝達するマルチプレクサと、
    を備えることを特徴とする請求項１７に記載のキャパシタンス測定回路。
19. 前記カウンタは、
    前記感知信号に応答してキャパシタンス値を、指定された単位に順次に増加または減少して出力することを特徴とする請求項１４に記載のキャパシタンス測定回路。
20. 前記カウンタは、
    前記感知信号が連続的にハイレベルまたはローレベルに印加されれば、キャパシタンス値の変更単位に可変しながら順次に増加または減少して出力することを特徴とする請求項１４に記載のキャパシタンス測定回路。
21. 前記デジタルフィルタは、
    前記カウンティング値を印加して安定化させ、ノイズを除去して前記キャパシタンス値を出力するローパスフィルタまたはバンドパスフィルタであることを特徴とする請求項１４に記載のキャパシタンス測定回路。
22. 前記カウンタ及び前記デジタルフィルタは、
    ソフトウェアとして実現されることを特徴とする請求項１４に記載のキャパシタンス測定回路。

Images