KR20070057565A - 시간-디지털 변환 회로 - Google Patents

시간-디지털 변환 회로 Download PDF

Info

Publication number
KR20070057565A
KR20070057565A KR1020050117183A KR20050117183A KR20070057565A KR 20070057565 A KR20070057565 A KR 20070057565A KR 1020050117183 A KR1020050117183 A KR 1020050117183A KR 20050117183 A KR20050117183 A KR 20050117183A KR 20070057565 A KR20070057565 A KR 20070057565A
Authority
KR
South Korea
Prior art keywords
signal
delay
response
generator
delay time
Prior art date
Application number
KR1020050117183A
Other languages
English (en)
Other versions
KR100728654B1 (ko
Inventor
신영호
이방원
Original Assignee
주식회사 애트랩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 애트랩 filed Critical 주식회사 애트랩
Priority to KR1020050117183A priority Critical patent/KR100728654B1/ko
Priority to PCT/KR2006/003069 priority patent/WO2007061172A1/en
Priority to US12/094,074 priority patent/US8261619B2/en
Priority to CN2006800437939A priority patent/CN101313472B/zh
Priority to JP2008542222A priority patent/JP4824768B2/ja
Priority to TW095130603A priority patent/TWI321402B/zh
Publication of KR20070057565A publication Critical patent/KR20070057565A/ko
Application granted granted Critical
Publication of KR100728654B1 publication Critical patent/KR100728654B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/10—Apparatus for measuring unknown time intervals by electric means by measuring electric or magnetic quantities changing in proportion to time
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0609—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 시간-디지털 변환 회로를 공개한다. 그 장치는 고정된 지연시간을 가지는 기준 신호와 외부로부터 인가되는 신호의 임피던스 값에 따라 가변되는 지연시간을 가지는 센싱 신호를 발생하는 지연시간 가변부와, 기준 신호와 센싱 신호간의 지연시간차를 계산하고, 계산된 지연시간차에 상응하는 값을 가지는 디지털 데이터를 발생하는 지연시간 계산 및 데이터 발생부를 구비하는 것을 특징으로 한다. 따라서 외부의 신호 값에 가변 되는 지연 시간을 이용하여 디지털 데이터를 발생하므로, 시간-디지털 변환 회로의 크기를 획기적으로 감소시켜 준다. 또한 주변 노이즈에 대한 영향을 최소화한다.

Description

시간-디지털 변환 회로{Time-to-Digital converting circuit}
도1은 종래의 기술에 따른 전압-디지털 변환 회로의 구성도.
도2는 종래의 시간-디지털 변환 회로를 이용하여 구현된 마이크 회로의 구성도.
도3은 본 발명의 제1 실시 예에 따른 시간-디지털 변환 회로의 구성도.
도4a 내지 도4c는 본 발명의 실시 예들에 따른 지연시간 가변부들의 상세 회로도.
도5는 도4a 내지 도4c의 지연시간 가변부들의 동작을 설명하기 위한 신호 타이밍도.
도6은 도3의 지연시간 계산 및 데이터 발생부의 제1 실시 예에 따른 상세 회로도.
도7은 도6의 지연시간 계산 및 데이터 발생부의 동작을 설명하기 위한 신호 타이밍도.
도8은 도3의 지연시간 계산 및 데이터 발생부의 제2 실시 예에 따른 상세 회로도.
도9는 도8의 지연시간 계산 및 데이터 발생부의 동작을 설명하기 위한 신호 타이밍도.
도10는 본 발명의 제2 실시 예에 따른 시간-디지털 변환 회로의 구성도.
도11은 도10의 시간-디지털 변환 회로의 제1 실시 예에 따른 상세 회로도.
도12는 도11의 시간-디지털 변환 회로의 동작을 설명하기 위한 신호 타이밍도.
도13은 본 발명의 시간-디지털 변환 회로를 이용하여 구현된 마이크 회로의 구성도.
본 발명은 시간-디지털 변환 회로에 관한 것으로, 특히 외부의 자극 강도에 따라 기준 신호와 센싱 신호의 지연시간 차를 가변하고 가변 된 지연시간 차를 계산하여, 외부의 자극 강도에 상응하는 값을 가지는 디지털 데이터를 생성하도록 하는 시간-디지털 변환 회로에 관한 것이다.
현재에 널리 사용되고 있는 신호 변환 회로는 전압-디지털 변환 회로로, 이 전압-디지털 변환 회로는 외부로부터 크기가 가변 되는 전압을 입력 받아 전압 크기를 디지털 데이터로 변환한다.
도1은 종래의 기술에 따른 전압-디지털 변환 회로의 구성도를 도시한 도면으로, 전압-디지털 변환 회로(2)는 전압 발생부(3), 신호 증폭부(4) 및 A/D 컨버터(5)를 구비한다.
이때, 센서(1)는 외부의 자극의 강도에 따라 출력 전압의 크기를 가변 하여 전압-디지털 변환 회로(2)로 제공한다.
전압 발생부(3)는 외부의 전압(미도시)을 공급받아 신호 증폭부(4)와 A/D 컨버터(5)의 동작에 필요한 전압 레벨을 가지는 동작 전압들(Vdd1,Vdd2)을 발생한다.
신호 증폭부(4)는 전압 발생부(3)로부터 동작 전압(Vdd1)을 제공받아, 센서(1)의 전압(Vi)을 증폭하여, A/D 컨버터(5)가 증폭된 전압(Vo)의 크기를 정확히 인식할 수 있도록 한다.
A/D 컨버터(5)는 전압 발생부(3)로부터 제공되는 동작 전압(Vdd2)의 전압 레벨 범위를 소정 단위로 분해한 후, 신호 증폭부(4)의 출력전압 (Vo)의 크기에 대응되는 전압 레벨 범위를 파악하고, 파악된 전압 레벨 범위에 상응하는 값을 가지는 디지털 데이터(예를 들어, 이진 코드)를 발생한다.
상기에 설명된 종래의 전압-디지털 변환 회로는 외부의 자극 강도에 따라 출력 전압의 크기를 가변 하는 각종 센서와 결합되어, 센서의 전기적 신호를 디지털 데이터로 변환할 수 있으므로, 각종 분야에서 다양하게 활용될 수 있다.
예를 들어, 도1의 전압 -디지털 변환 회로는 도2에 도시된 바와 같이 외부에서 발생한 음원의 음압에 따라 정전용량(Csen)을 가변 하는 음압 감지 소자(MIC)와, 바이어스 전압(Vbias)과 음압 감지 소자(MIC) 사이에 연결되어 가변된 정전용량(Csen)에 상응하는 출력 전압(Vi)을 발생하는 바이어스 저항(Rbias)로 구성되는 센서(1)와 결합되어, 마이크 회로로서 활용되기도 한다.
계속하여 도2를 참조하여 마이크 회로의 동작을 살펴보면 다음과 같다.
센서(1)의 음압 감지 소자(MIC)는 외부에서 발생한 음원의 음압에 따라 정전 용량(Csen)을 가변 한다. 그러면 음압 감지 소자(MIC)로 흐르는 전류(Im)는 가변 된 음압 감지 소자(MIC)의 정전 용량(ΔCsen)×바이어스 전압(Vbias)의 식에 따라 가변 되고, 이에 따라 전압 -디지털 변환 회로의 입력 전압(Vi)도 전류(Im)×바이어스 저항(Rbias)"의 식에 따라 크기를 가변 한다.
그러면 신호 증폭부(4)는 센서(1)의 입력 전압(Vi)을 소정 크기로 증폭하고, A/D 컨버터(5)는 증폭된 입력 전압(Vi)의 전압 레벨에 상응하는 값을 가지는 디지털 데이터(예를 들어, 이진 코드)를 발생한다.
이에, 도2의 마이크 회로에서는 센서(1)가 음원의 음압에 따라 전압의 크기를 가변하고, 전압 -디지털 변환 회로는 센서(1)의 전압 크기에 상응하는 값을 가지는 디지털 데이터를 발생하였었다.
이와 같이, 종래의 전압-디지털 변환 회로는 전압을 기반으로 하여 신호 변환 동작을 수행하여, 입력된 전압을 디지털 데이터 변환하도록 하였다.
그러나 종래의 전압-디지털 변환 회로내의 신호 증폭부(4)는 센서(1)의 전압(Vi)을 A/D 컨버터(5)가 인식할 수 있는 크기를 가지도록 증폭하기 위해 전압 발생부(3)로부터 충분한 크기를 가지는 동작 전압을 제공받아야 하였다. 또한 A/D 컨버터(5)도 센서(1)의 출력 전압(Vi)을 정확히 인식하고 분해하기 위해서는 전압 발생부(3)로부터 충분한 크기를 가지는 동작 전압을 제공받아야 한다.
그러나 전압 발생부(3)가 발생할 수 있는 전압의 크기는 전압 발생부(3)의 전압 발생 용량 및 크기와 비례되므로, 전압 발생부(3)가 충분한 크기를 가지는 전압을 발생하기 위해서는 전압 발생부(3)는 이에 상응하는 전압 발생 용량 및 크기 를 확보하여야 하였었다.
이에 전압-디지털 변환 회로의 크기가 미세 공정을 필요로 하는 고집적 SoC(system on the chip) 회로에 적용되어 감소되고, 이에 따라 전압 발생부(3)가 충분한 크기를 가지는 전압을 발생하기 위한 전압 발생 용량 및 크기를 확보하지 못하게 되면, 전압 발생부(3)는 전압-디지털 변환 회로가 필요로 하는 크기를 가지는 전압을 발생하지 못하는 문제가 있었다.
따라서 종래의 전압 -디지털 변환 회로를 고집적 SoC(system on the chip) 회로에 적용하는 경우, 전압 발생부(3)가 충분한 크기의 전압을 발생할 수 없게 되어, 전압-디지털 변환 회로의 성능이 급격히 저하되고, 최악의 경우에는 전압-디지털 변환 회로가 오동작 되는 문제가 발생할 수도 있었다.
즉, 종래의 전압-디지털 변환 회로는 상대적으로 큰 크기로 구현되는 아날로그 회로(특히, 전압 발생 회로)를 구비하여 구현되므로 고집적 SoC(system on the chip) 회로와 같이 고집적화 된 회로에는 적용하기가 어려운 문제가 있었다. 또한, 주변 노이즈에 쉽게 영향을 받는 아날로그 회로의 특성에 따라 전압-디지털 변환 회로의 동작 성능 또한 주변 노이즈에 매우 취약한 문제도 있었다.
본 발명의 목적은 외부의 자극 강도에 따라 기준 신호와 센싱 신호의 지연시간차를 가변하고 가변된 지연시간차를 계산하여, 외부의 자극 강도에 상응하는 값을 가지는 디지털 데이터를 생성하도록 하여 감소된 크기와 향상된 주변 노이즈 특성을 가질 수 있도록 하는 시간-디지털 변환 회로를 제공하는 것이다.
상기의 목적을 달성하기 위한 본 발명의 제1 형태에 따른 시간-디지털 변환 회로는 고정된 지연시간을 가지는 기준 신호와 외부로부터 인가되는 신호의 임피던스 값에 따라 가변되는 지연시간을 가지는 센싱 신호를 발생하는 지연시간 가변부와, 기준 신호와 센싱 신호간의 지연시간차를 계산하고, 계산된 지연시간차에 상응하는 값을 가지는 디지털 데이터를 발생하는 지연시간 계산 및 데이터 발생부를 구비한다.
이때, 외부로부터 인가되는 신호의 임피던스 값은 정전용량, 저항치 및 유도용량 중 하나이다.
그리고 지연시간 가변부는 측정 신호를 발생하는 측정 신호 발생부와, 측정 신호를 일정 시간 지연시켜 기준 신호를 발생하는 고정 지연부와, 외부로부터 인가되는 신호의 임피던스 값에 응답하여 지연시간을 가변하고, 가변된 지연시간에 따라 측정 신호의 지연시켜 센싱 신호를 발생하는 가변 지연부를 구비하고, 지연시간 계산 및 데이터 발생부는 기준 신호의 제1상태에 응답하여 클럭킹되는 카운팅 시작 신호와 센싱 신호의 제1상태에 응답하여 클럭킹되는 카운팅 종료 신호를 발생하는 제어 신호 발생부와, 클럭 신호를 발생하는 클럭 신호 발생부와, 카운팅 시작 신호에 응답하여 클럭 신호의 발생 개수를 계산하기 시작하고, 카운팅 종료 신호에 응답하여 계산된 클럭 신호의 발생 개수에 상응하는 값을 가지는 디지털 데이터를 발생하는 카운터를 구비한다. 또한 지연시간 계산 및 데이터 발생부는 기준 신호의 제2 상태에 응답하여 클럭킹되는 리드 신호와 센싱 신호의 제2상태에 응답하여 클럭킹되는 리셋 신호를 발생하는 제어 신호 발생부와, 기준 시간을 각기 다른 시간 지연시켜 서로 다른 지연시간을 가지는 지연 신호들을 발생하는 지연 신호 발생부와, 지연 신호들에 응답하여 센싱 신호를 래치하고, 래치된 센싱 신호들을 디코딩하여 디지털 데이터를 발생하는 디지털 데이터 발생부를 구비한다.
반면에 지연시간 가변부는 측정 신호를 발생하는 측정 신호 발생부와, 측정 신호를 일정 시간 지연시켜 기준 신호를 발생하는 고정 지연부와, 외부로부터 인가되는 신호의 임피던스 값과 지연 시간 및 데이터 발생부로부터 피드백되는 디지털 데이터 값에 응답하여 지연시간을 가변하고, 가변된 지연시간에 따라 측정 신호의 지연시켜 센싱 신호를 발생하는 가변 지연부를 구비하고, 지연시간 계산 및 데이터 발생부는 기준 신호에 응답하여 센싱 신호를 래치하는 래치회로와, 디지털 데이터의 값을 순차적으로 증감하면서 가변 지연부로 피드백하고, 래치 회로의 출력 신호가 제1 레벨에서 제2 레벨로 가변되는 시점의 디지털 데이터 값을 획득하여 출력하는 카운터 회로를 구비할 수 도 있다.
상기의 목적을 달성하기 위한 본 발명의 제2 형태에 따른 시간-디지털 변환 회로는 고정된 지연시간을 가지는 기준 신호와 외부로부터 인가되는 신호의 전압에 따라 지연시간을 가지는 센싱 신호를 발생하는 지연시간 가변부와, 기준 신호와 센싱 신호간의 지연시간차를 계산하고, 계산된 지연시간차에 상응하는 값을 가지는 디지털 데이터를 발생하는 지연시간 계산 및 데이터 발생부를 구비한다.
그리고 지연시간 가변부는 측정 신호를 발생하는 측정 신호 발생부와, 측정 신호를 일정 시간 지연시켜 기준 신호를 발생하는 고정 지연부와, 외부로부터 인가되는 신호의 전압과 지연시간 계산 및 데이터 발생부로부터 피드백되는 디지털 데 이터에 응답하여 지연시간을 가변하고, 가변된 지연시간에 따라 측정 신호의 지연시켜 센싱 신호를 발생하는 가변 지연부를 구비하고, 지연시간 계산 및 데이터 발생부는 기준 신호에 응답하여 센싱 신호를 래치하는 래치회로와, 디지털 데이터의 값을 순차적으로 증감하면서 가변 지연부로 피드백하고, 래치 회로의 출력 신호가 제1 레벨에서 제2 레벨로 가변되는 시점의 디지털 데이터 값을 획득하여 출력하는 카운터 회로를 구비한다.
또한 지연시간 가변부는 측정 신호를 일정 시간 지연시켜 기준 신호를 발생하는 고정 지연부와, 외부로부터 인가되는 신호의 전압에 응답하여 지연시간을 가변하고, 가변된 지연시간에 따라 측정 신호의 지연시켜 센싱 신호를 발생하는 가변 지연부를 구비하고, 지연시간 계산 및 데이터 발생부는 기준 신호의 제1상태에 응답하여 클럭킹되는 카운팅 시작 신호와 센싱 신호의 제1상태에 응답하여 클럭킹되는 카운팅 종료 신호를 발생하는 제어 신호 발생부와, 클럭 신호를 발생하는 클럭 신호 발생부와, 카운팅 시작 신호에 응답하여 클럭 신호의 발생 개수를 계산하기 시작하고, 카운팅 종료 신호에 응답하여 계산된 클럭 신호의 발생 개수에 상응하는 값을 가지는 디지털 데이터를 발생하는 카운터를 구비할 수 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 시간-디지털 변환 회로를 설명하면 다음과 같다.
도3은 본 발명의 제1 실시 예에 따른 시간-디지털 변환 회로의 구성도를 도시한 도면이다.
도3을 참조하면, 시간-디지털 변환 회로는 지연시간 가변부(30)와 지연시간 계산 및 데이터 발생부(40)를 구비하고, 지연시간 가변부(30)는 측정 신호 발생부(31), 가변 지연부(32) 및 고정 지연부(33)를 구비한다.
이때, 센서(10)는 외부의 자극 강도에 따라 임피던스 값(Isen)을 가변한다. 이에 센서(10)로는 외부의 자극 강도에 따라 정전용량, 유도용량, 또는 저항치가 가변되는 모든 종류의 소자가 활용될 수 있다.
이하, 각 구성요소의 기능을 설명하도록 한다.
지연시간 가변부(30)는 센서(10)의 임피던스 값(Isen)에 비례하여 가변되는 지연시간차를 가지는 기준 신호(ref)와 센싱 신호(sen)를 발생한다. 이를 위해 측정 신호 발생부(31)는 제1시간을 주기로 클럭킹되는 측정 신호(in)를 발생하여 가변 지연부(32)와 고정 지연부(33) 각각에 인가하고, 가변 지연부(32)는 센서(10)와 전기적으로 연결되어, 측정 신호(in)를 가변 지연부(32) 자체의 임피던스 값과 센서(10)의 임피던스 값에 따라 지연시켜 센싱 신호(sen)를 발생하고, 고정 지연부(33)는 측정 신호(in)를 고정 지연부(33) 자체의 임피던스 값에 따라 지연시켜 기준 신호(ref)를 발생한다.
지연시간 계산 및 데이터 발생부(40)는 기준 신호(ref)와 센싱 신호(sen)를 수신하여, 기준 신호(ref)와 센싱 신호(sen)의 지연시간차를 계산하고, 계산된 지연시간차에 상응하는 값을 가지는 디지털 데이터를 발생한다. 본 발명에서는 디지털 데이터가 이진 코드 형태를 가지도록 한다.
도4a 내지 도4c는 본 발명의 실시 예들에 따른 지연시간 가변부(30)의 상세 회로도들을 도시한 도면이다.
도4a의 지연시간 가변부(30a)는 외부의 자극 강도에 따라 정전용량이 가변되는 센서(10)와 결합되어 동작하는 회로이고, 도4b의 지연시간 가변부(30b)는 외부의 자극 강도에 따라 저항치가 가변되는 센서(10)와 결합되어 동작하는 회로이고, 도4c의 지연시간 가변부(30c)는 외부의 자극 강도에 따라 유도 용량이 가변되는 센서(10)와 결합되어 동작하는 회로이다.
먼저, 도4a의 지연시간 가변부(30a)를 설명하면 다음과 같다.
도4a에서, 측정 신호 발생부(31a)는 제1시간을 주기로 클럭킹되는 클럭 신호를 발생하는 클럭 발생 회로로 구현되고, 가변 지연부(32a)는 측정 신호 발생부(31)와 지연시간 계산 및 데이터 발생부(40) 사이에 직렬 연결된 저항(R) 및 버퍼(B)와, 버퍼(B)와 접지전압(GND) 사이에 연결되는 캐패시터(C)로 구성되고, 센서(10)는 가변 지연부(32a)의 캐패시터(C)와 병렬되게 연결된다. 그리고 고정 지연부(33a)는 측정 신호 발생부(31a)와 지연시간 계산 및 데이터 발생부(40) 사이에 직렬 연결된 저항(R)과 버퍼(B), 그리고 버퍼(B)와 접지전압(GND) 사이에 연결되는 캐패시터(C)로 구성된다.
그러면 가변 지연부(32a)의 지연 시정수(tsen)는 "저항(R)× (캐패시터(C)+센서(10)의 정전용량(Csen))"이 되고, 고정 지연부(33a)의 지연 시정수(tref)는 "저항(R) × 캐패시터(C)"가 되어, 가변 지연부(32a)와 고정 지연부(33a)간의 지연 시정수차(tdiff)는 "저항(R) × 센서(10)의 정전용량(Csen))"이 된다.
이때, 센서(10)에 외부의 자극이 인가되지 않을 경우에는 가변 지연부(32a) 와 고정 지연부(33a)가 측정 신호(in)를 동일 시간 지연시키도록, 가변 지연부(32a)와 고정 지연부(33a)간의 임피던스를 매칭시킨다. 즉, 고정 지연부(33a)의 임피던스(R,C)가 센서(10)에 외부의 자극이 인가되지 않을 경우의 가변 지연부(32a)의 임피던스(R,C)와 동일해지도록 한다.이에 도5에 도시된 바와 같이 외부의 자극이 센서(10)에 인가되지 않아 센서(10)의 정전용량(Csen)이 발생되지 않으면, 고정 지연부(33a)와 가변 지연부(32a)간의 지연 시정수차(tdiff)는 0이 되어, 고정 지연부(33a)와 가변 지연부(32a)는 동일한 지연시간을 가지는 기준 신호(ref)와 센싱 신호(sen)를 발생한다.
반면에 센서(10)에 외부의 자극이 인가되어 외부의 자극 강도에 비례되는 값을 가지는 센서(10)의 정전용량(Csen)이 발생되면, 고정 지연부(33a)와 가변 지연부(32a)간의 지연 시정수차(tdiff)는 "저항(R) × 센서(10)의 정전용량(Csen)"이 되고, 이에 따라 가변 지연부(32a)는 고정 지연부(33a)의 기준 신호(ref)보다 지연 시정수차(tdiff) 만큼 더 지연되는 센싱 신호(sen)를 발생한다.
계속하여 도4b의 지연시간 가변부(30b)를 설명하면 다음과 같다.
도4b에서, 측정 신호 발생부(31b)는 제1시간을 주기로 클럭킹되는 클럭 신호를 발생하는 클럭 발생 회로로 구현되고, 가변 지연부(32b)는 측정 신호 발생부(31b)와 지연시간 계산 및 데이터 발생부(40) 사이에 연결된 버퍼(B)와, 버퍼(B)와 접지전압(GND) 사이에 연결되는 캐패시터(C)로 구성되고, 센서(10)는 측정 신호 발생부(31b)와 캐패시터(C) 사이에 연결된다. 그리고 고정 지연부(33b)는 측정 신호 발생부(31b)와 지연시간 계산 및 데이터 발생부(40) 사이에 직렬 연결된 저항(R)과 버퍼(B), 그리고 버퍼(B)와 접지전압(GND) 사이에 연결되는 캐패시터(C)로 구성된다.
그러면, 가변 지연부(32b)의 지연 시정수(tsen)는 센서(10)의 저항치(Rsen) × 캐패시터(C)가 되고, 고정 지연부(33b)의 지연 시정수(tref)는 저항(R)×캐패시터(C)가 되어, 가변 지연부(32b)와 고정 지연부(33b)간의 지연 시정수차(tdiff)는 (센서(10)의 저항치(Rsen)-저항(R)) ×캐패시터(C)가 된다.
이때, 센서(10)에 외부의 자극이 인가되지 않을 경우에는 가변 지연부(32b)와 고정 지연부(33b)가 측정 신호(in)를 동일 시간 지연시키도록, 가변 지연부(32b)와 고정 지연부(33b) 및 센서(10)간의 임피던스를 매칭시킨다. 즉, 고정 지연부(33b)의 임피던스(R,C)가 센서(10)에 외부의 자극이 인가되지 않을 경우의 센서(10) 및 가변 지연부(32b)의 임피던스(Rsen, C)와 동일해지도록 한다.
이에 도4a의 지연시간 가변부(30a)와 같이 외부의 자극이 센서(10)에 인가되지 않아 센서(10)의 저항치(Rsen)와 고정 지연부(33)의 저항(R)의 저항치가 동일한 경우에는, 고정 지연부(33b)와 가변 지연부(32b)간의 지연 시정수차(tdiff)는 0이 되어, 고정 지연부(33b)와 가변 지연부(32b)는 동일한 지연시간을 가지는 기준 신호(ref)와 센싱 신호(sen)를 발생한다.
반면에 센서(10)에 외부의 자극이 인가되어, 센서(10)의 저항치(Rsen)가 증가된 경우에는 고정 지연부(33)와 가변 지연부(32)간의 지연 시정수차(tdiff)는 증가된 센서(10)의 저항치(ΔRsen)×캐패시터(C)가 되고, 이에 따라 가변 지연부(32b)는 고정 지연부(33)의 기준 신호(ref)보다 지연 시정수차(tdiff) 만큼 더 지 연되는 센싱 신호(sen)를 발생한다.
마지막으로 도4c의 지연시간 가변부(30)를 설명하면 다음과 같다.
도4c에서, 측정 신호 발생부(31c)는 제1시간을 주기로 클럭킹되는 클럭 신호를 발생하는 클럭 발생 회로로 구현되고, 가변 지연부(32c)는 측정 신호 발생부(31c)와 지연시간 계산 및 데이터 발생부(40) 사이에 연결된 버퍼(B)와, 버퍼(B)와 접지전압(GND) 사이에 연결되는 저항(R)으로 구성되고, 센서(10)가 측정 신호 발생부(31c)와 버퍼(B) 사이에 연결된다. 그리고 고정 지연부(33c)는 측정 신호 발생부(31c)와 지연시간 계산 및 데이터 발생부(40) 사이에 직렬 연결된 인덕터(L)와 버퍼(B), 그리고 버퍼(B)와 접지전압(GND) 사이에 연결되는 저항(R)으로 구성된다.
그러면, 가변 지연부(32c)의 지연 시정수(tsen)는 센서(10)의 유도용량(Lsen)/ 저항(R)이 되고, 고정 지연부(33c)의 지연 시정수(tref)는 인덕터(L)/저항(R)이 되어, 가변 지연부(32)와 고정 지연부(33c)간의 지연 시정수차(tdiff)는 (센서(10)의 유도용량(Lsen) -인덕터(L))/ 저항(R)이 된다.
이때, 센서(10)에 외부의 자극이 인가되지 않을 경우에는 가변 지연부(32c)와 고정 지연부(33c)가 측정 신호(in)를 동일 시간 지연시키도록, 가변 지연부(32c)와 고정 지연부(33c) 및 센서(10)간의 임피던스를 매칭시킨다. 즉, 고정 지연부(33c)의 임피던스(L, R)가 센서(10)에 외부의 자극이 인가되지 않을 경우의 센서(10) 및 가변 지연부(32c)의 임피던스(Lsen, R)와 동일해지도록 한다.
이에 도4a의 지연시간 가변부(30a)와 같이 외부의 자극이 센서(10)에 인가되지 않아 센서(10)의 유도용량(Lsen)과 고정 지연부(33c)의 인덕터(L)의 유도용량이 동일한 경우에는, 고정 지연부(33c)와 가변 지연부(32c)간의 지연 시정수차(tdiff)는 0이 되어, 고정 지연부(33c)와 가변 지연부(32c)는 동일한 지연시간을 가지는 기준 신호(ref)와 센싱 신호(sen)를 발생한다.
반면에 센서(10)에 외부의 자극이 인가되어, 센서(10)의 유도용량(Lsen)이 증가된 경우에는 고정 지연부(33c)와 가변 지연부(32c)간에는 증가된 센서(10)의 유도용량(ΔLsen)/저항(R) 만큼의 지연 시정수차(tdiff)가 발생한다. 이에 가변 지연부(32c)는 고정 지연부(33c)의 기준 신호(ref)보다 지연 시정수차(tdiff) 만큼 더 지연되는 센싱 신호(sen)를 발생한다.
이와 같이 본 발명의 실시 예들에 따른 지연시간 가변부(30a, 30b, 30c)는 외부의 자극 강도에 의해 센서(10)의 임피던스 값(정전용량,저항치,유도용량)이 가변 되면, 가변 된 임피던스 값에 따라 기준 신호(ref)와 센싱 신호(sen)간의 지연시간 차를 가변 하여 준다.
이에 본 발명은 이하에서 설명되는 지연시간 계산 및 데이터 발생부(40)를 이용하여 기준 신호(ref)와 센싱 신호(sen)간의 지연시간차에 상응하는 값을 가지는 디지털 데이터(예를 들어, 이진 코드)를 발생하여 준다.
도6은 도3의 지연시간 계산 및 데이터 발생부의 제1 실시예에 따른 상세 회로도를 도시한 도면이다.
도6을 참조하면, 지연시간 계산 및 데이터 발생부(40a)는 카운팅 시작 신호 발생부(41), 카운팅 종료 신호 발생부(42), 카운팅 클럭 신호 발생부(43) 및 카운팅 회로(44)를 구비한다.
카운팅 시작 신호 발생부(41)는 기준 신호(ref)를 지연시키는 인버터들(I1,I2), 인버터들(I1,I2)에 의해 지연된 기준 신호(ref)와 지연되지 않은 기준 신호(ref)를 배타적으로 논리합하여, 기준 신호(ref)의 상승 및 하강 에지에 동기 되어 클럭킹되는 신호를 발생하는 XOR 게이트(XOR1) 및 XOR 게이트(XOR1)의 출력신호와 기준 신호(ref)를 논리곱하여 기준 신호(ref)의 상승 에지에 동기 되어 클럭킹되는 카운팅 시작 신호(start)를 발생하는 AND 게이트(AND1)로 구성되고, 카운팅 종료 신호 발생부(42)는 센싱 신호(sen)를 지연시키는 인버터들(I3,I4), 인버터들(I3,I4)에 의해 지연된 센싱 신호(sen)와 지연되지 않은 센싱 신호(sen)를 배타적으로 논리합하여, 센싱 신호(sen)의 상승 및 하강 에지에 동기 되어 클럭킹되는 신호를 발생하는 XOR 게이트(XOR2) 및 XOR 게이트(XOR2)의 출력신호와 센싱 신호(sen)를 논리곱하여 센싱 신호(sen)의 상승 에지에 동기 되어 클럭킹되는 카운팅 종료 신호(end)를 발생하는 AND 게이트(AND2)로 구성된다.
이때, 카운팅 시작 신호 발생부(41)와 카운팅 종료 신호 발생부(42)는 동일한 인버터들을 사용하도록 하여, 인버터들(I1,I2,I3,I4)에 의해 지연되는 신호의 지연시간을 동일하게 한다.
그리고 카운팅 클럭 신호 발생부(43)는 제2시간을 주기로 클럭킹되는 카운팅 클럭신호(cnt_clk)를 발생하는 클럭 발생 회로로 구현되고, 카운팅 회로(44)는 카운팅 시작 신호(start)에 응답하여 카운팅 클럭신호(cnt_clk)의 발생 개수를 카운팅 하기 시작하고, 카운팅 종료 신호(end)에 응답하여 카운팅 동작을 종료하고 그때까지 카운팅 된 카운팅 클럭신호(cnt_clk)의 발생 개수에 대응되는 값을 가지는 이진 코드를 발생하는 카운터로 구현된다. 이때, 카운터의 회로 구성은 공지된 기술에 따르도록 하고, 이에 대한 상세한 설명은 생략하도록 한다.
이때, 카운팅 클럭신호(cnt_clk)는 측정 신호(in)의 한 주기(제1시간)를 소정 단위(M, M은 자연수)로 분해하기 위한 신호이므로, 측정 신호(in)의 주기보다 작은 주기를 가지도록 한다. 바람직하게는 카운팅 클럭신호(cnt_clk)의 주기(제2시간)는 측정 신호(in)의 한 주기(제1시간)/M가 되도록 한다.
이하, 도7을 참조하여 도6의 지연시간 계산 및 데이터 발생부(40a)의 동작을 설명하도록 한다.
먼저, 지연시간 계산 및 데이터 발생부(40a)에 동일한 지연시간을 가지는 기준 신호(ref)와 센싱 신호(sen)가 인가되면, 카운팅 시작 신호 발생부(41)의 카운팅 시작 신호(start)와 카운팅 종료 신호 발생부(42)의 카운팅 종료 신호(end)를 동시에 클럭킹된다.
카운팅 회로(44)는 동시에 클럭킹되는 카운팅 시작 신호(start)와 카운팅 종료 신호(end)에 의해 카운팅 클럭신호(cnt_clk)의 발생 개수를 카운팅하지 못하고, 이에 따라 0의 값을 가지는 이진 코드를 발생하여 출력한다.
반면에 지연시간 계산 및 데이터 발생부(40a)에 지연시간차(tdiff)를 가지는 기준 신호(ref)와 센싱 신호(sen)가 인가되면, 카운팅 시작 신호 발생부(41)의 카운팅 시작 신호(start)이 먼저 클럭킹되고, 지연시간차(tdiff)에 해당하는 시간이 경과된 후에야 카운팅 종료 신호 발생부(42)의 카운팅 종료 신호(end)이 클럭킹된다.
이에 카운팅 회로(44)는 카운팅 시작 신호(start)에 응답하여 카운팅 클럭신호(cnt_clk)의 발생 개수를 계산하기 시작하고, 카운팅 종료 신호(end)에 응답하여 계산된 카운팅 클럭신호(cnt_clk)의 카운팅 동작을 종료한 후, 그때까지 카운팅된 카운팅 클럭신호(cnt_clk)의 발생 개수에 대응되는 값을 가지는 이진 코드를 발생하여 출력한다.
예를 들어, 카운팅 회로(44)가 3비트의 이진 코드를 발생하는 회로이고, 계산된 카운팅 클럭신호의 발생 개수가 4이면, 카운팅 회로(44)는 100을 발생하여 출력한다.
이와 같이 지연시간 계산 및 데이터 발생부(40a)은 기준 신호(ref)와 센싱 신호(sen)의 지연시간차(tdiff)에 따라 카운팅 시작 신호(start)와 카운팅 종료 신호(end)의 발생시간을 결정하여, 카운팅 회로(44)가 기준 신호(ref)와 센싱 신호(sen)의 지연시간차(tdiff)를 카운팅할 수 있도록 한다.
도8은 도3의 지연시간 계산 및 데이터 발생부의 제2 실시예에 따른 회로도를 도시한 도면이다.
도8을 참조하면, 지연시간 계산 및 데이터 발생부(40b)는 리드 신호 발생부(45), 리셋 신호 발생부(46), 지연 신호 발생부(47), 온도계 코드 발생부(48) 및 이진 코드 디코더(49)를 구비한다.
리드 신호 발생부(45)는 기준 신호(ref)를 반전 및 지연시키는 인버터(I1), 센싱 신호(sen)를 지연시키는 인버터들(I2,I3) 및 반전 및 지연된 기준 신호(ref)와 지연된 센싱 신호(sen)를 논리곱하여, 반전 및 지연된 기준 신호(ref)의 상승 에지에 동기 되어 클럭킹되는 리드 신호(read)를 발생하는 AND 게이트(AND1)로 구성되고, 리셋 신호 발생부(46)는 센싱 신호(sen)를 지연시키는 인버터들(I4,I5), 지연된 센싱 신호(sen)와 지연되지 않은 센싱 신호(sen)를 배타적으로 논리합하여 센싱 신호(sen)의 상승 및 하강 에지에 동기 되어 클럭킹되는 신호를 발생하는 XOR 게이트(XOR) 및 XOR 게이트(XOR)의 출력신호와 지연된 센싱 신호(sen)를 논리곱하여 지연된 센싱 신호(sen)의 하강 에지에 동기 되어 클럭킹되는 리셋 신호(reset)를 발생하는 AND 게이트(AND2)로 구성된다.
이때, 리드신호(read)는 짝수개의 인버터들(I2, I3) 및 AND 게이트(AND1)를 통해 발생되는 반면에 리셋 신호(reset)는 짝수개의 인버터들(I4, I5), XOR 게이트(XOR) 및 AND 게이트(AND2)를 통해 발생되므로 리드신호(read)가 리셋 신호(reset)보다 먼저 클럭킹되는 특징을 가진다. 즉, 리셋 신호(reset)가 리드신호(read)보다 하나의 논리 게이트(XOR)를 더 거쳐 발생되므로, 리드신호(read)가 리셋 신호(reset)보다 먼저 클럭킹 된다.
그리고 지연 신호 발생부(47)는 직렬 연결되며 기준 신호(ref)를 지연시켜 복수개의 지연 신호들(delay1~delay7)을 발생하는 복수개의 지연 소자들(D1~D7)로 구성되고, 온도계 코드 발생부(48)는 지연 신호(delay1~delay7)에 응답하여 센싱 신호(sen)를 래치하여 복수개의 출력 신호(Q1~Q7)를 발생하며 리셋 신호(reset)에 의해 리셋 되는 복수개의 디프리플롭들(D-FF1~D-FF7) 및 복수개의 디프리플롭들(D-FF1~D-FF7)의 출력신호들(Q1~Q7)과 리드 신호(read)를 부정 논리곱하여 온도계 코드를 발생하는 복수개의 NAND 게이트들(NAND1~NAND6)로 구성되고, 이진 코드 디코 더(49)는 온도계 코드를 이진 코드로 변환하는 이진 코드 디코더로 구현된다. 이때, 온도계 코드를 이진 코드로 변환하는 이진 코드 디코더의 회로 구성은 공지된 기술에 따르도록 하고, 이에 대한 상세한 설명은 생략하도록 한다.
이하, 도9를 참조하여 도8의 지연시간 계산 및 데이터 발생부(40b)의 동작을 설명하도록 한다.
먼저, 지연시간 계산 및 데이터 발생부(40b)는 동일한 지연시간을 가지는 기준 신호(ref)와 센싱 신호(sen)를 수신하면, 다음과 같이 동작된다.
지연 신호 발생부(47)는 복수개의 지연 소자들(D1~D7)을 통해 기준 신호(ref)를 지연시켜 서로 다른 지연시간을 가지는 복수개의 지연 신호들(delay1~delay7)을 생성하고, 모든 디프리플롭들(D-FF1~D-FF7)은 지연 신호들(delay1~delay7) 각각의 상승 에지에 동기되어 하이 레벨을 가지는 센싱 신호(sen)를 래치하여 하이 레벨의 출력 신호들(Q1~Q7)을 발생한다.
소정의 시간이 경과하여, 리드 신호(read)가 클럭킹되면, 복수개의 NAND 게이트들(NAND1~NAND7)은 리드 신호(read)와 복수개의 출력 신호들(Q1~Q7)을 부정 논리곱하여 0값을 가지는 온도계 코드(0000000)를 발생한다. 이에 이진 코드 디코더(49)는 0값을 가지는 온도계 코드(0000000)를 수신하고, 수신한 온도계 코드(0000000)를 이하의 [표1]에 따라 이진 코드(000)로 변환하여 출력한다.
그러나 지연시간 계산 및 데이터 발생부(40b)에 지연시간차(tdiff)를 가지는 기준 신호(ref)와 센싱 신호(sen)가 인가되면, 소정개의 디프리플롭들(D-FF1,D-FF2)은 센싱 신호(sen)의 지연시간보다 작은 지연시간을 가지는 지연 신호들 (delay1,delay2)을 수신하고, 나머지 디프리플롭들(D-FF3~D-FF7)은 센싱 신호(sen)의 지연시간보다 큰 지연시간을 가지는 지연 신호들(delay3~delay7)을 수신하게 된다.
이에 소정개의 디프리플롭들(D-FF1,D-FF2)은 로우 레벨의 센싱 신호(sen)를 래치하여 로우 레벨의 신호들(Q1,Q2)을 발생하고, 나머지 디프리플롭들(D-FF3~D-FF7)은 이전과 동일하게 하이 레벨의 센싱 신호(sen)를 래치하여 하이 레벨의 신호들(Q3~Q7)을 발생한다.
소정의 시간이 경과하여, 리드 신호(read)가 클럭킹되면, 복수개의 NAND 게이트들(NAND1~NAND7)은 복수개의 디프리플롭들(D-FF1~D-FF7)의 출력 신호들(Q1~Q7)에 응답하여 온도계 코드(0000011)를 발생한다. 즉, 기준 신호(ref)와 센싱 신호(sen)간의 지연시간 차에 상응하는 값을 가지는 온도계 코드(0000011)를 발생한다.
이진 코드 디코더(49)는 지연시간차에 상응하는 값을 가지는 온도계 코드(0000011)를 수신하고, 이를 이하의 [표1]에 따라 이진 코드(010)로 변환하여 출력한다.
Figure 112005070661313-PAT00001
이와 같이 지연시간 계산 및 데이터 발생부(40b)은 기준 신호(ref)와 센싱 신호(sen)의 지연시간차(tdiff)에 따라 복수개의 디프리플롭들(D-FF1~D-FF7)이 서로 다른 레벨을 가지는 센싱 신호(sen)을 가지도록 하여 기준 신호(ref)와 센싱 신호(sen)의 지연시간차(tdiff)를 계산할 수 있도록 한다.
상기에서 살펴본 바와 같이 본 발명의 일 실시 예에 따른 시간-디지털 변환 회로는 외부의 자극 강도에 따라 임피던스 값을 가변 하는 각종 센서와 결합되어, 가변 되는 센서의 임피던스 값에 상응하는 디지털 데이터를 발생할 수 있다.
따라서 본 발명의 시간-디지털 변환 회로는 종래의 시간-디지털 변환 회로와 달리 별도의 전압 발생부가 필요로 하지 않고, 시간-디지털 변환 회로의 크기를 획기적으로 감소시켜 줄 수 있다. 그리고 시간-디지털 변환 회로에 결합되는 센서도 외부의 자극 강도에 따라 임피던스 값을 가변 하는 소자만으로 구현할 수 있어, 센서의 크기도 감소시켜 줄 수 있도록 한다.
또한 본 발명의 시간-디지털 변환 회로는 기준 신호와 센싱 신호간의 지연시간차를 계산하여 디지털 데이터를 발생하므로, 주변 노이즈에 대한 영향을 최소화 할 수 있다.
상기에서는 외부의 자극 강도에 따라 임피던스 값을 가변 하는 각종 센서와 결합될 수 있는 시간-디지털 변환 회로에 대하여 설명하였으나, 이하에서 외부의 자극 강도에 따라 전압의 크기를 가변 하는 각종 센서와 결합될 수 있는 시간-디지털 변환 회로에 대해서도 설명하기로 한다.
도10은 본 발명의 제2 실시 예에 따른 시간-디지털 변환 회로의 구성도를 도시한 도면이다.
도10을 참조하면, 시간-디지털 변환 회로(60)는 지연시간 가변부(70)와 지연시간 계산 및 데이터 발생부(80)를 구비하고, 지연시간 가변부(70)는 측정 신호 발생부(71), 가변 지연부(72) 및 고정 지연부(73)를 구비한다. 그리고 센서(50)는 종래의 센서(1)와 같이 외부의 자극 강도에 따라 전압의 크기가 가변 되는 센서이다.
이하, 각 구성요소의 기능을 설명하도록 한다.
지연시간 가변부(70)는 전압 출력형 센서(50)로부터 출력되는 전압의 크기와 지연시간 계산 및 데이터 발생부(80)로 부터 피드백 되는 디지털 데이터에 응답하여, 기준 신호(ref)와 센싱 신호(sen)의 지연 시간차를 가변 한다.
이를 위해 측정 신호 발생부(71)는 제1시간을 주기로 클럭킹되는 측정 신호(in)를 발생하여 가변 지연부(72)와 고정 지연부(73) 각각에 인가하고, 가변 지연부(72)는 전압 출력형 센서(50)와 전기적으로 연결되어, 전압 출력형 센서(50)로부터 출력되는 전압의 크기와 지연시간 계산 및 데이터 발생부(80)로부터 피드백되는 디지털 데이터에 따라 지연 성분을 가변하고 가변된 지연 성분에 따라 측정 신호(in)를 지연시켜 센싱 신호(sen)를 발생하고, 고정 지연부(73)는 고정된 지연성분에 따라 측정 신호(in)를 지연시켜 기준 신호(ref)를 발생한다.
지연시간 계산 및 데이터 발생부(80)는 디지털 데이터의 값을 순차적으로 감소 또는 증가시켜 가변 지연부(72)의 지연 성분을 조정하고, 기준 신호(ref)의 지연시간과 센싱 신호(sen)의 지연시간이 동일해지기 시작할 때의 디지털 데이터를 획득하여 출력한다. 도10의 피드백은 지연시간 계산 및 데이터 발생부(80)의 출력을 가변 지연부(72) 피드백을 하여 디지털 데이터를 발생시키는 시간을 줄일 수 있다. 이는 현재에 입력된 신호의 값을 이전에 입력된 신호의 값으로 빼어 증가된 값(또는 감소된 값)을 계산하는 델타 모듈레이터(delta modulator)에서 사용하는 방법임으로 자세한 설명은 생략한다.
물론, 전압 출력형 센서(50)의 전압 크기에 의해 기준 신호(ref)와 센싱 신호(sen)의 지연 시간차를 계산하는 회로를 도6 또는 도8과 같은 지연시간 계산 및 데이터 발생부로 대체 할 수도 있음은 당연하다.
도11은 도10의 시간-디지털 변환 회로의 상세 회로도를 도시한 제1 실시 예에 대한 도면이다.
도11을 참조하면, 측정 신호 발생부(71)는 제1시간을 주기로 클럭킹되는 클럭 신호를 발생하는 클럭 발생 회로로 구현되고, 가변 지연부(72)는 측정 신호 발생부(71)와 지연시간 계산 및 데이터 발생부(80) 사이에 직렬 연결된 저항(R1), 버퍼(B1) 및 가변 지연 체인(VDC)과, 버퍼(B1)와 전압 출력형 센서(50) 사이에 직렬 연결되는 캐패시터(C1) 및 스위치(SW)로 구성된다. 그리고 이때의 가변 지연 체인(VDC)은 직렬 연결되며, 지연 시간 계산 및 데이터 발생부(80)의 디지털 데이터에 따라 지연 동작 수행 여부가 결정되는 복수 개의 지연 소자들(미도시)로 구성되고, 스위치(SW)는 고정 지연부(73)의 버퍼(B2)의 출력 신호의 전압 레벨에 따라 센서(50)와 캐패시터(C1)의 연결여부를 결정한다. 고정 지연부(73)는 측정 신호 발생부(71)와 지연시간 계산 및 데이터 발생부(80) 사이에 직렬 연결된 저항(R2), 버퍼(B2) 및 고정 지연 체인(FDC)과, 버퍼(B2)와 접지전압(GND) 사이에 연결되는 캐패시터(C2)로 구성된다.
바람직하게는 제1 캐패시터(C1)가 센서(50)의 출력 신호를 인가받지 않을 경우, 제1 저항(R1) 및 제1 캐패시터(C1)에 의한 지연시간과 제2 저항(R2) 및 제2 캐패시터(C2)에 의한 지연시간을 상이해지도록 각 저항 및 캐패시터의 값을 설정하도록 한다. 이는 센서(50)의 출력 전압(Vsen)을 보다 안정적으로 감지하기 위한 것으로, 도11에서는 제1 및 제2 캐패시터(C1,C2)는 동일한 정전용량을 구비하도록 하되, 제1저항(R1)이 제2 저항(R2)보다 큰 저항치를 가지도록 하여 제1 저항(R1) 및 제1 캐패시터(C1)에 의한 지연시간이 제2 저항(R2) 및 제2 캐패시터(C2)에 의한 지연시간보다 크도록 한다.
또한 필요에 따라서는 고정 지연 체인(FDC)의 지연성분과 가변 지연 체인(VDC)의 최소 지연성분을 상이하게 설정하여서 상기의 효과를 제공할 수도 있다. 여기서 가변 지연 체인(VDC)의 최소 지연성분은 피드백되는 디지털 데이터의 값에 상관없이 가변 지연 체인(VDC)가 기본적으로 가지고 있는 지연성분을 의미한다.
그리고 고정 지연 체인(FDC)의 지연성분은 최초 전원 공급 시 혹은 사용자의 필요에 따라 외부 제어 장치( 미도시)에 의해 설정되며, 전압 출력형 센서(50)의 오프셋(offse) 전압이 발생한 경우에 이를 보상하거나 디지털 데이터의 영점을 조정하는 역할을 수행한다.
지연 시간 계산 및 데이터 발생부(80)는 고정 지연부(73)의 기준 신호(ref) 에 응답하여 가변 지연부(72)의 센싱 신호(sen)를 래치하여 출력 신호(Q)를 발생하는 디프리플롭(81)과, 디프리플롭((81)의 출력에 따라 디지털 데이터의 출력 값을 감소 또는 증가시키는 업 다운 카운터(82)와, 제2시간을 주기로 클럭킹되는 카운팅 클럭신호(cnt_clk)를 발생하는 카운팅 클럭 신호 발생부(83)로 구현된다.
이하, 도12를 참조하여 도11의 시간-디지털 변환 회로(60)의 동작을 설명하면 다음과 같다.
제1 및 제 2 캐패시터(C1,C2)는 제1 및 제2 저항(R1, R2)을 거쳐 전송되는 측정 신호(in)의 전압 레벨에 따라 충/방전 동작을 수행한다.
제1 저항(R1)이 제2 저항(R2)보다 더 큰 저항 값을 가지므로 기본적으로 제 2 캐패시터(C2)의 충/방전 동작 시작 시간은 제 1 캐패시터(C1)의 충/방전 동작 시작 시간보다 빠르며, 이에 따라 프리-기준 신호(pre_ref)의 신호 천이 시간은 프리-센싱 신호(pre_sen)의 신호 천이 시간보다 빨라진다.
여기서, 제1 및 제2 저항(R1, R2)의 저항치 차에 의해 기본적으로 발생되는 프리-기준 신호(pre_ref)와 프리-센싱 신호(pre_sen)간의 지연 시간차를 기준 지연 시간차(tref)라 하기로 한다.
이러한 상태에서, 시간-디지털 변환 회로(60)는 전압 출력형 센서(50)의 출력 전압(Vsen)에 따라 다음과 같이 동작된다.
프리-기준 신호(pre_ref)가 로우 레벨에서 하이 레벨로 천이 되면, 제2 캐패시터(C2)가 먼저 충전 동작을 수행하기 시작하고, 제1 캐패시터(C1)가 이어서 충전 동작을 수행하기 시작한다. 이에 제2 버퍼(B2)가 로우 레벨에서 하이 레벨로 천이 되는 프리-기준 신호(pre_ref)를 발생한 후, 기준 지연 시간차(tref)에 상응하는 시간이 경과하면 제1 버퍼(B1)도 로우 레벨에서 하이 레벨로 천이 되는 프리-센싱 신호(pre_sen)를 발생한다.
그리고 측정 신호(in)가 다시 하이 레벨에서 로우 레벨로 천이 되면, 다시 제2 캐패시터(C2)가 먼저 방전 동작을 수행하기 시작하고, 제1 캐패시터(C1)가 이어서 방전 동작을 수행하기 시작한다. 이에 따라 제2 버퍼(B2)가 먼저 로우 레벨에서 하이 레벨로 천이 되는 프리-기준 신호(pre-ref)를 발생하면, 스위치(SW)는 제1 캐패시터(C1)와 센서(50)를 연결하고, 이에 따라 제1 캐패시터(C1)에는 센서(50)의 출력 전압(Vsen)이 더 입력된다.
이에 제1 캐패시터(C1)의 방전 시간이 길어지고, 제1 버퍼(B1)의 프리-센싱 신호(pre_sen)이 하이 레벨에서 로우 레벨로 천이되는 시간도 지연된다.
만약, 센서(50)에 외부 자극이 인가되지 않아 센서(50)가 출력 전압(Vsen)이 발생하지 않으면, 제1 캐패시터(C1)는 센서(50)의 출력 전압(Vsen)을 더 충전하지 않으므로, 제1 버퍼(B1)는 기준 지연 시간차(tref)에 따른 시간이 경과한 후 하이 레벨에서 로우 레벨로 천이 되는 프리-센싱 신호(pre_sen)를 발생한다.
반면에 센서(50)에 외부 자극이 인가되어 센서(50)가 외부 자극 강도에 상응하는 출력 전압(Vsen)이 발생하면, 제1 캐패시터(C1)는 센서(50)의 출력 전압(Vsen)을 더 충전한다. 이에 제1 버퍼(B1)는 기준 지연 시간차(tref) 및 가변 지연 시간차(tdiff)에 따른 시간이 경과한 후, 하이 레벨에서 로우 레벨로 천이 되는 프리-센싱 신호(pre-sen)를 발생한다.
여기서, 가변 지연 시간차(tdiff)는 센서(50)의 출력 전압(Vsen)을 더 충전함으로써 발생되는 프리-기준 신호(pre_ref)와 프리-센싱 신호(pre_sen)간의 지연 시간차를 의미한다. 그리고 고정 지연 체인(FDC)와 가변 지연 체인(VDC)는 프리-기준 신호(pre- ref)와 프리-센싱 신호(pre-sen)간의 기준 지연 시간차(tref)를 보상하여, 가변 지연 시간차(tdiff)를 두고 하이레벨에서 로우 레벨로 천이되는 기준 신호(ref) 와 센싱 신호(sen)를 발생한다.
디프리플롭(81)는 기준 신호(ref)의 하강 에지에 동기 되어 센싱 신호(sen)를 래치하고, 업 다운 카운터(82)는 디프리플롭(81)의 출력 신호가 하이 레벨이면 디지털 데이터 값을 순차적으로 감소시키면서 하이 레벨의 신호가 발생되기 시작하는 시점의 디지털 데이터 값을 획득하여 출력하고, 로우 레벨이면 디지털 데이터 값을 순차적으로 증가시키면서 하이 레벨의 신호가 발생되기 시작하는 시점의 디지털 데이터 값을 획득하여 출력한다.
이와 같이 도11에서, 전압 출력형 센서(50)의 출력 전압이 외부의 자극 강도에 따라 가변 되면, 시간-디지털 변환 회로(60)는 이를 감지하여 가변 지연 시간차(tdiff)를 가변 한 후, 업/다운 카운터(82)의 디지털 데이터 값을 가변 시키면서 가변 지연 체인(VDC)으로 피드백을 하여 센싱 신호(sen)와 기준 신호(ref)의 시간 지연차(tdiff)를 계산하여 준다.
예로 설명한 도 11에서는, 전압 출력형 센서(50)의 출력 전압이 일정한 경우 상기 피드백에 의해 센싱 신호(sen)와 기준 신호(ref)의 시간 지연 차이에 따라 디프리플롭(81)의 출력이 측정 신호(in)의 펄스 마다 1과 0로 바뀌어 디지털 데이터의 최하위 비트가 항상 바뀐다. 이런 것을 보상하는 것은 종래의 델타 모듈레이터(delta modulator) 방식의 아날로그-디지털 컨버터(analog-to-digital converter)에서 사용되는 방법을 적용하면 됨으로 여기서 상세한 설명은 생략한다.
도13은 도3의 시간-디지털 변환 회로를 이용하여 구현된 마이크 회로의 구성도를 도시한 도면이다. 이때, 센서(110)는 외부에서 발생한 음원의 음압에 따라 정전용량을 가변 하는 특징을 가지므로, 도13의 시간-디지털 변환 회로는 지연시간 가변부(120)를 도4a의 지연시간 가변부(70a)로 구현하고, 지연시간 계산 및 데이터 발생부(130)를 도6의 지연시간 계산 및 데이터 발생부(40a)로 구현하도록 한다.
물론, 도6의 지연시간 계산 및 데이터 발생부(40a)를 도8의 지연시간 계산 및 데이터 발생부(40b)로 대체할 수 있음은 당연하다.
이에 도13의 지연시간 가변부(120)는 도4a에 설명된 바와 같이, 센서(110)가 외부에서 발생한 음원의 음압에 따라 정전 용량을 가변하면, 가변 지연부(72a) 및 고정 지연부(73a)를 통해 소정의 지연시간차를 가지는 기준 신호(ref)와 센싱 신호(sen)를 발생한다.
그러면 지연시간 계산 및 데이터 발생부(130)는 셋 신호 발생부(42)와 리셋 신호 발생부(41)를 통해 소정의 지연 시간차를 가지는 카운팅 시작 신호(start)와 카운팅 종료 신호(end)를 발생한 후, 카운팅 시작 신호(start)와 카운팅 종료 신호(end)의 발생 시간차(tdiff) 동안 발생하는 카운팅 클럭 신호(cnt_clk)의 개수를 계산하여 이진 코드를 발생하여 준다.
이와 같이 도13의 마이크 회로는 도2의 마이크 회로와 동일하게 외부에서 발생한 음원의 음압에 상응하는 값을 가지는 디지털 데이터를 발생하나, 음원의 음압에 따라 센싱 신호(sen)의 지연 시간을 가변하고, 가변 된 지연시간을 계산하여 디지털 데이터를 발생하도록 하므로, 별도의 높은 전압을 발생하는 전압 발생부를 필요로 하지 않는다.
이에 도13의 마이크 회로는 전압을 별도의 전압 발생부와 같은 아날로그 회로를 구비하지 않아도 되어, 그 크기를 획기적으로 감소시킬 수 있다. 뿐 만 아니라 본 발명의 마이크 회로는 센서를 외부의 자극 강도에 따라 정전용량을 가변 하는 소자만으로 구현할 수 있어, 마이크 회로의 크기 감소 효과를 더욱 증대할 수 있다.
그리고 상기의 설명에서는 생략되었으나, 필요에 따라 도3의 시간-디지털 변환 회로에 따른 실시 예들과 도8의 시간-디지털 변환 회로에 따른 실시 예를 결합하여서도 시간-디지털 변환 회로를 구현할 수 있다.
예를 들어, 도11의 가변 지연부(72) 및 고정 지연부(73)에 도6의 지연 시간 계산 및 데이터 발생부(40a) 또는 도8의 지연 시간 계산 및 데이터 발생부(40b)의 회로를 결합하여, 센서(50)의 출력 전압에 상응하는 디지털 데이터를 발생하는 회로를 구현할 수 있다.
또한, 도4a의 가변 지연부(32a) 및 고정 지연부(33a)에 도 11의 가변 지연 체인(VDC), 고정 지연 체인(FDC), 및 지연 시간 계산 및 데이터 발생부(80)의 회로를 결합하여, 센서(10)의 임피던스 값에 상응하는 디지털 데이터를 발생하는 회로를 구현할 수도 있다.
즉, 상기의 설명에서는 생략되었지만 실제의 적용 예에서는 본 발명의 실시 예들에 따른 가변 지연부, 고정 지연부, 지연 시간 계산 및 데이터 발생부를 다양한 형식으로 조합할 수 있다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명의 시간-디지털 변환 회로는 외부의 자극 강도에 따라 센싱 신호의 지연시간을 가변 한 후, 가변 된 지연시간에 따라 디지털 데이터를 발생하도록 한다. 이에 시간-디지털 변환 회로는 아날로그 회로 없이 구성되어 크기를 획기적으로 감소시킬 뿐 만 아니라, 주변 노이즈에 의한 영향을 최소화한다.

Claims (31)

  1. 고정된 지연시간을 가지는 기준 신호와 외부로부터 인가되는 신호의 임피던스 값에 따라 가변되는 지연시간을 가지는 센싱 신호를 발생하는 지연시간 가변부; 및
    상기 기준 신호와 상기 센싱 신호간의 지연시간차를 계산하고, 상기 계산된 지연시간차에 상응하는 값을 가지는 디지털 데이터를 발생하는 지연시간 계산 및 데이터 발생부를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  2. 제1항에 있어서, 상기 외부로부터 인가되는 신호의 임피던스 값은
    정전용량, 저항치 및 유도용량 중 하나인 것을 특징으로 하는 시간-디지털 변환 회로.
  3. 제1항에 있어서, 상기 지연시간 가변부는
    측정 신호를 발생하는 측정 신호 발생부;
    상기 측정 신호를 일정 시간 지연시켜 상기 기준 신호를 발생하는 고정 지연부; 및
    상기 외부로부터 인가되는 신호의 임피던스 값에 응답하여 지연시간을 가변하고, 가변된 지연시간에 따라 상기 측정 신호의 지연시켜 상기 센싱 신호를 발생하는 가변 지연부를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  4. 제3항에 있어서, 상기 지연시간 계산 및 데이터 발생부는
    상기 기준 신호의 제1상태에 응답하여 클럭킹되는 카운팅 시작 신호와 상기 센싱 신호의 제1상태에 응답하여 클럭킹되는 카운팅 종료 신호를 발생하는 제어 신호 발생부;
    클럭 신호를 발생하는 클럭 신호 발생부; 및
    상기 카운팅 시작 신호에 응답하여 상기 클럭 신호의 발생 개수를 계산하기 시작하고, 상기 카운팅 종료 신호에 응답하여 계산된 클럭 신호의 발생 개수에 상응하는 값을 가지는 디지털 데이터를 발생하는 카운터를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  5. 제4항에 있어서, 상기 제어 신호 발생부는
    상기 기준 신호의 제1상태에 응답하여 클럭킹되는 카운팅 시작 신호를 발생하는 카운팅 시작 신호 발생부; 및
    상기 센싱 신호의 제1상태에 응답하여 클럭킹되는 카운팅 종료 신호를 발생하는 카운팅 종료 신호 발생부를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  6. 제5항에 있어서, 상기 카운팅 시작 신호 발생부는
    상기 기준 신호를 지연시키는 제1인버터들;
    상기 제1인버터들의 출력 신호와 상기 기준 신호를 배타적으로 논리합하여 상기 기준 신호의 제1상태 및 제2상태에 응답하여 클럭킹되는 신호를 발생하는 제1논리 게이트; 및
    상기 제1논리 게이트의 출력신호와 상기 기준 신호를 논리곱하여 상기 기준 신호의 제1상태에 응답하여 클럭킹되는 카운팅 시작 신호를 발생하는 제2논리 게이트를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  7. 제5항에 있어서, 상기 카운팅 종료 신호 발생부는
    상기 센싱 신호를 지연시키는 제2인버터들;
    상기 제2인버터들의 출력 신호와 상기 센싱 신호를 배타적으로 논리합하여 상기 센싱 신호의 제1상태 및 제2상태에 응답하여 클럭킹되는 신호를 발생하는 제3논리 게이트; 및
    상기 제3논리 게이트의 출력신호와 상기 센싱 신호를 논리곱하여 상기 센싱 신호의 제1상태에 응답하여 클럭킹되는 카운팅 종료 신호를 발생하는 제4논리 게이트를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  8. 제3항에 있어서, 상기 지연시간 계산 및 데이터 발생부는
    상기 기준 신호의 제2 상태에 응답하여 클럭킹되는 리드 신호와 상기 센싱 신호의 제2상태에 응답하여 클럭킹되는 리셋 신호를 발생하는 제어 신호 발생부;
    상기 기준 시간을 각기 다른 시간 지연시켜 서로 다른 지연시간을 가지는 지 연 신호들을 발생하는 지연 신호 발생부; 및
    상기 지연 신호들에 응답하여 상기 센싱 신호를 래치하고, 래치된 상기 센싱 신호들을 디코딩하여 디지털 데이터를 발생하는 디지털 데이터 발생부를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  9. 제8항에 있어서, 상기 제어 신호 발생부는
    상기 기준 신호의 제2 상태에 응답하여 클럭킹되는 상기 리드 신호를 발생하는 리드 신호 발생부; 및
    상기 센싱 신호의 제2상태에 응답하여 클럭킹되는 상기 리셋 신호를 발생하는 리셋 신호 발생부를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  10. 제9항에 있어서, 상기 리드 신호 발생부는
    상기 기준 신호를 반전시키는 홀수개의 인버터;
    상기 센싱 신호를 지연시키는 짝수개의 인버터들;및
    상기 반전된 기준 신호와 상기 지연된 센싱 신호를 논리곱하여 상기 기준 신호의 제2상태에 응답하여 클럭킹되는 상기 리드 신호를 발생하는 제5 논리 게이트를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  11. 제9항에 있어서, 상기 리셋 신호 발생부는
    상기 센싱 신호를 지연시키는 제2인버터들;
    상기 제2 인버터들의 출력 신호와 상기 센싱 신호를 배타적으로 논리합하여 상기 센싱 신호의 제1상태 및 제2상태에 응답하여 클럭킹되는 신호를 발생하는 제6논리 게이트; 및
    상기 제3논리 게이트의 출력신호와 상기 제2인버터 들의 출력 신호를 논리곱하여 상기 센싱 신호의 제2상태에 응답하여 클럭킹되는 상기 리셋 신호를 발생하는 제7논리 게이트를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  12. 제9항에 있어서, 상기 지연 신호 발생부는
    직렬 연결된 복수개의 지연 소자들을 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  13. 제8항에 있어서, 상기 디지털 데이터 발생부는
    상기 지연 신호들 각각에 응답하여 상기 센싱 신호를 래치한 후, 상기 리드 신호에 응답하여 상기 래치된 센싱 신호들을 출력하여 상기 온도계코드를 발생하는 온도계 코드 발생부; 및
    상기 온도계 코드를 이진 코드로 변환하고, 상기 이진 코드를 상기 디지털 데이터로 출력하는 코드 변환부를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  14. 제13항에 있어서, 상기 온도계 코드 발생부는
    상기 지연 신호들 각각에 응답하여 상기 센싱 신호를 래치하고 래치 신호들을 발생하는 복수개의 래치회로들; 및
    상기 리드 신호와 상기 래치 신호들을 논리곱하여 상기 온도계코드를 발생하는 복수개의 제8 논리 게이트들을 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  15. 제 1항에 있어서, 상기 지연시간 가변부는
    측정 신호를 발생하는 측정 신호 발생부;
    상기 측정 신호를 일정 시간 지연시켜 상기 기준 신호를 발생하는 고정 지연부; 및
    상기 외부로부터 인가되는 신호의 임피던스 값과 상기 지연 시간 및 데이터 발생부로부터 피드백되는 디지털 데이터 값에 응답하여 지연시간을 가변하고, 가변된 지연시간에 따라 상기 측정 신호의 지연시켜 상기 센싱 신호를 발생하는 가변 지연부를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  16. 제 15항에 있어서, 상기 가변 지연부는
    상기 외부로부터 인가되는 신호의 임피던스 값에 따라 지연 시간을 가변하는 제1 지연 소자; 및
    상기 지연시간 계산 및 데이터 발생부의 상기 디지털 데이터를 피드백받아 지연시간을 가변하고, 상기 가변된 지연시간에 따라 상기 제2 지연소자의 출력 신 호를 지연시켜 상기 센싱 신호를 발생하는 제2 지연 소자를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  17. 제 16항에 있어서, 상기 제2 지연소자는
    직렬 연결된 복수개의 지연 소자들을 구비하고,
    상기 피드백 되는 디지털 데이터가 증가되면 상기 제1 지연 소자의 출력 신호의 지연 동작을 수행하는 상기 지연 소자의 개수를 감소시키고, 상기 디지털 데이터가 감소되면, 상기 제1 지연 소자의 출력 신호의 지연 동작을 수행하는 상기 지연 소자의 개수를 증가시키는 것을 특징으로 하는 시간-디지털 변환 회로.
  18. 제15항에 있어서, 상기 지연시간 계산 및 데이터 발생부는
    상기 기준 신호에 응답하여 상기 센싱 신호를 래치하는 래치회로; 및
    상기 디지털 데이터의 값을 순차적으로 증감하면서 상기 가변 지연부로 피드백하고, 상기 래치 회로의 출력 신호가 제1 레벨에서 제2 레벨로 가변되는 시점의 상기 디지털 데이터 값을 획득하여 출력하는 카운터 회로를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  19. 고정된 지연시간을 가지는 기준 신호와 외부로부터 인가되는 신호의 전압에 따라 지연시간을 가지는 센싱 신호를 발생하는 지연시간 가변부; 및
    상기 기준 신호와 상기 센싱 신호간의 지연시간차를 계산하고, 상기 계산된 지연시간차에 상응하는 값을 가지는 디지털 데이터를 발생하는 지연시간 계산 및 데이터 발생부를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  20. 제 19항에 있어서, 상기 지연시간 가변부는
    측정 신호를 발생하는 측정 신호 발생부;
    상기 측정 신호를 일정 시간 지연시켜 상기 기준 신호를 발생하는 고정 지연부; 및
    상기 외부로부터 인가되는 신호의 전압과 상기 지연시간 계산 및 데이터 발생부로부터 피드백되는 상기 디지털 데이터에 응답하여 지연시간을 가변하고, 가변된 지연시간에 따라 상기 측정 신호의 지연시켜 상기 센싱 신호를 발생하는 가변 지연부를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  21. 제20항에 있어서, 상기 고정 지연부는
    상기 측정 신호를 충/방전하는 제1 충전부;
    상기 제1 충전부의 전압에 상응하는 논리 값을 가지는 신호를 발생하는 제1 신호발생부; 및
    상기 신호발생부의 출력 신호를 일정시간 지연시켜 상기 기준 신호를 발생하는 제1 지연부를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  22. 제21항에 있어서, 상기 가변 지연부는
    상기 측정 신호 및 상기 외부로부터 인가되는 신호를 충/방전하는 제2 충전부;
    상기 제1 신호발생부의 출력 신호에 응답하여 상기 외부로부터 인가되는 신호를 상기 제2 충전부로 전달하는 스위치;
    상기 제2 충전부의 전압에 상응하는 논리 값을 가지는 신호를 발생하는 제2 신호발생부; 및
    상기 지연시간 계산 및 데이터 발생부로부터 피드백되는 상기 디지털 데이터에 응답하여 지연시간을 가변하고, 상기 가변된 지연시간에 따라 상기 제2 신호발생부의 출력 신호를 지연시켜 상기 센싱 신호를 발생하는 제2 지연부를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  23. 제 22항에 있어서, 상기 제2 지연부는
    직렬 연결된 복수개의 지연 소자들을 구비하고,
    상기 피드백 되는 디지털 데이터가 증가되면 상기 제2 신호발생부의 출력 신호의 지연 동작을 수행하는 상기 지연 소자의 개수를 감소시키고, 상기 디지털 데이터가 감소되면, 상기 제2 신호발생부의 출력 신호의 지연 동작을 수행하는 상기 지연 소자의 개수를 증가시키는 것을 특징으로 하는 시간-디지털 변환 회로.
  24. 제20항에 있어서, 상기 지연시간 계산 및 데이터 발생부는
    상기 기준 신호에 응답하여 상기 센싱 신호를 래치하는 래치회로; 및
    상기 디지털 데이터의 값을 순차적으로 증감하면서 상기 가변 지연부로 피드백하고, 상기 래치 회로의 출력 신호가 제1 레벨에서 제2 레벨로 가변되는 시점의 상기 디지털 데이터 값을 획득하여 출력하는 카운터 회로를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  25. 제24항에 있어서, 상기 카운터 회로는
    상기 래치 회로의 출력 신호가 제1 레벨이면 상기 디지털 데이터의 값을 순차적으로 감소시키고, 제2 레벨이면 상기 디지털 데이터의 값을 순차적으로 증가시키는 업-다운 카운터를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  26. 제 19항에 있어서, 상기 지연시간 가변부는
    측정 신호를 발생하는 측정 신호 발생부;
    상기 측정 신호를 일정 시간 지연시켜 상기 기준 신호를 발생하는 고정 지연부; 및
    상기 외부로부터 인가되는 신호의 전압에 응답하여 지연시간을 가변하고, 가변된 지연시간에 따라 상기 측정 신호의 지연시켜 상기 센싱 신호를 발생하는 가변 지연부를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  27. 제26항에 있어서, 상기 고정 지연부는
    상기 측정 신호를 충/방전하는 제1 충전부; 및
    상기 제1 충전부의 전압에 상응하는 논리 값을 가지는 상기 기준 신호를 발생하는 제1 신호발생부를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  28. 제26항에 있어서, 상기 가변 지연부는
    상기 측정 신호 및 상기 외부로부터 인가되는 신호를 충/방전하는 제2 충전부;
    상기 기준 신호에 응답하여 상기 외부로부터 인가되는 신호를 상기 제2 충전부로 전달하는 스위치; 및
    상기 제2 충전부의 전압에 상응하는 논리 값을 가지는 상기 센싱 신호를 발생하는 제2 신호발생부를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  29. 제26항에 있어서, 상기 지연시간 계산 및 데이터 발생부는
    상기 기준 신호의 제1상태에 응답하여 클럭킹되는 카운팅 시작 신호와 상기 센싱 신호의 제1상태에 응답하여 클럭킹되는 카운팅 종료 신호를 발생하는 제어 신호 발생부;
    클럭 신호를 발생하는 클럭 신호 발생부; 및
    상기 카운팅 시작 신호에 응답하여 상기 클럭 신호의 발생 개수를 계산하기 시작하고, 상기 카운팅 종료 신호에 응답하여 계산된 클럭 신호의 발생 개수에 상응하는 값을 가지는 디지털 데이터를 발생하는 카운터를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  30. 제26항에 있어서, 상기 지연시간 계산 및 데이터 발생부는
    상기 기준 신호의 제2 상태에 응답하여 클럭킹되는 리드 신호와 상기 센싱 신호의 제2상태에 응답하여 클럭킹되는 리셋 신호를 발생하는 제어 신호 발생부;
    상기 기준 시간을 각기 다른 시간 지연시켜 서로 다른 지연시간을 가지는 지연 신호들을 발생하는 지연 신호 발생부; 및
    상기 지연 신호들에 응답하여 상기 센싱 신호를 래치하고, 래치된 상기 센싱 신호들을 디코딩하여 디지털 데이터를 발생하는 디지털 데이터 발생부를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
  31. 제30항에 있어서, 상기 디지털 데이터 발생부는
    상기 지연 신호들에 응답하여 상기 센싱 신호를 래치한 후, 상기 리드 신호에 응답하여 상기 래치된 센싱 신호를 출력하여 상기 온도계코드를 발생하는 온도계 코드 발생부; 및
    상기 온도계 코드를 이진 코드로 변환하고, 상기 이진 코드를 상기 디지털 데이터로 출력하는 코드 변환부를 구비하는 것을 특징으로 하는 시간-디지털 변환 회로.
KR1020050117183A 2005-11-28 2005-12-02 시간-디지털 변환 회로 KR100728654B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050117183A KR100728654B1 (ko) 2005-12-02 2005-12-02 시간-디지털 변환 회로
PCT/KR2006/003069 WO2007061172A1 (en) 2005-11-28 2006-08-04 Time to digital converting circuit and pressure sensing device using the same
US12/094,074 US8261619B2 (en) 2005-11-28 2006-08-04 Time to digital converting circuit and pressure sensing device using the same
CN2006800437939A CN101313472B (zh) 2005-11-28 2006-08-04 时间至数位转换电路以及使用此电路的压力感测装置
JP2008542222A JP4824768B2 (ja) 2005-11-28 2006-08-04 時間−デジタル変換回路及びそれを用いる圧力感知装置
TW095130603A TWI321402B (en) 2005-11-28 2006-08-21 Time-to-digital converting circuit and pressure sensing device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050117183A KR100728654B1 (ko) 2005-12-02 2005-12-02 시간-디지털 변환 회로

Publications (2)

Publication Number Publication Date
KR20070057565A true KR20070057565A (ko) 2007-06-07
KR100728654B1 KR100728654B1 (ko) 2007-06-14

Family

ID=38354881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050117183A KR100728654B1 (ko) 2005-11-28 2005-12-02 시간-디지털 변환 회로

Country Status (1)

Country Link
KR (1) KR100728654B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101114561B1 (ko) * 2011-01-25 2012-02-27 주식회사 애트랩 커패시턴스 측정 회로
KR101123551B1 (ko) * 2010-09-14 2012-03-12 한양대학교 산학협력단 이벤트 시간 측정 회로
US8456434B2 (en) 2006-06-22 2013-06-04 Atlab Inc. Touch sensor and operating method thereof
US8872791B2 (en) 2011-10-21 2014-10-28 Samsung Electro-Mechanics Co., Ltd. Touch sensing device and method thereof
KR20190063492A (ko) * 2017-11-29 2019-06-10 서울대학교산학협력단 실시간 캘리브레이션을 지원하는 tdc

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3475537B2 (ja) * 1995-01-05 2003-12-08 松下電器産業株式会社 ガス保安装置のガス圧測定回路
JPH10260653A (ja) 1997-03-19 1998-09-29 Fujitsu General Ltd サンプリング位相制御装置
KR100311046B1 (ko) 1999-05-15 2001-11-02 윤종용 시간/디지털 변환기, 이를 이용하는 동기 회로 및 동기 방법
JP4906030B2 (ja) 2004-10-15 2012-03-28 川崎マイクロエレクトロニクス株式会社 テスト回路およびテスト方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8456434B2 (en) 2006-06-22 2013-06-04 Atlab Inc. Touch sensor and operating method thereof
KR101123551B1 (ko) * 2010-09-14 2012-03-12 한양대학교 산학협력단 이벤트 시간 측정 회로
KR101114561B1 (ko) * 2011-01-25 2012-02-27 주식회사 애트랩 커패시턴스 측정 회로
US8872791B2 (en) 2011-10-21 2014-10-28 Samsung Electro-Mechanics Co., Ltd. Touch sensing device and method thereof
KR20190063492A (ko) * 2017-11-29 2019-06-10 서울대학교산학협력단 실시간 캘리브레이션을 지원하는 tdc

Also Published As

Publication number Publication date
KR100728654B1 (ko) 2007-06-14

Similar Documents

Publication Publication Date Title
JP4824768B2 (ja) 時間−デジタル変換回路及びそれを用いる圧力感知装置
US6958639B2 (en) Digital duty cycle correction circuit and method for multi-phase clock
US8456434B2 (en) Touch sensor and operating method thereof
CN101548467B (zh) 用于延迟线校准的方法和设备
JP5009919B2 (ja) Ａ／ｄ変換器
JP6085523B2 (ja) 半導体装置及び半導体装置の動作方法
JP5165708B2 (ja) キャパシタンス測定回路
KR100845323B1 (ko) 아날로그-디지털 변환기
CN101536312A (zh) 延迟线校准
KR100728654B1 (ko) 시간-디지털 변환 회로
US9143151B2 (en) Pulse generator and analog-digital converter including the same
US20150249457A1 (en) Double-integration type a/d converter
US8324950B2 (en) Schmitt trigger circuit operated based on pulse width
KR20220114056A (ko) 듀티 사이클 보정 회로 및 그 응용
CN110601695B (zh) 一种高精度动态比较器
US9455724B2 (en) Readout system
CN112305413A (zh) 一种参考时钟丢失检测电路与检测方法
US7298130B2 (en) Signal detector
KR101114561B1 (ko) 커패시턴스 측정 회로
CN112514262A (zh) 处理电路
US10992308B1 (en) In-situ measurement of the delay between the envelope and the RF signal in envelope-tracking systems
US11431292B2 (en) Crystal oscillator start-up circuit and method
US20220166431A1 (en) Method for mitigation of droop timing errors including a droop detector and dual mode logic
JP2011109161A (ja) 温度補償型発振装置、温度補償方法及び温度補償プログラム
JP4156881B2 (ja) 同期化回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee