CN112514262A - 处理电路 - Google Patents

处理电路 Download PDF

Info

Publication number
CN112514262A
CN112514262A CN201980050966.7A CN201980050966A CN112514262A CN 112514262 A CN112514262 A CN 112514262A CN 201980050966 A CN201980050966 A CN 201980050966A CN 112514262 A CN112514262 A CN 112514262A
Authority
CN
China
Prior art keywords
signal
pwm
input
value
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980050966.7A
Other languages
English (en)
Inventor
J·P·莱索
M·J·麦克洛史蒂文斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cirrus Logic International Semiconductor Ltd
Original Assignee
Cirrus Logic International Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cirrus Logic International Semiconductor Ltd filed Critical Cirrus Logic International Semiconductor Ltd
Publication of CN112514262A publication Critical patent/CN112514262A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G06F7/533—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
    • G06F7/5334—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product
    • G06F7/5336—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm
    • G06F7/5338—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm each bitgroup having two new bits, e.g. 2nd order MBA
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
    • G06G7/161—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division with pulse modulation, e.g. modulation of amplitude, width, frequency, phase or form
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G06F7/5235—Multiplying only using indirect methods, e.g. quarter square method, via logarithmic domain
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G06F7/53—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • H03K19/17716—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register
    • H03K19/1772—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register with synchronous operation of at least one of the logical matrixes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/504—Analogue/digital converters with intermediate conversion to time interval using pulse width modulation
    • H03M1/508—Analogue/digital converters with intermediate conversion to time interval using pulse width modulation the pulse width modulator being of the self-oscillating type

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请涉及用于信号的相乘的设备和方法。乘法电路(100)具有第一时间编码调制器(103a)和第二时间编码调制器(103b)，第一时间编码调制器(103a)和第二时间编码调制器(103b)被配置来分别接收第一组合信号(SC1)和第二组合信号(SC2)并且生成各自所具有的循环频率基本上取决于所输入组合信号的值的平方的相应第一PWM信号(SPWM1)和第二PWM信号(SPWM2)。第一组合信号(SC1)对应于第一输入信号(S1)与第二输入信号(S2)之和，并且第二组合信号(SC2)对应于第一输入信号(S1)与第二输入信号(S2)之间的差。第一时间解码转换器(104a)和第二时间解码转换器(104b)接收第一PWM信号和第二PWM信号并且基于与相应的第一PWM信号或第二PWM信号的频率相关的参数来提供相应的第一计数值(D1)和第二计数值(D2)。减法器(105)确定第一计数值(D1)与第二计数值(D2)之间的差并且基于此差提供输出信号(DOUT)。

Description

处理电路
本申请涉及用于处理信号的方法和设备，并且具体地涉及用于信号的相乘的设备和方法。
存在一些信号处理应用，在这些信号处理应用中可能期望使可作为输入模拟信号接收的第一信号乘以由第二信号表示的值。例如，在用于语音处理的一些音频应用中，可能期望在可能涉及数字处理的某种下游处理之前，对从传声器导出的多个输入模拟信号施加可变加权。
用于使模拟信号相乘的模拟电路技术是已知的，例如使用仔细地偏置以在适当范围内操作的有源装置的电特性的非线性。然而，由于用于乘法的模拟电路可能遭受装置失配、热漂移、电源噪声等，并且可能需要相对复杂的布置以针对一定范围的操作条件和制造公差来调谐操作，因此常规上此类乘法可以数字方式实现。因此，可将第一信号和(如果必要的话)第二信号转换为数字信号，并且将乘法实现为数字处理的一部分。
可容易地实现两个信号的数字相乘。然而，一般来说，数字处理可涉及相对大量的电路节点，所述相对大量的电路节点在每个采样周期中潜在地在高电压与低电压之间改变，这不可避免地涉及一定的功耗和发热。
在例如用于电池供电装置的一些应用中，尤其对于可能预期相对频繁地操作的任何过程而言，功耗是显著考虑因素。
因此，本公开的实施方案提供解决上述问题中的至少一些的处理电路。
因此，提供一种处理电路，其包括：
第一时间编码调制器，所述第一时间编码调制器被配置来接收对应于第一输入信号与第二输入信号之和的第一组合信号，并且生成所具有的循环频率基本上取决于所述第一组合信号的值的平方的第一PWM信号；
第二时间编码调制器，所述第二时间编码调制器被配置来接收对应于所述第一输入信号与所述第二输入信号之间的差的第二组合信号，并且生成所具有的循环频率基本上取决于所述第二组合信号的值的平方的第二PWM信号；
第一时间解码转换器，所述第一时间解码转换器被配置来接收所述第一PWM信号并且基于所述第一PWM信号的第一参数提供第一计数值；
第二时间解码转换器，所述第二时间解码转换器被配置来接收所述第二PWM信号并且基于所述第二PWM信号的第二参数提供第二计数值；以及
减法器，所述减法器被配置来确定所述第一计数值与所述第二计数值之间的差，并且基于所述第一计数值与所述第二计数值之间的所述差输出输出信号。
在一些实现方式中，所述第一参数可以是所述第一PWM信号的PWM循环频率，并且所述第二参数可以是所述第二PWM信号的PWM循环频率。所述第一时间解码转换器和所述第二时间解码转换器可各自包括计数器，所述计数器被配置来接收参考时钟信号并且对由所述参考时钟信号限定的连续计数周期中的每一个中的PWM循环数进行计数以提供计数值。
在一些实现方式中，所述第一参数可以是所述第一PWM信号的PWM循环周期，并且所述第二参数可以是所述第二PWM信号的PWM循环周期。所述第一时间解码转换器和所述第二时间解码转换器可各自包括计数器，所述计数器被配置来接收参考时钟信号并且对由所述第一PWM信号或所述第二PWM信号中的相应一个限定的PWM循环周期中的所述参考时钟信号的循环数进行计数以提供计数值。在一些示例中，所述处理电路被配置成使得所述第一组合信号和所述第二组合信号中的每一者的所述值限制为不大于限定极限，使得所述相应的第一PWM信号或所述第二PWM信号的循环频率的最大变化不大于25％。
在一些实现方式中，所述第一时间解码转换器和所述第二时间解码转换器可各自包括相应的计数器，所述相应的计数器被配置来接收参考时钟信号，并且所述处理电路能够可选择性地在第一模式或第二模式下操作。在所述第一操作模式下，所述第一参数和所述第二参数可分别是所述第一PWM信号和所述第二PWM信号的所述PWM循环频率，在这种情况下所述第一时间解码转换器和所述第二时间解码转换器的所述计数器可各自被配置来对由所述参考时钟信号限定的连续计数周期中的每一个中的PWM循环数进行计数以提供计数值。在所述第二操作模式下，所述第一参数和所述第二参数可分别是所述第一PWM信号和所述第二PWM信号的PWM循环周期，并且所述第一时间解码转换器和所述第二时间解码转换器的所述计数器可各自被配置来对由所述第一PWM信号或所述第二PWM信号中的相应一个限定的PWM循环周期中的所述参考时钟信号的循环数进行计数以提供计数值。所述参考时钟信号的频率可在所述第二模式下比在所述第一模式下更大。
在一些示例中，所述第一时间编码调制器和所述第二时间编码调制器中的每一者可包括：前向信号路径，所述前向信号路径被配置来在第一输入端处接收所述相应的第一组合信号或所述第二组合信号；以及反馈路径，所述反馈路径与所述前向信号路径的至少一部分形成反馈回路。比较器可位于所述反馈回路内所述前向信号路径中，并且在所述反馈回路内也可存在滤波器布置。在一些实例中，所述比较器可被布置来在第一比较器输入端处接收相关的第一组合信号或第二组合信号，并且在第二比较器输入端处接收来自所述反馈路径的信号。所述滤波器布置可被配置来在所述反馈路径中施加滤波。在一些实例中，所述输入信号可与来自所述反馈路径的信号组合，并且供应给比较器输入端以与参考值进行比较。在这种情况下，所述滤波器可被配置来对所述组合信号施加滤波。
在一些示例中，所述比较器是滞后比较器。
所述滤波器布置可包括电阻-电容性滤波器。
在一些示例中，所述第一时间编码调制器和所述第二时间编码调制器中的一者可包括电流发生器，所述电流发生器被配置来接收从所述比较器输出的所述第一PWM信号或所述第二PWM信号中的相应一个，并且在所述PWM信号的第一电压状态的周期期间生成具有第一限定电流的第一受控电流信号，并且在所述PWM信号的第二电压状态的周期期间生成第二受控电流信号。电容器可被配置来通过所述第一受控电流信号充电和放电。
所述处理电路还可包括：信号组合器，所述信号组合器具有被配置来将所述第一输入信号和所述第二输入信号以相加方式组合以生成所述第一组合信号的第一组合器元件以及被配置来将所述第一输入信号和所述第二输入信号以相减方式组合以生成所述第一组合信号的第二组合器元件。在一些示例中，所述第一组合器元件可包括第一电流源和第二电流源，所述第一电流源和所述第二电流源被配置来分别提供由所述第一输入信号和所述第二输入信号限定的电流，其中所述第一电流源和所述第二电流源被配置来向所述第一组合器元件的输出节点供应极性彼此相同的电流。所述第二组合器元件可包括第三电流源和第四电流源，所述第三电流源和所述第四电流源被配置来分别提供由所述第一输入信号和所述第二输入信号限定的电流，其中所述第三电流源和所述第四电流源被配置来向所述第二组合器元件的输出节点供应极性彼此相反的电流。
所述处理电路可实现为集成电路。实施方案还涉及一种电子装置，其包括根据本文所论述的变型中的任一种的处理电路。所述装置可以是以下中的至少一种：电池供电的装置；便携式装置；通信装置；移动电话；智能电话；计算装置；膝上型电脑；笔记本或平板计算机；游戏装置；个人媒体播放器；可穿戴式装置；语音控制装置。
在另一方面，提供一种用于使第一输入值乘以第二输入值的乘法电路，其包括：
第一信号路径，所述第一信号路径被配置来接收所具有的值对应于所述第一输入值与所述第二输入值之和的第一信号，并且生成作为所述第一信号的所述值的平方的函数的第一输出值；
第二信号路径，所述第二信号路径被配置来接收所具有的值对应于所述第一输入值与所述第二输入值之间的差的第二信号，并且生成作为所述第二信号的所述值的平方的函数的第二输出值；以及
减法器，所述减法器用于确定所述第一输出值与所述第二输出值之间的差；
其中所述第一信号路径和所述第二信号路径中的每一者包括自激振荡时间编码调制器和时间解码转换器。
所述乘法电路还可包括信号组合器，所述信号组合器被配置来接收所述第一输入值和所述第二输入值并且生成所述第一信号和所述第二信号。
在另一方面，提供一种处理电路，其包括：
信号组合器，所述信号组合器被配置来接收第一输入信号和第二输入信号，并且生成对应于所述第一输入信号与所述第二输入信号之和的第一组合信号以及对应于所述第一输入信号与所述第二输入信号之间的差的第二组合信号；
第一时间编码调制器和第二时间编码调制器，所述第一时间编码调制器和所述第二时间编码调制器被配置来分别接收所述第一组合信号和所述第二组合信号并且生成具有循环频率的相应的第一循环信号和第二循环信号，其中所述循环频率基本上与(1-R2)成比例，其中R是相对于所述时间编码调制器的输入范围在-1至+1范围内归一化的所述相应时间编码调制器的相应输入的值；以及
第一计数器和第二计数器，所述第一计数器和所述第二计数器被配置来分别接收所述第一循环信号和所述第二循环信号并且产生第一计数值和第二计数值；以及
减法器，所述减法器被配置来确定所述第一计数值与所述第二计数值之间的差。
在一些示例中，所述第一计数器和所述第二计数器各自被配置来生成由参考时钟信号限定的计数周期中的所述第一循环信号或所述第二循环信号的循环数的计数值。
除非明确地相反指示，否则本文论述的各种实现方式的各种特征中的任一种可以任何合适的组合与其他描述的特征中的任一种或多种一起实现。
为了更好地理解本公开的示例并且更清楚地示出可实行示例的方式，现将仅通过举例的方式对以下附图进行参考，在附图中：
图1示出根据实施方案的处理电路的一个示例；
图2a示出根据一个实施方案的适合于在处理电路中使用的时间编码调制器和时间解码转换器的一个示例，并且图2b更详细地示出时间编码调制器的示例；
图3示出来自时间编码调制器的输出信号的形式；
图4一般示出可生成用于时间编码调制器的组合信号的方式；
图5示出组合电路的一个示例；并且
图6示出时间编码调制器的另一个示例。
实施方案涉及用于信号的处理的方法和设备，特别地涉及使两个信号相乘在一起。本公开的实施方案适合于模拟信号的相乘并且可提供数字输出。
图1大体示出根据实施方案的用于乘法的处理电路100。处理电路100分别在输入端101a和101b处接收第一输入信号S1和第二输入信号S2。信号S1和S2可以是模拟信号，例如，在其中信号的电压电平可被看作信号的值的模拟电压信号，或者在其中电流的大小表示信号值的大小的模拟电流信号。在一些实施方案中，输入信号S1和S2可表示希望相乘的信号值，例如，第一信号S1可具有值X并且第二信号S2可具有值Y，并且可希望生成对应于X乘以Y的值。在这种情况下，输入信号S1和S2可输入到信号组合器102，所述信号组合器102生成对应于第一信号与第二信号之和(即，S1+S2)的第一组合信号SC1。因此，第一组合信号SC1具有对应于X+Y的值。信号组合器102还生成对应于第一信号与第二信号之间的差(即，S1-S2)的第二组合信号SC2。因此，第二组合信号SC2具有对应于X-Y的值。如下文将更详细地描述，组合器102可实现为将组合信号SC1和SC2提供为模拟信号的模拟电路，例如，如果输入信号S1和S2被接收为或转换为模拟电流信号，则组合器102可将用于组合信号SC1的电流以相加方式组合，并且将用于组合信号SC2的电流以相减方式组合。
第一组合信号SC1和第二组合信号SC2输入到相应时间编码调制器(TEM)103a和103b(统称或通称为103)中。TEM 103a和103b基于输入到TEM的相应组合信号SC1或SC2各自生成相应的时间编码信号。在本公开的实施方案中，每个TEM 103生成重复或循环的脉冲宽度调制(PWM)信号SPWM1或SPWM2，其中PWM循环频率基本上取决于TEM的输入(即，第一组合信号Sc1或第二组合信号Sc2)的值的平方。
如下文将更详细地描述，可实现各种不同类型的TEM，其中PWM占空比以及总PWM循环频率根据TEM的输入的值而变化，并且其中循环频率基本上取决于TEM的输入的值的平方，例如如下：
FPWM＝F0(1-R2) (等式1)
其中FPWM是从TEM 103输出的PWM信号的循环频率，F0是输入为零大小的PWM循环频率(即，极限循环频率)，并且R是在输入范围内的输入的归一化值，例如通过某个适当值归一化成具有在-1至+1范围内的值，其中-1和+1对应于输入信号的值(即，将渐近地导致具有零频率的输出信号的输入信号电平)的下限和上限。
PWM信号SPWM1和SPWM2输入到相应的时间解码转换器(TDC)104a和104b(统称或通称为104)，所述TDC 104基于相应PWM信号的周期或频率产生具有值(例如，计数值)的数字信号D1或D2。然后通过减法器105将来自每个TDC 104的数字信号D1和D2彼此相减以产生数字输出信号DOUT。
因此，数字输出信号DOUT具有基于两个计数值D1与D2之间的差的值：
DOUT＝D2-D1 (等式2)
如上所指出，值D1和D2取决于相关PWM信号SPWM1或SPWM2的循环频率FPWM。在TDC 104所产生的计数值直接表示相关PWM信号的循环频率的情况下，则：
DOUT＝FPWM2-FPWM1 (等式3)
其中FPWM1和FPWM2是第一PWM信号和第二PWM信号的相应循环频率。从上文等式1可看出，PWM循环频率之间的差取决于TEM103a和103b的相应输入的值(即，第一组合信号SC1和第二组合信号SC2的值)的平方之间的差。
如上所论述，第一组合信号SC1布置成具有对应于X+Y的值，并且第二组合信号SC2布置成具有对应于X-Y的值。因此：
DOUT＝D2-D1＝F0(1-(X-Y)2)-F0(1-(X+Y)2)
＝-F0(X-Y)2+F0(X+Y)2 (等式4)
因此：
DOU丁＝4F0XY (等式5)
因此可看出，数字输出DOUT的值以已知方式与值X和Y的乘积相关。
因此，处理电路100可接收具有值X和Y的输入信号S1和S2，并且生成对应于X和Y的乘积的数字值。输入信号S1和S2可以是模拟信号，并且因此处理电路100可用于使模拟信号相乘。输出值可以是数字的，并且因此模拟信号的相乘可实现为从模拟转换到数字的过程的一部分，例如以允许进一步进行下游处理。两个TEM 103以及相应TDC 104的布置可实现为相对小且低功率电路，并且因此本发明的实施方案不需要复杂模拟电路或用于数字处理的大量逻辑门来实现乘法。
图2a示出可用于处理电路100的合适TEM 103的一个示例以及合适TDC 104的示例。在此示例中，TEM 103包括比较器201，所述比较器201被布置来接收输入模拟信号SC，例如，第一组合信号SC1或第二组合信号SC2。将用于TEM的输入信号SC提供给比较器201的第一比较器输入端。
比较器201将第一比较器输入端处的信号SC与第二比较器输入端处接收的信号进行比较，并且基于所述比较生成输出PWM信号SPWM。反馈路径也从比较器201的输出端延伸到第二比较器输入端，以用于向第二比较器输入端提供反馈信号SFB。滤波器布置202被布置来向反馈路径施加滤波以提供反馈信号SFB。因此，TEM 103是自激振荡TEM，如本领域技术人员将理解的。
在一些实施方案中，比较器201可以是迟滞比较器。图2b更详细地示出基于迟滞比较器的自激振荡TEM 103。在此示例中，比较器201是迟滞比较器，并且滤波器布置包括RC型无源滤波器，所述RC型无源滤波器具有串联在反馈路径中的阻抗(在这种情况下为电阻器204)和耦接在反馈路径的节点与限定电压(例如，接地)之间的电容205。虽然滤波器布置202可如所示使用电阻器和电容器来实现，但在一些实现方式中可使用其他RC部件，诸如基于FET的电阻和/或电容。
迟滞比较器201比较第一比较器输入端和第二比较器输入端处的信号(即，信号SC和反馈信号SFB)，并且根据所述比较的结果而输出两种输出状态中的任一种，所述两种输出状态例如可以是高电压状态VH和低电压状态VL。迟滞比较器201可操作来向所述比较施加迟滞，使得第一比较器输入端处的信号SC与第二比较器输入端处的信号SFB之间的差分电压必须大于第一阈值(即，比第一阈值正性更高或负性更低)以从一个输出状态转变到另一个输出状态(比如说，从输出状态VL转变到输出状态VH)，但必须低于第二不同阈值(即，比第二不同阈值正性更低或负性更高)以进行相反转变(例如，以从输出状态VH调换到输出状态VL)。这些第一阈值与第二阈值之间的差对应于所施加迟滞的量。在一些实现方式中，第一阈值和第二阈值在大小上可相等并且极性相反，即信号SC与反馈信号SFB之间的差必须大于用于转变到一种状态(比如说，VH)的量+H并且必须小于用于转变到另一种状态的-H。在此实例中，H的大小可视为迟滞比较器201所施加的迟滞的量度。
在一些实施方案中，输出状态VH和VL可例如分别是正电压和负电压，并且可例如是大小相等但彼此极性相反的电压，但可实现大小不等的状态。在一些实施方案中，输出状态中的一种可对应于零电压(即，接地)，而另一种输出状态对应于非零大小的正电压或负电压。在一些实例中，输出状态可以是具有极性相同但不同非零大小的电压。输出状态VH和VL可根据任何合适的参考电压或电源导出，并且可被设计成为可提供独立于任何电源电压的参考电压的相对低噪声或准确电压，例如去耦良好的电源或低噪声参考电压发生器。
因此，将输入到TEM 103的信号SC与根据输出PWM信号SPWM导出的反馈信号SFB进行比较。反馈信号SFB对应于输出信号SPWM的经滤波版本，并且滤波器布置202随时间提供一定延迟和信号平均。因此，如果输出PWM信号SPWM转变为高状态VH，则反馈信号SFB将低于PWM信号SPWM的当前值，并且将在一定时间段内开始增加，即变得正性更高。如果第一比较器输入端处的信号SC在所述时间段内本身相对恒定，则信号SC与反馈信号SFB之间的差将减小，即，变得正性更低/负性更高，直到达到相关阈值并且比较器输出转变到另一种输出状态VL为止。此时，反馈信号SFB的值将开始减小。迟滞比较器201将其输出维持处于低状态VL，直到信号SC与反馈信号SFB之间的差增大到第二阈值(即，负性更低/正性更高)为止。
因此，如果施加到第一比较器输入端的信号SC维持相对恒定电平，则迟滞比较器201的输出将在第一输出状态VH与第二输出状态VL之间连续地循环。在每个输出状态中所花费的时间将取决于反馈信号SFB改变由迟滞限定的量(例如，从等于SC-H的值改变为值SC+H，或相反改变)所花费的时间。这将取决于迟滞的量和反馈信号SFB的改变速率。然而，反馈信号SFB的变化速率将取决于反馈信号SFB的当时值，特别是输出状态的电平与反馈信号SFB的值之间的差，所述当时值继而取决于第一比较器输入端处的信号SC的电平。如上所指出，图2a所示的TEM 103的反馈回路的作用意味着反馈信号SFB将在SC-H与SC+H之间变化，换句话说，反馈信号SFB将基本上沿循输入信号SC的波形，电压纹波为±H。
例如，考虑在第一次转变处，比较器输出从低状态VL转变到高状态VH。为了转变回到低状态VL，信号SC与反馈信号SFB的值之间的差将必须减小到由迟滞的量限定的相关阈值，例如所述差必须减小到-H。如果信号SC的电平相对高，则转变点处的反馈信号SFB的值也将相对高。因此，高输出状态VH的电平与反馈信号SFB的当前值之间的差将相对小。因此，反馈信号SFB的值将仅相对缓慢地增大，并且所述差减小到相关阈值将花费相对长的时间。因此，比较器输出将在相对长的持续时间内保持处于高状态VH，从而导致PWM信号SPWM中高状态的脉冲相对长。然而，如果信号SC的电平在第一次转变时相对低，则此时反馈信号SFB的值也将相对低。因此，在高输出状态VH的电平与反馈信号SFB的值之间的差较大。这将意味着反馈信号SFB将更快地增加，反馈信号SFB与信号SC之间的差将因此更快地减小并且将更快地达到阈值。因此，比较器输出将保持处于高状态VH更短持续时间。相反的情况将适用于低状态VL中的后续持续时间。
因此，对应于PWM信号SPWM中高状态VH的脉冲的持续时间(以及对应地对应于PWM信号SPWM中低状态VL的脉冲的持续时间)取决于TEM的输入(即，信号SC)的电平。时间编码调制器103将模拟输入SC线性地编码为PWM信号SPWM的占空比，即，第一输出状态(例如，VH)的脉冲的持续时间与循环周期的持续时间(即，第一输出状态的脉冲和第二输出状态(例如，VL)的时间上相邻的脉冲的总持续时间)之间的比。然而，总循环PWM循环周期并且因此频率(即，高状态VH和低状态VL的两种脉冲的持续时间)也随输入的值非线性地变化，并且方式为使得PWM循环频率随输入的值的平方显著地变化。因此，本公开的实施方案利用此平方函数。
关于图2b示出的TEM可在相对非常小电路面积中实现并且在使用中具有相对低功率要求，并且因此在一些实施方案中可能特别地有利。因此，提供两个此类TEM既不需要显著的电路面积，也不会产生显著的功率需求，并且因此意味着可通过小且低功率电路来实现乘法。
图3示出从适合于在本公开的实施方案中使用的(例如诸如在图2a或图2b中所示的)时间编码调制器103输出的PWM信号SPWM的原理。PWM信号SPWM在两种输出状态VH与VL之间变化。高状态VH的脉冲的持续时间由α表示，并且低状态VL的脉冲的持续时间由β表示。循环周期T等于α+β。循环周期T也可被看作是从一种输出状态转变到另一种输出状态的实例与同一种转变的下一个实例之间的周期。
如上所述，如同低状态VL的脉冲的持续时间一样，高状态VH的脉冲的持续时间α取决于TEM的输入(即，信号SC)的电平。对于零大小(假设对称迟滞+/-H，其对应于等于VH与VL之间的中间电压的信号参考电压值)的信号，每种状态的脉冲的周期(其在图3中示出为α0和β0)将对称地彼此相等，即各自等于T0/2，其中T0在零大小下为PWM循环周期。如果输入SC的大小增大，则根据一阶按以下等式，一种状态的脉冲的持续时间将增加，而另一种状态的脉冲的持续时间将减小：
α＝T0/2.(1-R)β＝T0/2.(1+R) (等式6)
其中R是在-1至+1范围内归一化的输入信号的电平，其中+1和-1分别表示渐近地给出零频率的输入信号电平的上限和下限。例如，对于诸如图2b所示的TEM，所述TEM输出电压状态VH或VL并且施加对称迟滞，输入信号的归一化电平可通过以下给出：
R＝SC/SLIM (等式7)
其中SC表示输入信号的大小(参考中间电压VMID＝(VH+VL)/2)，并且SLIM是TEM的输入的大小极限，在此示例中等于(VH-VL)/2。应了解，一个脉冲的持续时间的增加不等于另一脉冲的持续时间的减少，并且总循环周期T将改变：
T＝α+β＝T0/(1-R2) (等式8)
因此，输入(即，信号SC)的大小的任何增大将导致循环周期增加，如在图3中通过在非零输入信号大小下持续时间α1和β1以及循环周期的持续时间T1所示。因此，对应于零大小的输入信号的循环周期T0(等于α0+β0)将是具有最短持续时间的循环周期。此状况称为极限周期，并且周期T0是极限循环周期。这对应于最快循环频率F0＝1/T0，其称为极限循环频率。对于诸如图2b所示的TEM，极限循环频率取决于所施加迟滞的量，以及滤波器的时间常数，即电阻和电容的值。
因此，PWM信号SOUT将模拟输入SC的电平编码为输出状态的脉冲之一的占空比，即如α/(α+β)表示。然而，本公开感兴趣的是，根据等式6可看出，总循环周期T取决于TEM的输入R的归一化值的平方。因此，循环周期与1-R2成反比。因此，PWM循环频率FPWM具有取决于如在上文等式1中所述的TEM的输入的频率。因此，两个PWM信号SPWM1和SPWM2的频率之间的差与相应输入的值的平方之间的差成比例。
因此，每个TDC 104被布置来提供指示相关PWM信号的频率或周期的数字输出。返回参考图2a，在此示例中，每个TDC 104包括接收相关PWM信号SPWM以及参考时钟信号CLK的计数器203。
在一些实施方案中，计数器可被配置来确定频率值，即对于较高频率将增大，而对于较低频率将减少的值。在这种实施方案中，TDC 104可有效地对由参考时钟信号CLK限定的连续数量的计数周期中的每一个内的PWM循环数进行计数。例如，计数器203可被布置来针对相关PWM信号SPWM中的每个上升沿递增。计数器203通过参考时钟信号CLK计时，以便针对参考时钟信号CLK的每个周期输出计数值并且重置。因此，从计数器203输出的计数值是每个计数周期内的PWM循环数的指示。
在这种情况下，从计数器输出的计数值C与PWM的频率成正比，即
C＝FPWM/FCLK (等式9)
其中FCLK是如由参考时钟信号限定的计数周期的频率。
来自每个计数周期的计数值C可作为数字信号D输出，因此从而以由计数周期(例如，参考时钟信号的时钟周期)限定的采样速率提供数字输出。可将相同参考时钟信号CLK供应给TDC 104a和104b以使它们的输出同步，并且显然，参考时钟可用于为数字减法器105计时。
然而，在一些实施方案中，可对来自多个计数周期中的每个计数周期的计数值求和或求平均以使任何量化误差的影响最小化。在一些实施方案中，如果需要，可使用位移位或位移位和加法按期望缩放因子相对容易地缩放计数值，之后从TDC输出。所得数字输出值可用作数字信号D1或D2，如上所述。
因此，提供PWM循环数的计数值具有如下优点：提供可直接用作频率值而无需任何重大处理的值。在此实例中，应相对于使用中预期的最小PWM循环频率来限定由参考时钟信号限定的计数周期，使得每个计数周期中存在足够数量的PWM循环。因此，与最小预期PWM循环频率相比，参考时钟信号的频率可能更低，并且可能显著更低。有利地，这意味着相对慢时钟可用于TDC，这避免了对快时钟和相关联功率需求的需要。
在一些实施方案中，TDC的计数器203可替代地被布置来提供指示PWM信号SPWM的PWM循环周期的计数值。例如，在一些实施方案中，参考时钟信号CLK可以是频率显著大于PWM循环周期的相对快时钟信号。在这种情况下，TDC 104的计数器203可被布置来在PWM循环周期中(例如，在PWM信号SPWM中的连续上升沿之间限定的周期中)对参考时钟信号CLK的时钟循环数进行计数。例如，计数器203可被布置来针对参考时钟信号CLK中的每个上升沿递增。计数器203通过所接收PWM信号时钟信号的例如上升沿计时以便输出计数值。因此，从计数器203输出的计数值是PWM循环周期内的参考时钟循环数的指示。
在这种情况下，从计数器203输出的计数值C与PWM循环周期TPWM成正比，并且因此与PWM循环频率成反比，
即：
C＝TPWM/TCLK＝FCLK/FPWM (等式10)
因此，每个计数值与TEM输入的归一化值R相关，如下所示：
C＝(FCLK/f0).[1/(1-R2)] (等式11)
然而，应注意，在R值相对小的情况下，1/(1-R2)近似等于(1+R2)。因此，在一些实施方案中，处理电路可被配置成使得第一组合信号SC1和第二组合信号SC2的值约束成使得每个信号所具有的归一化值相对小，例如不大于一半，即，处理电路可被配置成使得针对每个组合信号R≤0.5，以使得PWM循环频率降低小于25％。因此，处理电路可被配置成使得第一组合信号和第二组合信号中的每一个的值限制成不大于相应第一时间编码调制器或第二时间编码调制器的最大输入信号电平的一半。在这种情况下：
C≈(FCLK/F0).(1+R2) (等式12)
在这种情况下，如果将来自TDC 104的计数值用作数字值D1和D2，则数字输出DOUT可被看作：
DOuT＝D2-D1≈(FCLK/F0).[(1+(X-Y)2)-(1+(X+Y)2)]
≈(FCLK/F0).[(X-Y)2-(X+Y)2] (等式13)
因此：
DOUT≈-(FCLK/F0).(4XY) (等式14)
因此，计数值的差可再次以合理准确度提供与希望相乘的值的乘积相关的值。
将理解，在这种实施方案中，计数器对可随PWM循环周期变化的计数周期有效地计数，并且因此每个计数器将具有可变的采样率。为了在两个TDC 104a和104b的输出之间提供同步，TDC可被布置来将它们的输出重新定时到某个外部时钟，和/或TDC可在限定帧周期中组合来自若干连续PWM循环的计数值，以例如输出针对帧周期的平均计数值。
使用快参考时钟并且对由快参考时钟限定的周期中的快参考时钟的循环数进行计数意味着TDC可有效地提供针对每个PWM循环周期的采样计数值，其时间分辨率由快时钟信号的频率确定。因此，这允许TDC的输出(即，D1和D2)具有相对快的有效采样速率，但采样速率是可变的，并且从每个TDC减去这些值提供对所需乘法值的近似。相比之下，对由较慢时钟信号限定的计数周期中的PWM循环周期数进行计数的替代性方法提供可用于给予期望乘法更准确表示的固定采样速率和计数值，但由于采样周期更多地对应于多个PWM循环周期，因此更新速率慢得多，并且可能有必要对来自若干计数周期的结果求平均以提供期望准确度水平。
在一些应用中，TEM 103a和103b可被配置来提供所具有的极限循环频率f0为几兆赫兹(比如说，在一个示例中为3MHz)的PWM信号。如果TDC 104被布置来对由PWM信号SPWM限定的周期中的相对快时钟信号的时钟循环或周期数进行计数，则快时钟可具有几百兆赫兹(比如说，300MHz)的频率。替代地，如果TDC对由较慢时钟信号限定的计数周期中的PWM信号的循环数进行计数，则所述时钟信号可具有几百千赫兹(例如，300kHz)的频率。本领域技术人员将能够确定用于给定应用的合适方法。
在一些实例中，TDC 104a和104b可选择性地可操作来使用这两种方法中的任一种操作以提供两种操作模式。因此，每个TDC 104可在第一模式下操作以对由具有相对较慢频率的时钟信号CLK限定的计数周期中的PWM信号SPWM的循环数进行计数，并且可在第二模式下操作以对由PWM信号SPWM限定的周期中的具有相对较快频率的时钟信号的循环数进行计数。这可允许处理电路100选择性地提供两种操作模式。使用较快时钟信号的第二模式可提供较快更新速率和较低时延，但可由于较快时钟而消耗更多功率。第一模式提供较慢更新速率但消耗更少功率，因此可有利地用于在其中可能需要信号相乘作为系统检测来自传声器或其他传感器的信号活动的一部分的系统待机或“始终在线”模式。
在任何情况下，TDC 104可由相对简单、小且低功率电路来实现。
因此，就功率和电路面积而言，可通过使用两个TEM 103以及相应的TDC 104有效地实现两个值X和Y的相乘。
当然将理解，上述特定类型的TEM仅仅是一种特定类型的TEM，并且其他类型的TEM是已知的。例如，常规的异步西格玛德尔塔调制器(ASDM)是已知类型的自激振荡TEM，其可接收输入并且输出具有PWM频率的PWM信号，所述PWM频率基本上取决于输入的值的平方。常规的ASDM可接收输入并且将其与输入端处的反馈信号组合到积分器。将来自积分器(其可被看作回路滤波器)的输出输入到比较器(其可为迟滞比较器)的一个比较器输入端。来自积分器的输出将以由输入以及反馈信号限定的速率斜升或斜降，并且因此导致产生占空比取决于ASDM的输入的电平的PWM输出信号。PWM循环频率也将是输入的值的平方的函数。在一些实例中，代替在比较中施加迟滞，可在反馈信号的反馈回路中施加延迟。因此，本公开的实施方案可用任何合适类型的TEM(例如，任何合适的自激振荡TEM，诸如ASDM)作为TEM103实现。同样地，虽然可通过使用简单计数器来实现小尺寸和低功率TDC，但可实现任何合适类型的TDC。
在任何情况下，为了提供期望乘法，第一TEM 103a的输入被布置成具有对应于希望相乘的值之和(即，X+Y)的值，并且第二TEM 103的输入被布置成具有对应于这些值之间的差(即，X-Y)的值。在一些实例中，第一信号S1和第二信号S2可能已经通过某个上游模块的操作而具有所需关系，所述某个上游模块可以或可以不作为与处理电路100相同的集成电路的一部分。然而，在一些实施方案中，所接收第一信号S1和第二信号S2可各自指示希望相乘的值中的一个，在这种情况下，可存在如关于图1所论述的信号组合器102，以生成组合信号SC1和SC2以用于输入到TEM 103。
图4示出合适的信号组合器的一个示例的原理。组合器102接收所具有的值分别对应于X和Y的输入信号S1和S2。第一组合器元件401a(例如，加法器)将第一信号和第二信号的值以相加方式组合在一起，并且输出第一组合信号SC1。第二组合器元件402a(例如，减法器)将第一信号和第二信号的值以相减方式组合在一起以提供减法，并且输出第二组合信号SC2。第一组合器元件401a和第二组合器元件401b的形式可取决于输入信号的类型。模拟电压信号可以任何方便方式组合，例如，通过转换为可相对容易地组合以进行加法或减法的对应电流信号。
图5更详细地示出信号组合器102的一个特定示例。第一组合器元件401a包括被配置来提供电流以对电容器502a充电的两个电流源5011和5012(统称或通称为501)。电流源5011和5012由分别由第一输入信号S1和第二输入信号S2导出的控制信号驱动，以便提供对应于值X和Y的电流。例如，电流源可以是可编程电流源或电压至电流转换器的输出级。在第一组合器元件401a中，电流源5011和5022两者被布置来将电流以相加方式提供给第一组合器元件401a的输出节点，即，两个电流源向输出节点提供相同极性的电流。这提供可被供应给TEM 103a的所具有的值对应于X+Y的第一组合信号SC1。取决于TEM的类型，电流信号可直接供应给TEM，或者可例如通过施加到限定阻抗(未示出)而转换为电压信号。
第二组合器元件401b也包括两个电流源5013和5014，所述两个电流源5013和5014由分别由第一输入信号S1和第二输入信号S2导出的控制信号驱动，以便提供对应于值X和Y的电流。然而，在这种布置中，电流源5013拉出电流，而电流源5013灌入电流，即，电流源在输出节点处驱动相反极性的电流。这种布置提供所具有的值对应于X-Y的第二组合信号SC2。
当然，将了解，图4和图5所示的布置仅仅是可组合两个信号的方式的一些示例，并且本领域技术人员将理解，可在不脱离本公开的范围的情况下选取多种其他方式来组合信号。
图6示出用于TEM 103的替代性布置，其类似于图2b所示的布置，但其中滤波器布置202包括电流发生器601，所述电流发生器601被配置来生成具有根据迟滞比较器201的输出状态而变化的电流的电流信号。在图6所示的示例中，电流发生器包括：用于生成限定正电流+i的第一电流源6011；以及用于生成限定负电流-i的第二电流源6022，即，第二电流源6022充当电流宿。控制第一电流源6021和第二电流源和6022以根据比较器201的输出状态生成正电流或负电流，也就是说，当输出信号SOUT处于一种状态时生成正电流+i，并且当输出信号SOUT是另一种状态时生成负电流-i。将从电流发生器601输出的电流信号供应给耦接到反馈电容器603的节点，所述节点也通过阻抗604偏置到参考电压VR。因此，取决于反馈电容器603的极性，电流信号对其充电或放电。充电和放电的速率取决于电流发生器所产生的电流的大小，但是也取决于通过阻抗604的电流，所述通过阻抗604的电流继而取决于反馈电容器的电压与参考电压VR之间的差，所述参考电压VR可方便地对应于零大小输入信号的电压，例如中点电压。因此，反馈电容器的电压为迟滞比较器201提供经滤波的反馈信号SFB。
使用电流发生器的一个实际优点在于，它避免了对电压缓冲器的需要来提供准确电压电平VH和VL，以便例如避免电源电压变化的影响。此类缓冲器需要被很好地设计以便避免由于反馈负载从VH切换到VL(以及相反切换)而产生的瞬态效应，并且因此可需要比简单电流源更大的功率和芯片面积，所述简单电流源的输出可简单地从输出节点引导到某个其他节点。电流源滤波器实施方案还提供如下另外的优点：总谐波失真由于输进到第二反相比较器输入端中的电压的改善的线性上升和下降而得以减小。
在图6的布置的变化形式中，输入信号SC可施加到阻抗604，并且参考信号VR可施加到比较器201的非反相输入端。应牢记，信号SC相对于PWM周期频率缓慢地变化，一般操作是类似的，并且耦接到反馈电容器603的未接地端子的节点上的电压现在参考电压VR附近变化，波动为+/-H。比较器201的共模输入电压的范围的减小可简化其设计或允许较低电源电压。
因此，实施方案提供可提供信号的相乘的处理电路。通过使用TEM和TDC，可实现可因此形成为功能电路的一部分而无需显著空间的小且低功率电路。处理电路可将两个模拟信号相乘在一起。
一些实施方案涉及使所接收模拟信号乘以变量作为某种处理的初始阶段，并且在下游施加进一步处理。此类进一步处理在模拟域中实现起来可能是困难或复杂的，并且因此可方便地实现为数字处理。这种布置将在处理路径的某个部分处需要模数转换器(ADC)，并且通常所接收的模拟信号将被供应给ADC，并且在数字域中施加所有处理(包括乘法)。本发明的实施方案提供乘法作为从模拟到数字的转换过程的一部分，并且因此与提供单独的ADC和数字乘法布置相比节省空间和功率。
因此，实施方案可有利地应用于模拟信号的相乘。然而，相同的原理可应用于数字信号或值的相乘，并且在一些实施方案中，输入信号S1和S2可以是数字的。例如，参考图5，电流源501可以是数字可编程电流源，并且因此值X和Y可以是用于对输出电流进行编程的数字值。在一些应用中，出于尺寸和/或功率益处，实现这种乘法布置而不是常规数字乘法可能是有益的。
因此，技术人员将认识到，上述设备和方法的一些方面可体现为例如非易失性载体介质(诸如磁盘、CD-ROM或DVD-ROM)、编程存储器(诸如只读存储器(固件))或数据载体(诸如光学或电气信号载体)上的处理器控制代码。对于许多应用，本发明的实施方案将在DSP(数字信号处理器)、ASIC(专用集成电路)或FPGA(现场可编程门阵列)上实现。因此，代码可包括常规程序代码或微代码或者例如用于设置控制ASIC或FPGA的代码。代码还可包括用于动态地配置诸如可再编程逻辑门阵列的可再配置设备的代码。类似地，代码可包括用于硬件描述语言(诸如Verilog TM或VHDL)的代码。如技术人员将了解，代码可在彼此通信的多个耦接部件之间分布。在适当的情况下，实施方案还可使用在现场可(再)编程模拟阵列或类似装置上运行以便配置模拟硬件的代码来实现。
本发明的一些实施方案可被布置为音频处理电路(例如，可在主机装置中提供的音频电路)的一部分。根据本发明的实施方案的电路可实现为集成电路。在使用中，一个或多个传声器可连接到集成电路。
本发明的实施方案可在主机装置(尤其是便携式和/或电池供电的主机装置)中实现。装置可以是通信装置，诸如移动电话、蜂窝电话或智能电话等。装置可以是例如计算装置，例如诸如膝上型计算机、笔记本或平板计算机或游戏装置。装置可以是例如个人媒体播放器，例如诸如音频播放器或视频播放器。装置可以是可穿戴装置(诸如智能手表)，和/或可以是语音控制或语音激活装置。
应注意，上述实施方案说明而非限制本发明，并且本领域技术人员将能够在不脱离随附权利要求的范围的情况下设计许多替代实施方案。词语“包括”并不排除存在除权利要求中所列出的那些之外的元件或步骤，“一个”或“一种”并不排除复数，并且单个特征或其他单元可实现权利要求中叙述的若干单元的功能。权利要求中的任何附图标号不应被解释为限制权利要求的范围。诸如放大或增益的术语包括可能对信号应用缩放因子或小于1的缩放因子。

Claims (20)

1.一种处理电路，其包括：
第一时间编码调制器，所述第一时间编码调制器被配置来接收对应于第一输入信号与第二输入信号之和的第一组合信号，并且生成所具有的循环频率基本上取决于所述第一组合信号的值的平方的第一PWM信号；
第二时间编码调制器，所述第二时间编码调制器被配置来接收对应于所述第一输入信号与所述第二输入信号之间的差的第二组合信号，并且生成所具有的循环频率基本上取决于所述第二组合信号的值的平方的第二PWM信号；
第一时间解码转换器，所述第一时间解码转换器被配置来接收所述第一PWM信号并且基于所述第一PWM信号的第一参数提供第一计数值；
第二时间解码转换器，所述第二时间解码转换器被配置来接收所述第二PWM信号并且基于所述第二PWM信号的第二参数提供第二计数值；以及
减法器，所述减法器被配置来确定所述第一计数值与所述第二计数值之间的差，并且基于所述第一计数值与所述第二计数值之间的所述差输出输出信号。
2.根据权利要求1所述的处理电路，其中所述第一参数是所述第一PWM信号的PWM循环频率，并且所述第二参数是所述第二PWM信号的PWM循环频率。
3.根据权利要求2所述的处理电路，其中所述第一时间解码转换器和所述第二时间解码转换器各自包括计数器，所述计数器被配置来接收参考时钟信号并且对由所述参考时钟信号限定的连续计数周期中的每一个中的PWM循环数进行计数以提供计数值。
4.根据权利要求1所述的处理电路，其中所述第一参数是所述第一PWM信号的PWM循环周期，并且所述第二参数是所述第二PWM信号的PWM循环周期。
5.根据权利要求5所述的处理电路，其中所述第一时间解码转换器和所述第二时间解码转换器各自包括计数器，所述计数器被配置来接收参考时钟信号并且对由所述第一PWM信号或所述第二PWM信号中的相应一个限定的PWM循环周期中的所述参考时钟信号的循环数进行计数以提供计数值。
6.根据权利要求5所述的处理电路，其中所述处理电路被配置成使得所述第一组合信号和所述第二组合信号中的每一者的所述值限制为不大于限定极限，使得相应的所述第一PWM信号或所述第二PWM信号的循环频率的最大变化不大于25％。
7.根据权利要求1所述的处理电路，其中所述第一时间解码转换器和所述第二时间解码转换器各自包括相应的计数器，所述相应的计数器被配置来接收参考时钟信号，并且其中所述处理电路能够选择性地在第一模式或第二模式下操作，其中：
在所述第一操作模式下，所述第一参数和所述第二参数分别是所述第一PWM信号和所述第二PWM信号的PWM循环频率，并且所述第一时间解码转换器和所述第二时间解码转换器的所述计数器各自被配置来对由所述参考时钟信号限定的连续计数周期中的每一个中的PWM循环数进行计数以提供计数值；
在所述第二操作模式下，所述第一参数和所述第二参数分别是所述第一PWM信号和所述第二PWM信号的PWM循环周期，并且所述第一时间解码转换器和所述第二时间解码转换器的所述计数器各自被配置来对由所述第一PWM信号或所述第二PWM信号中的相应一个限定的PWM循环周期中的所述参考时钟信号的循环数进行计数以提供计数值；并且
所述参考时钟信号的频率在所述第二模式下比在所述第一模式下更大。
8.根据任一前述权利要求所述的处理电路，其中所述第一时间编码调制器和所述第二时间编码调制器中的每一者包括：
前向信号路径，所述前向信号路径被配置来在第一输入端处接收相应的所述第一组合信号或所述第二组合信号；
反馈路径，所述反馈路径与所述前向信号路径的至少一部分形成反馈回路；
比较器，所述比较器位于所述反馈回路内所述前向信号路径中；以及
滤波器布置，所述滤波器布置位于所述反馈回路内。
9.根据权利要求8所述的处理电路，其中所述比较器是迟滞比较器。
10.根据权利要求8或权利要求9所述的处理电路，其中所述滤波器布置包括电阻-电容性滤波器。
11.根据权利要求8或权利要求9所述的处理电路，其中所述时间编码调制器包括：
电流发生器，所述电流发生器被配置来接收从所述比较器输出的所述第一PWM信号或所述第二PWM信号中的相应一个，并且在所述PWM信号的第一电压状态的周期期间生成具有第一限定电流的第一受控电流信号，并且在所述PWM信号的第二电压状态的周期期间生成第二受控电流信号；以及
电容器，所述电容器被配置来通过所述第一受控电流信号充电和放电。
12.根据任一前述权利要求所述的处理电路，其还包括：信号组合器，所述信号组合器具有被配置来将所述第一输入信号和所述第二输入信号以相加方式组合以生成所述第一组合信号的第一组合器元件以及被配置来将所述第一输入信号和所述第二输入信号以相减方式组合以生成所述第一组合信号的第二组合器元件。
13.根据权利要求12所述的处理电路，其中：
所述第一组合器元件包括第一电流源和第二电流源，所述第一电流源和所述第二电流源被配置来分别提供由所述第一输入信号和所述第二输入信号限定的电流，其中所述第一电流源和所述第二电流源被配置来向所述第一组合器元件的输出节点供应极性彼此相同的电流；并且
所述第二组合器元件包括第三电流源和第四电流源，所述第三电流源和所述第四电流源被配置来分别提供由所述第一输入信号和所述第二输入信号限定的电流，其中所述第三电流源和所述第四电流源被配置来向所述第二组合器元件的输出节点供应极性彼此相反的电流。
14.根据任一前述权利要求所述的处理电路，其被实现为集成电路。
15.一种电子装置，其包括根据任一前述权利要求所述的处理电路。
16.根据权利要求15所述的电子装置，其中所述装置是以下中的至少一种：电池供电的装置；便携式装置；通信装置；移动电话；智能电话；计算装置；膝上型电脑；笔记本或平板计算机；游戏装置；个人媒体播放器；可穿戴式装置；语音控制装置。
17.一种用于使第一输入值乘以第二输入值的乘法电路，其包括：
第一信号路径，所述第一信号路径被配置来接收所具有的值对应于所述第一输入值与所述第二输入值之和的第一信号，并且生成作为所述第一信号的所述值的平方的函数的第一输出值；
第二信号路径，所述第二信号路径被配置来接收所具有的值对应于所述第一输入值与所述第二输入值之间的差的第二信号，并且生成作为所述第二信号的所述值的平方的函数的第二输出值；以及
减法器，所述减法器用于确定所述第一输出值与所述第二输出值之间的差；
其中所述第一信号路径和所述第二信号路径中的每一者包括自激振荡时间编码调制器和时间解码转换器。
18.根据权利要求17所述的乘法电路，其包括：信号组合器，所述信号组合器被配置来接收所述第一输入值和所述第二输入值并且生成所述第一信号和所述第二信号。
19.一种处理电路，其包括：
信号组合器，所述信号组合器被配置来接收第一输入信号和第二输入信号，并且生成对应于所述第一输入信号与所述第二输入信号之和的第一组合信号以及对应于所述第一输入信号与所述第二输入信号之间的差的第二组合信号；
第一时间编码调制器和第二时间编码调制器，所述第一时间编码调制器和所述第二时间编码调制器被配置来分别接收所述第一组合信号和所述第二组合信号并且生成具有循环频率的相应第一循环信号和第二循环信号，其中所述循环频率基本上与(1-R2)成比例，其中R是相对于所述时间编码调制器的输入范围在-1至+1范围内归一化的相应时间编码调制器的相应输入的值；以及
第一计数器和第二计数器，所述第一计数器和所述第二计数器被配置来分别接收所述第一循环信号和所述第二循环信号并且产生第一计数值和第二计数值；以及
减法器，所述减法器被配置来确定所述第一计数值与所述第二计数值之间的差。
20.根据权利要求19所述的处理电路，其中所述第一计数器和所述第二计数器各自被配置来生成由参考时钟信号限定的计数周期中的所述第一循环信号或所述第二循环信号的循环数的计数值。
CN201980050966.7A 2018-07-31 2019-07-29 处理电路 Pending CN112514262A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US16/050,990 US10649732B2 (en) 2018-07-31 2018-07-31 Processing circuitry
US16/050,990 2018-07-31
GB1813849.5 2018-08-24
GB1813849.5A GB2576057B (en) 2018-07-31 2018-08-24 Processing circuitry
PCT/GB2019/052123 WO2020025940A1 (en) 2018-07-31 2019-07-29 Processing circuitry

Publications (1)

Publication Number Publication Date
CN112514262A true CN112514262A (zh) 2021-03-16

Family

ID=63715207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980050966.7A Pending CN112514262A (zh) 2018-07-31 2019-07-29 处理电路

Country Status (4)

Country Link
US (1) US10649732B2 (zh)
CN (1) CN112514262A (zh)
GB (2) GB2597829B (zh)
WO (1) WO2020025940A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7167544B2 (ja) * 2018-08-10 2022-11-09 株式会社リコー 学習装置および学習方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2995304A (en) * 1954-12-29 1961-08-08 Gen Electric Electrical multiplying circuit
US3780273A (en) * 1972-06-12 1973-12-18 Leeds & Northrup Co Analog-to-digital wattmeter multiplier
JPH0821049B2 (ja) 1987-09-24 1996-03-04 株式会社東芝 乗算器
US7996452B1 (en) * 2006-11-10 2011-08-09 Hrl Laboratories, Llc Pulse domain hadamard gates
US9141339B2 (en) 2012-12-12 2015-09-22 Djuro Zrilic Delta-modulation signal processors: linear, nonlinear and mixed

Also Published As

Publication number Publication date
GB2597829A (en) 2022-02-09
GB202108400D0 (en) 2021-07-28
GB201813849D0 (en) 2018-10-10
US10649732B2 (en) 2020-05-12
WO2020025940A1 (en) 2020-02-06
GB2576057B (en) 2021-08-04
GB2576057A (en) 2020-02-05
GB2597829B (en) 2022-07-13
US20200042288A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
US10566992B2 (en) Modulators
US11251787B2 (en) Modulators
GB2557750A (en) Class-D Amplifier Circuits
US9467774B2 (en) System and method for a PCM interface for a capacitive signal source
US9419643B2 (en) Delta sigma modulator
CN112514262A (zh) 处理电路
US10833654B2 (en) Oscillator circuit with comparator delay cancelation
US20110270427A1 (en) Digital/analog convertor and digital audio processing circuit adopting the same
KR102094469B1 (ko) 디지털-아날로그 변환 장치 및 방법
US10263633B2 (en) Modulators
JP2014207569A (ja) ランプ波生成回路
US7911256B2 (en) Dual integrator circuit for analog front end (AFE)
JPH114166A (ja) 逐次比較型ａ／ｄ変換器
CN112088491A (zh) 调制器
JP2012100366A (ja) スイッチング電源の制御回路及び電子機器
WO2009019632A1 (en) Signal processor comprising an integrating analog-to-digital converter
Song et al. A fast-transient over-sampled delta-sigma adaptive DC-DC converter for power-efficient noise-sensitive devices
JP4856659B2 (ja) 半導体集積回路装置
KR20160046696A (ko) 고해상도 아날로그-디지털 변환기를 포함하는 센서 장치
GB2568553A (en) Activity detection
JP2008306658A (ja) スイッチトキャパシタ積分回路及びデルタシグマａ／ｄ変換器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination