JPH0821049B2 - 乗算器 - Google Patents
乗算器Info
- Publication number
- JPH0821049B2 JPH0821049B2 JP62237454A JP23745487A JPH0821049B2 JP H0821049 B2 JPH0821049 B2 JP H0821049B2 JP 62237454 A JP62237454 A JP 62237454A JP 23745487 A JP23745487 A JP 23745487A JP H0821049 B2 JPH0821049 B2 JP H0821049B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- output
- input
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R22/00—Arrangements for measuring time integral of electric power or current, e.g. electricity meters
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R21/00—Arrangements for measuring electric power or power factor
- G01R21/133—Arrangements for measuring electric power or power factor by using digital technique
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は、入力信号レベルの積に比例したデジタル
出力信号を得る乗算器に関し、特に集積化に好適な乗算
器に関する。
出力信号を得る乗算器に関し、特に集積化に好適な乗算
器に関する。
（従来の技術） 従来、各々の入力信号の積に比例したデジタル出力信
号を得る乗算器としては、例えば第３図に示すように構
成されたものがある。この乗算器は、２つの入力信号の
各々の電圧値の積に比例した周波数を得るように構成さ
れている。
号を得る乗算器としては、例えば第３図に示すように構
成されたものがある。この乗算器は、２つの入力信号の
各々の電圧値の積に比例した周波数を得るように構成さ
れている。
第３図において、入力端子１に与えられた入力信号
は、その電圧がパルス幅変調器３によってパルス信号に
変調される。このパルス信号は、スイッチ５に与えられ
るとともに、インバータ回路７によって反転され、イン
バータ回路７の出力はスイッチ９に与えられている。す
なわち、スイッチ５はパルス幅変調器３の出力により開
閉制御がなされており、スイッチ９はパルス幅変調器３
の出力を入力とするインバータ回路７の出力により開閉
制御がなされている。
は、その電圧がパルス幅変調器３によってパルス信号に
変調される。このパルス信号は、スイッチ５に与えられ
るとともに、インバータ回路７によって反転され、イン
バータ回路７の出力はスイッチ９に与えられている。す
なわち、スイッチ５はパルス幅変調器３の出力により開
閉制御がなされており、スイッチ９はパルス幅変調器３
の出力を入力とするインバータ回路７の出力により開閉
制御がなされている。
一方、入力端子11に与えられた入力信号は、スイッチ
５を介して、抵抗13とコンデンサ15とからなる平滑回路
17に与えられて平滑化される。また、入力端子11に与え
られた入力信号は、演算増幅器17と抵抗19,21とからな
る反転増幅器23により反転増幅され、反転増幅された信
号はスイッチ９を介して平滑回路17に与えられて平滑化
される。すなわち、入力端子11に与えられた入力信号と
その反転増幅信号を、入力端子１に与えられた入力信号
をパルス変調したパルス信号及びその反転パルス信号に
したがって選択的に切換えて平滑化することにより、各
々の入力端子1,11に与えられる入力信号は、時分割的に
乗算される。
５を介して、抵抗13とコンデンサ15とからなる平滑回路
17に与えられて平滑化される。また、入力端子11に与え
られた入力信号は、演算増幅器17と抵抗19,21とからな
る反転増幅器23により反転増幅され、反転増幅された信
号はスイッチ９を介して平滑回路17に与えられて平滑化
される。すなわち、入力端子11に与えられた入力信号と
その反転増幅信号を、入力端子１に与えられた入力信号
をパルス変調したパルス信号及びその反転パルス信号に
したがって選択的に切換えて平滑化することにより、各
々の入力端子1,11に与えられる入力信号は、時分割的に
乗算される。
乗算結果として平滑回路17により平滑化されたアナロ
グ信号は、電圧−周波数（Ｖ−Ｆ）変換回路25によって
周波数に変換され、これにより、入力信号の各々の電圧
値の積に比例したデジタル信号を得ている。
グ信号は、電圧−周波数（Ｖ−Ｆ）変換回路25によって
周波数に変換され、これにより、入力信号の各々の電圧
値の積に比例したデジタル信号を得ている。
（発明が解決しようとする問題点） このように構成された乗算器にあっては、入力信号を
アナログ的に処理して乗算を行なっているため、アナロ
グ回路を構成するコンデンサ，抵抗等の部材を多く必要
としていた。このため、構成が大型化するとともに、IC
化特にカスタムIC化が困難であるという問題があった。
アナログ的に処理して乗算を行なっているため、アナロ
グ回路を構成するコンデンサ，抵抗等の部材を多く必要
としていた。このため、構成が大型化するとともに、IC
化特にカスタムIC化が困難であるという問題があった。
そこで、この発明は、上記に鑑みてなされたものであ
り、その目的とするところは、構成の小型化を図るとと
もに、IC化に好適な乗算器を提供することにある。
り、その目的とするところは、構成の小型化を図るとと
もに、IC化に好適な乗算器を提供することにある。
（問題点を解決するための手段） 上記目的を達成するために、この発明は、それぞれの
入力信号を最大パルス幅の1/2周期のパルス幅を基準と
して入力信号のレベルに応じてパルス幅が変位しそれぞ
れ非同期となるパルス信号に変換する変換手段と、前記
変換手段から出力されるパルス信号の周波数よりも高い
周波数のパルス信号を出力する発振手段と、前記変換手
段から出力されるパルス信号及び前記発振手段から出力
されるパルス信号を受けて所定の論理演算を行ない、前
記変換手段から出力されるパルス信号のパルス幅に応じ
て前記発振手段から所定時間に出力されるパルス数を算
出して、入力信号レベルの積に比例した信号を得る論理
演算手段とから構成される。
入力信号を最大パルス幅の1/2周期のパルス幅を基準と
して入力信号のレベルに応じてパルス幅が変位しそれぞ
れ非同期となるパルス信号に変換する変換手段と、前記
変換手段から出力されるパルス信号の周波数よりも高い
周波数のパルス信号を出力する発振手段と、前記変換手
段から出力されるパルス信号及び前記発振手段から出力
されるパルス信号を受けて所定の論理演算を行ない、前
記変換手段から出力されるパルス信号のパルス幅に応じ
て前記発振手段から所定時間に出力されるパルス数を算
出して、入力信号レベルの積に比例した信号を得る論理
演算手段とから構成される。
（作用） 上記構成において、この発明は、乗算しようとするそ
れぞれの入力信号を、最大パルス幅の1/2周期のパルス
幅を基準としてそのレベルに応じてパルス幅が変位する
パルス信号に変換し、これらのパルス信号と所定のパル
ス信号との論理演算を行なうことにより入力信号をデジ
タル処理して、それぞれの入力信号レベルの積に比例し
た信号を得るようにしている。
れぞれの入力信号を、最大パルス幅の1/2周期のパルス
幅を基準としてそのレベルに応じてパルス幅が変位する
パルス信号に変換し、これらのパルス信号と所定のパル
ス信号との論理演算を行なうことにより入力信号をデジ
タル処理して、それぞれの入力信号レベルの積に比例し
た信号を得るようにしている。
（実施例） 以下、図面を用いてこの発明の一実施例を説明する。
第１図はこの発明の一実施例に係る乗算器の構成を示
す図、第２図は第１図に示す乗算器の動作波形図であ
る。第１図に示す乗算器は、第３図に示した乗算器と同
様に、２つの入力信号の各々の電圧の積に比例したデジ
タル信号を得るものであるが、パルス幅変調された各々
の入力信号をデジタル処理して乗算を行ない、各々の入
力信号の積に比例したデジタル信号を得るようにしたも
のである。
す図、第２図は第１図に示す乗算器の動作波形図であ
る。第１図に示す乗算器は、第３図に示した乗算器と同
様に、２つの入力信号の各々の電圧の積に比例したデジ
タル信号を得るものであるが、パルス幅変調された各々
の入力信号をデジタル処理して乗算を行ない、各々の入
力信号の積に比例したデジタル信号を得るようにしたも
のである。
第１図において、乗算器は、それぞれ対応した入力端
子31,33から入力信号を受けるパルス幅変調器35,37、発
振器39、分周器41、インバータゲート43,45、アンドゲ
ート47,49、オアゲート51とから構成されている。
子31,33から入力信号を受けるパルス幅変調器35,37、発
振器39、分周器41、インバータゲート43,45、アンドゲ
ート47,49、オアゲート51とから構成されている。
パルス幅変調器35,37は、それぞれ対応する入力端子3
1,33から入力信号を受けて、パルス幅変調を行なうもの
であり、パルス幅変調器35は、その出力パルス信号ａを
インバータゲート43及びアンドゲート47に与え、パルス
幅変調器37は、その出力パルス信号ｂをインバータゲー
ト45及びアンドゲート49に与える。
1,33から入力信号を受けて、パルス幅変調を行なうもの
であり、パルス幅変調器35は、その出力パルス信号ａを
インバータゲート43及びアンドゲート47に与え、パルス
幅変調器37は、その出力パルス信号ｂをインバータゲー
ト45及びアンドゲート49に与える。
パルス幅変調器35は、入力信号を第２図の（ａ）に示
す如く、１周期を2taとし、パルス幅Taを入力電圧Vaに
応じて次式で示すようなパルス信号に変調する。
す如く、１周期を2taとし、パルス幅Taを入力電圧Vaに
応じて次式で示すようなパルス信号に変調する。
Ta＝ta＋τａ ここで、τａは入力電圧Vaに比例した値とする。
一方、パルス幅変調器37は、入力信号を第２図の
（ｂ）に示す如く、１周期を2tbとし、パルス幅Tbを入
力電圧Vbに応じて次式で示すようなパルス信号に変調す
る。
（ｂ）に示す如く、１周期を2tbとし、パルス幅Tbを入
力電圧Vbに応じて次式で示すようなパルス信号に変調す
る。
Tb＝tb＋τｂ ここで、τｂは入力電圧Vbに比例した値とする。
さらに、パルス幅変調器35における出力パルス信号ａ
の周期2taと、パルス幅変調器37における出力パルス信
号ｂの周期2tbとは、位相が相互にランダムになるよう
に、一定時間同期しないように設定されている。
の周期2taと、パルス幅変調器37における出力パルス信
号ｂの周期2tbとは、位相が相互にランダムになるよう
に、一定時間同期しないように設定されている。
発振器39は、第２図の（ｅ）に示す如く、パルス幅変
調器35,37のそれぞれの出力パルス信号の周波数よりも
十分高い周波数で規則的なパルス列信号ｅを出力するも
のであり、出力されるパルス列信号ｅをアンドゲート4
7,49及び分周器41に与える。
調器35,37のそれぞれの出力パルス信号の周波数よりも
十分高い周波数で規則的なパルス列信号ｅを出力するも
のであり、出力されるパルス列信号ｅをアンドゲート4
7,49及び分周器41に与える。
分周器41は、発振器39から与えられるパルス列信号ｅ
を受けて、このパルス列信号ｅの周波数を1/2に分周し
たパルス列信号ｉを出力端子53に与える。
を受けて、このパルス列信号ｅの周波数を1/2に分周し
たパルス列信号ｉを出力端子53に与える。
インバータゲート43は、パルス幅変調器35から与えら
れる出力パルス信号ａを受けてこれを反転し、第２図の
（ｃ）に示す如く、反転出力信号ｃをアンドゲート49に
与える。
れる出力パルス信号ａを受けてこれを反転し、第２図の
（ｃ）に示す如く、反転出力信号ｃをアンドゲート49に
与える。
インバータゲート45は、パルス幅変調器37から与えら
れる出力パルス信号ｂを受けてこれを反転し、第２図の
（ｄ）に示す如く、反転出力信号ｄをアンドゲート47に
与える。
れる出力パルス信号ｂを受けてこれを反転し、第２図の
（ｄ）に示す如く、反転出力信号ｄをアンドゲート47に
与える。
アンドゲート47は、パルス幅変調器35から与えられる
出力パルス信号ａと、インバータゲート45から与えられ
る反転出力信号ｄと、発振器39から与えられるパルス列
信号ｅを受けて、これらの論理積をとり、論理積出力ｆ
をオアゲート51に与える。
出力パルス信号ａと、インバータゲート45から与えられ
る反転出力信号ｄと、発振器39から与えられるパルス列
信号ｅを受けて、これらの論理積をとり、論理積出力ｆ
をオアゲート51に与える。
アンドゲート49は、パルス幅変調器37から与えられる
出力パルス信号ｂと、インバータゲート43から与えられ
る反転出力信号ｃと、発振器39から与えられるパルス列
信号ｅを受けてこれらの論理積をとり、論理積出力ｇを
アオゲート51に与える。
出力パルス信号ｂと、インバータゲート43から与えられ
る反転出力信号ｃと、発振器39から与えられるパルス列
信号ｅを受けてこれらの論理積をとり、論理積出力ｇを
アオゲート51に与える。
オアゲート51は、アンドゲート47の論理積出力ｆと、
アンドゲート49の論理積出力ｇとを受けてこれらの論理
和をとり、論理和出力ｈを出力端子55に与える。
アンドゲート49の論理積出力ｇとを受けてこれらの論理
和をとり、論理和出力ｈを出力端子55に与える。
以上説明したように、この発明の一実施例は構成され
ており、次にこの実施例の作用を第２図を参照して説明
する。
ており、次にこの実施例の作用を第２図を参照して説明
する。
それぞれの入力信号が対応する入力端子31,33に与え
られ、それぞれの入力電圧Va,Vbに応じて、第２図の
（ａ），（ｂ）に示すような出力パルス信号a,bに変調
され、この出力パルス信号a,bの１周期よりも十分に長
い一定時間に、パルス列信号ｅが、第２図の（ｅ）に示
す如く、Ｆ個のパルス信号を出力したとすると、アンド
ゲート47の論理積出力ｆは、第２図の（ｆ）に示すよう
になり、その出力パルス数PAは次式で示されるようにな
る。
られ、それぞれの入力電圧Va,Vbに応じて、第２図の
（ａ），（ｂ）に示すような出力パルス信号a,bに変調
され、この出力パルス信号a,bの１周期よりも十分に長
い一定時間に、パルス列信号ｅが、第２図の（ｅ）に示
す如く、Ｆ個のパルス信号を出力したとすると、アンド
ゲート47の論理積出力ｆは、第２図の（ｆ）に示すよう
になり、その出力パルス数PAは次式で示されるようにな
る。
PA＝ａ・ｄ・Ｆ ＝（ta＋τａ）/2ta ×（tb−τｂ）/2tb ×Ｆ ＝（ta・tb−ta・τｂ ＋tb・τａ−τａ・τｂ） ×F/4ta・tb また、アンドゲート49の論理積出力ｇは、第２図の
（ｇ）に示すようになり、その出力パルス数PBは次式で
示されるようになる。
（ｇ）に示すようになり、その出力パルス数PBは次式で
示されるようになる。
PB＝ｂ・ｃ・Ｆ ＝（ta−τａ）/2ta ×（tb＋τｂ）/2tb ×Ｆ ＝（ta・tb＋ta・τｂ −tb・τａ−τａ・τｂ） ×F/4ta・tb これらの論理積出力f,gはオアゲート51に与えられて論
理和がとられるわけであるが、それぞれの論理積出力f,
gが重複しないため、第２図の（ｈ）に示すようなオア
ゲート51の論理和出力ｈが出力端子55に与えられ、その
出力パルス数PTは次式で表わされる。
理和がとられるわけであるが、それぞれの論理積出力f,
gが重複しないため、第２図の（ｈ）に示すようなオア
ゲート51の論理和出力ｈが出力端子55に与えられ、その
出力パルス数PTは次式で表わされる。
PT＝PA＋PB ＝（ta・tb−τａ・τｂ）×Ｆ /2ta・tb ＝（1/2−τａ・τb/2ta・tb） ×Ｆ 一方、分周器41から出力端子53に与えられるパルス列
信号ｉのパルス数PiはF/2であるため、出力端子53,55に
出力されるパルス信号のパルス数を、図示しないカウン
タあるいはマイコン等で計数して、論理和出力ｈのパル
ス数からパルス列信号ｉのパルス数を減算すれば、以下
に示すようなパルス数が得られる。
信号ｉのパルス数PiはF/2であるため、出力端子53,55に
出力されるパルス信号のパルス数を、図示しないカウン
タあるいはマイコン等で計数して、論理和出力ｈのパル
ス数からパルス列信号ｉのパルス数を減算すれば、以下
に示すようなパルス数が得られる。
Pi−PT＝F/2−F/2 ＋Ｆ×τａ・τb/2ta・tb ＝Ｆ×τａ・τb/2ta・tb すなわち、τａ・τｂは入力電圧Va,Vbに比例した値
であるので、出力端子53に与えられるパルス信号のパル
ス数から出力端子55に与えられるパルス信号のパルス数
を減算すれば、それぞれの入力電圧の積（Va×Vb）に比
例したデジタル信号を得ることができる。ここで、入力
電圧Va,Vbの正負はいずれでもかまわず、４象現（正×
正，正×負，負×正，負×負）の乗算を行なうことがで
きる。
であるので、出力端子53に与えられるパルス信号のパル
ス数から出力端子55に与えられるパルス信号のパルス数
を減算すれば、それぞれの入力電圧の積（Va×Vb）に比
例したデジタル信号を得ることができる。ここで、入力
電圧Va,Vbの正負はいずれでもかまわず、４象現（正×
正，正×負，負×正，負×負）の乗算を行なうことがで
きる。
したがって、入力信号レベルに応じてパルス変調され
たアナログ入力信号をデジタル処理して乗算を行なうよ
うにしているので、容易にIC化特にカスタムIC化するこ
とができるようになる。さらに、IC化しない場合にあっ
ても、コンデンサ、抵抗等の外付け部材が少なくなり、
組み立てを容易にすることができる。
たアナログ入力信号をデジタル処理して乗算を行なうよ
うにしているので、容易にIC化特にカスタムIC化するこ
とができるようになる。さらに、IC化しない場合にあっ
ても、コンデンサ、抵抗等の外付け部材が少なくなり、
組み立てを容易にすることができる。
尚、この発明は上記実施例に限定されるものではな
い。例えば、パルス幅変調器35,37の出力をマイクロコ
ンピュータ等に直接入力し、発振器39から出力されるパ
ルス列信号を用いることなく、ソフトウェアにより処理
するようにしてもよい。また、第１図に示す構成にあっ
ては、論理ゲートとしてインバータゲート、アンドゲー
ト、オアゲートを用いているが、同様の論理演算を行な
うものであれば、他の種類のゲート回路を用いて構成し
てもよいことは勿論である。さらに、上記実施例では２
入力としてが、３入力以上とすることもできる。
い。例えば、パルス幅変調器35,37の出力をマイクロコ
ンピュータ等に直接入力し、発振器39から出力されるパ
ルス列信号を用いることなく、ソフトウェアにより処理
するようにしてもよい。また、第１図に示す構成にあっ
ては、論理ゲートとしてインバータゲート、アンドゲー
ト、オアゲートを用いているが、同様の論理演算を行な
うものであれば、他の種類のゲート回路を用いて構成し
てもよいことは勿論である。さらに、上記実施例では２
入力としてが、３入力以上とすることもできる。
以上説明したように、この発明によれば、それぞれの
入力信号を最大パルス幅の1/2周期のパルス幅を基準と
して入力信号のレベルに応じたパルス幅のパルス信号に
変換し、これらのパルス信号と所定のパルス信号との論
理演算を行ない、それぞれの入力信号レベルの積に比例
した信号を得るようにしたので、入力信号のレベルの正
負に関係なくパルス信号に変換されたそれぞれの入力信
号をデジタル処理することが可能となり、IC化に好適な
乗算器を提供することができる。
入力信号を最大パルス幅の1/2周期のパルス幅を基準と
して入力信号のレベルに応じたパルス幅のパルス信号に
変換し、これらのパルス信号と所定のパルス信号との論
理演算を行ない、それぞれの入力信号レベルの積に比例
した信号を得るようにしたので、入力信号のレベルの正
負に関係なくパルス信号に変換されたそれぞれの入力信
号をデジタル処理することが可能となり、IC化に好適な
乗算器を提供することができる。
第１図はこの発明の一実施例に係る乗算器の構成を示す
図、第２図は第１図に示す乗算器の動作波形図、第３図
は従来の乗算器の一構成を示す図である。 35,37……パルス幅変調器 39……発振器 41……分周期 43,45……インバータゲート 47,49……アンドゲート 51……オアゲート
図、第２図は第１図に示す乗算器の動作波形図、第３図
は従来の乗算器の一構成を示す図である。 35,37……パルス幅変調器 39……発振器 41……分周期 43,45……インバータゲート 47,49……アンドゲート 51……オアゲート
Claims (1)
- 【請求項１】それぞれの入力信号を最大パルス幅の1/2
周期のパルス幅を基準として入力信号のレベルに応じて
パルス幅が変位しそれぞれ非同期となるパルス信号に変
換する変換手段と、 前記変換手段から出力されるパルス信号の周波数よりも
高い周波数のパルス信号を出力する発振手段と、 前記変換手段から出力されるパルス信号及び前記発振手
段から出力されるパルス信号を受けて所定の論理演算を
行ない、前記変換手段から出力されるパルス信号のパル
ス幅に応じて前記発振手段から所定時間に出力されるパ
ルス数を算出して、入力信号レベルの積に比例した信号
を得る論理演算手段と を有することを特徴とする乗算器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62237454A JPH0821049B2 (ja) | 1987-09-24 | 1987-09-24 | 乗算器 |
| DE88115579T DE3883674T2 (de) | 1987-09-24 | 1988-09-22 | Multiplikator und Wattstundenmesser. |
| US07/247,617 US4920312A (en) | 1987-09-24 | 1988-09-22 | Multiplier |
| EP88115579A EP0308924B1 (en) | 1987-09-24 | 1988-09-22 | Multiplier and watt-hour meter |
| KR1019880012356A KR920003537B1 (ko) | 1987-09-24 | 1988-09-23 | 적산기(multiplier) |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62237454A JPH0821049B2 (ja) | 1987-09-24 | 1987-09-24 | 乗算器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6481083A JPS6481083A (en) | 1989-03-27 |
| JPH0821049B2 true JPH0821049B2 (ja) | 1996-03-04 |
Family
ID=17015583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62237454A Expired - Fee Related JPH0821049B2 (ja) | 1987-09-24 | 1987-09-24 | 乗算器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4920312A (ja) |
| EP (1) | EP0308924B1 (ja) |
| JP (1) | JPH0821049B2 (ja) |
| KR (1) | KR920003537B1 (ja) |
| DE (1) | DE3883674T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2239097B (en) * | 1989-12-18 | 1993-08-11 | Gen Electric Co Plc | Electrical power measuring devices |
| JPH0632061B2 (ja) * | 1990-08-27 | 1994-04-27 | 喜光 松本 | アナログ乗算・平均回路及び該回路を使用した電力計回路 |
| US5248935A (en) * | 1991-05-20 | 1993-09-28 | Kabushiki Kaisha Toshiba | Electronic type watthour meter including automatic measuring-error correcting function |
| FR2686994B1 (fr) * | 1992-02-04 | 1997-01-17 | Sagem | Compteur electronique de concommation d'energie electrique. |
| ZA931579B (en) * | 1992-03-06 | 1993-10-06 | South African Micro Electronic | A multiplier circuit and method of operation |
| GB2285694B (en) * | 1993-03-13 | 1997-05-21 | Ampy Automation Digilog | Power Measuring Method |
| JP3234339B2 (ja) * | 1993-03-19 | 2001-12-04 | アジレント・テクノロジー株式会社 | 電力測定装置および方法 |
| JP2539157B2 (ja) * | 1993-05-31 | 1996-10-02 | 株式会社東芝 | 乗算器 |
| AU2521195A (en) * | 1994-05-26 | 1995-12-21 | Min Li | Electrical energy meter |
| GB2306677B (en) * | 1995-11-02 | 2000-10-04 | Siemens Measurements Ltd | Improvements in or relating to electricity meters |
| TW396276B (en) * | 1996-03-01 | 2000-07-01 | Toshiba Corp | Arithmetic unit |
| US5862069A (en) * | 1996-07-12 | 1999-01-19 | Analog Devices, Inc. | Four quadrant multiplying apparatus and method |
| US20080007983A1 (en) * | 2006-06-28 | 2008-01-10 | Honeywell International, Inc. | Frequency-to-voltage converter with analog multiplication |
| US10649732B2 (en) * | 2018-07-31 | 2020-05-12 | Cirrus Logic, Inc. | Processing circuitry |
| GB201901223D0 (en) * | 2019-01-29 | 2019-03-20 | Sentec Ltd | DC current sensor and power meter |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH551013A (de) * | 1972-06-07 | 1974-06-28 | Landis & Gyr Ag | Schaltungsanordnung zur produktbildung aus spannung und strom zwecks messung elektrischer energie. |
| DE2348667B2 (de) * | 1973-09-27 | 1975-08-14 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Elektronischer kWh-Zähler |
| US4055804A (en) * | 1974-12-13 | 1977-10-25 | Mayfield Glenn A | Watt/watthour transducer and amplifier-filter therefor |
| JPS5625088Y2 (ja) * | 1975-01-31 | 1981-06-12 | ||
| US4079313A (en) * | 1977-04-18 | 1978-03-14 | Allen-Bradley Company | Digital watts transducer |
| US4224671A (en) * | 1977-07-30 | 1980-09-23 | Tokyo Shibaura Denki Kabushiki Kaisha | Arithmetic operation apparatus for an electronic watt-hour meter |
| US4498138A (en) * | 1980-10-06 | 1985-02-05 | Square D Company | Electronic watt/var transducer |
| JPS57146121U (ja) * | 1981-03-06 | 1982-09-14 | ||
| JPH0646415B2 (ja) * | 1984-10-23 | 1994-06-15 | 株式会社東芝 | 乗算回路 |
-
1987
- 1987-09-24 JP JP62237454A patent/JPH0821049B2/ja not_active Expired - Fee Related
-
1988
- 1988-09-22 US US07/247,617 patent/US4920312A/en not_active Expired - Lifetime
- 1988-09-22 DE DE88115579T patent/DE3883674T2/de not_active Expired - Fee Related
- 1988-09-22 EP EP88115579A patent/EP0308924B1/en not_active Expired - Lifetime
- 1988-09-23 KR KR1019880012356A patent/KR920003537B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0308924A1 (en) | 1989-03-29 |
| DE3883674T2 (de) | 1994-02-03 |
| DE3883674D1 (de) | 1993-10-07 |
| KR920003537B1 (ko) | 1992-05-02 |
| KR890005528A (ko) | 1989-05-15 |
| EP0308924B1 (en) | 1993-09-01 |
| US4920312A (en) | 1990-04-24 |
| JPS6481083A (en) | 1989-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0821049B2 (ja) | 乗算器 | |
| US3419784A (en) | Magnitude-to-frequency converters | |
| US4584566A (en) | Analog to digital converter | |
| US3947763A (en) | C-MOS electronic kWh meter and method for metering electrical energy | |
| US3701146A (en) | Analog-digital converter using an integrator | |
| US4775841A (en) | Voltage to frequency conversion circuit with a pulse width to period ratio proportional to input voltage | |
| EP0388522A2 (en) | Electronic watt-hour meter with combined multiplier/integrator circuit | |
| JPS6111651Y2 (ja) | ||
| JPH0373034B2 (ja) | ||
| US3674994A (en) | Method and apparatus for multiplying analog electrical quantities | |
| JPH0336936Y2 (ja) | ||
| JPH0522413B2 (ja) | ||
| JP2666364B2 (ja) | 周波数比電圧変換回路 | |
| JPS59161774A (ja) | 乗算型ａ／ｄ変換器 | |
| SU1004903A1 (ru) | Измерительный преобразователь мощности трехфазных цепей | |
| JPH01318179A (ja) | 乗算器 | |
| SU543951A1 (ru) | Корнеизвлекающий частотный преобразователь | |
| JP2505621B2 (ja) | 周期／電圧変換回路 | |
| SU690624A1 (ru) | Цифро-аналоговый преобразователь | |
| SU1013977A1 (ru) | Врем -импульсное множительное устройство (его варианты) | |
| SU395959A1 (ru) | Генератор синусоидальных колебаний | |
| SU731573A1 (ru) | Широтно-импульсный модул тор | |
| JPS60103717A (ja) | 電圧・周波数変換回路 | |
| JP2890552B2 (ja) | 周波数トランスデューサ | |
| SU744624A1 (ru) | Множительно-делительное устройство |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |