JPH0646415B2 - 乗算回路 - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は乗算回路に関する。

〔発明の技術的背景〕

第４図は従来の乗算回路の構成図である。この乗算回路
は、３つの入力電圧信号ｅ１，ｅ２，ｅ３の乗算信号ｅ
１，ｅ２，ｅ３を得るもので、各入力端子１，２，３に
それぞれ対数回路４，５，６が接続されている。これら
対数回路４，５，６からは、各入力電圧信号ｅ１，ｅ
２，ｅ３が対数信号ｅ４，ｅ５，ｅ６にそれぞれ変換さ
れて出力される。つまり、対数信号ｅ４，ｅ５，ｅ６
は、 ｅ４＝log ｅ１ ……………(1) ｅ５＝log ｅ２ ……………(2) ｅ６＝log ｅ３ ……………(3) により表わされる。これら対数信号ｅ４，ｅ５，ｅ６
は、それぞれ加算回路７に送られて加算された加算信号
ｅ７，つまり ｅ７＝log ｅ１＋log ｅ２＋log ｅ３ ＝log （ｅ１・ｅ２・ｅ３） …………(4) となって逆対数回路８に送られる。この逆対数回路８は
入力する加算信号ｅ７を逆対数変換し、その逆対数信号
ｅ８を電圧−周波数コンバータ９に出力する。つまり、
逆対数信号ｅ８は各入力電圧信号ｅ１，ｅ２，ｅ３を乗
算したもので、 ｅ８＝arc log ｅ７ ＝ｅ１・ｅ２・ｅ３ ……………(5) である。そうして、電圧−周波数コンバータ９では、逆
対数信号ｅ８（＝ｅ１・ｅ２・ｅ３）の電圧レベルに比
例した乗算信号（パルス周波数信号）ｅ９に変換して出
力する。

〔背景技術の問題点〕

このように従来の回路では、乗算信号を得るために入力
電圧信号ｅ１，ｅ２，ｅ３を一旦対数信号ｅ４，ｅ５，
ｅ６に変換してから加算して乗算されたｅ７＝log （ｅ
１・ｅ２・ｅ３）を得、さらに、この加算信号ｅ７を逆
対数変換することによってパルス周波数信号ｅ９を得て
いる。このため、回路構成としては、各入力端子１，
２，３ごとに対数回路４，５，６を設け、さらに逆対数
回路８、電圧−周波数コンバータ９など複雑な構成のも
のを設けなければならず、これによって乗算回路全体が
複雑な回路構成となり、精度向上が難かしくなってしま
う。

〔発明の目的〕

本発明は上記実情に基づいてなされたもので、その目的
とするところは、簡単な構成で複数の入力電圧信号の正
確な乗算信号が得られる高精度な乗算回路を提供するこ
とにある。

［発明の概要］ 上記の目的を達成するために、本発明の乗算回路は、複
数の入力信号を、当該各入力信号毎にその信号レベルに
比例したパルス幅で、かつ各入力信号毎に互いに異なっ
た周波数のパルス信号にそれぞれ変換して出力する複数
のパルス幅変調回路と、各パルス幅変調回路から出力さ
れる各パルス信号の周波数よりも十分に高い周波数のパ
ルス信号を出力するパルス信号発振回路と、各パルス幅
変調回路から出力される各パルス信号とパルス信号発振
回路から出力されるパルス信号との論理積信号を得るア
ンドゲート、およびアンドゲートから出力される論理積
信号のうち、一定時間毎にサンプリングされるパルス信
号をカウントして、各入力信号の積に比例したパルス周
波数信号を出力する平均周波数演算回路よりなる乗算信
号作成回路とを備えて構成している。

［発明の実施例］ 以下、本発明に係る乗算回路の一実施例について第１図
ないし第３図を参照して説明する。第１図は本発明の乗
算回路の構成図である。この乗算回路は３つの入力電圧
信号ｅ_a，ｅ_b，ｅ_cの乗算信号を得るもので、入力端子
１０，１１，１２にそれぞれパルス幅変調回路２０，２
１，２２が接続されている。これらパルス幅変調回路２
０，２１，２２は、それぞれ入力電圧信号ｅ_a，ｅ_b，ｅ
_cが入力してこれら入力電圧信号ｅ_a，ｅ_b，ｅ_cの電圧レ
ベルに比例したパルス幅のパルス信号Ｐ１，Ｐ２，Ｐ３
に変調して出力するものである。具体的にパルス幅変調
回路２０，２１，２２の機能について第２図を参照して
説明すると、ｅ_ＩＮは入力電圧信号を示し、Ｐ_out は変
調後に得られるパルス信号を示している。すなわち、パ
ルス幅変調回路２０，２１，２２は、最大入力電圧ｅ
_sat ２分の１の電圧の入力電圧信号ｅ_INの入力により周
期Ｔの半周期(T/2)のパルス幅をもったパルス信号Ｐ
_out を出力し、最大入力電圧ｅ_sat の４分の３の電圧の
入力電圧信号ｅ_INの入力により周期Ｔの４分の３周期
（３Ｔ／４）のパルス幅を持ったパルス信号Ｐ_out を出
力し、さらに最大入力電圧ｅ_sat の入力電圧信号ｅ_INの
入力により周期Ｔのパルス幅のパルス信号Ｐ_out つまり
直流信号を出力するように作動する。なお、各パルス幅
変調回路２０，２１，２２ごとにパルス信号Ｐ１，Ｐ
２，Ｐ３の周期が異なっており、本実施例ではパルス幅
変調回路２０のパルス信号周期Ｔ１は1／3秒、パルス幅
変調回路２１のパルス信号周期Ｔ２は1／4秒、パルス幅
変調回路２２のパルス信号周期Ｔ３は1／5秒にそれぞれ
設定されている。

２３はパルス信号発振回路であって、これは各パルス幅
変調回路２０，２１，２２から出力される各パルス信号
Ｐ１，Ｐ２，Ｐ３の周波数よりも十分に高い周波数（例
えば４０Hz）のパルス信号Ｐ_hを出力するものである。

２４はアンドゲートであり、このアンドゲート２４の各
入力端子には、各パルス幅変調回路２０，２１，２２か
ら出力される各パルス信号Ｐ１，Ｐ２，Ｐ３、およびパ
ルス信号発振回路２３から出力されるパルス信号Ｐ_h を
入力するように構成されている。

２５は平均周波数演算回路であり、アンドゲート２４か
らの出力信号（論理積信号）ｋのうち、一定時間（例え
ば、１秒間）毎にサンプリングされるパルス信号をカウ
ントし、この一定時間における平均周波数を求めて、各
入力電圧信号ｅ_a ，ｅ_b ，ｅ_c の積に比例したパルス周
波数信号、すなわち乗算信号を出力するように構成され
ている。

なお、これらアンドゲート２４、および平均周波数演算
回路２５により、乗算信号作成回路が構成されている。

次に、上記の如く構成された回路の動作について第３図
に示す動作タイミング図を参照して説明する。なお、こ
の動作タイミング図において時刻ｔ１から時刻ｔ２まで
を１秒として示してある。ここで、入力端子１０に第３
図に示すような２分の１最大入力電圧の入力電圧信号ｅ
_a が入力し、入力端子１１に４分の３最大入力電圧の入
力電圧信号ｅ_b が入力し、さらに入力端子１２に最大入
力電圧ｅ_satの入力電圧信号ｅ_c がそれぞれ入力する
と、パルス幅変調回路２０は、周期Ｔ１（1／3秒）の２
分の１のパルス幅ｔ１を持ったパルス信号Ｐ１を出力す
る。ここで、入力電圧信号ｅ_a、最大入力電圧ｅ_sat、パ
ルス幅ｔ１および周期Ｔ１の関係を求めると次のように
表わされる。すなわち、 である。

また、パルス幅変調回路２１は、周期Ｔ２（1／4秒）の
４分の３のパルス幅ｔ２を持ったパルス信号Ｐ２を出力
する。そして、入力電圧信号ｅ_b、最大入力電圧ｅ_sat、
パルス幅ｔ２および周期Ｔ２の関係は、 となる。さらに、パルス幅変調回路２２は周期Ｔ３（1
／5秒）のパルス幅ｔ３のパルス信号Ｐ３を出力し、上
記と同様に入力電圧信号ｅ_c、最大入力電圧ｅ_sat、パル
ス幅ｔ３および周期Ｔ３の関係は、 となる。

一方、パルス信号発振回路２３は第３図に示すような周
波数４０Hzのパルス信号Ｐ_hを出力している。そこで、
各パルス幅変調回路２０，２１，２２から出力された各
パルス信号Ｐ１，Ｐ２，Ｐ３およびパルス信号発振回路
２３から出力されたパルス信号Ｐ_hは、アンドゲート２
４に送られる。これによって、アンドゲート２４からは
第３図に示すような論理積信号ｋが出力される。そし
て、その論理積信号ｋを１秒毎にサンプリングし、１秒
間における平均周波数Ｆが平均周波数演算回路２５によ
り求められる。

ところで、この平均周波数Ｆは、その説明を要するまで
もなく、一般に次のような式で表わされる。すなわち、 である。ここでｆはパルス信号Ｐ_hの周波数である。こ
の第(9)式から判るように各入力電圧信号ｅ_a，ｅ_b，ｅ_c
の積ｅ_a・ｅ_b・ｅ_cに正比例したパルス周波数が得られ
る。

このように本発明の回路においては、各入力端子１０，
１１，１２ごとにパルス幅変調回路２０，２１，２２を
接続し、また各パルス幅変調回路２０，２１，２２から
出力される各パルス信号Ｐ１，Ｐ２，Ｐ３の周波数より
も高い周波数のパルス信号Ｐ_hを出力するパルス信号発
振回路２３を計け、各パルス幅変調回路２０，２１，２
２から出力される各パルス信号Ｐ１，Ｐ２，Ｐ３および
パルス信号発振回路２３から出力されるパルス信号Ｐ_h
をアンドゲート２４でアンして論理積信号ｋを得、さら
に平均周波数演算回路２５で、この論理積信号ｋのうち
一定時間（１秒間）毎にサンプリングされるパルス信号
をカウントして、この一定時間における平均周波数を求
めて、各入力電圧信号ｅ_a ，ｅ_b ，ｅ_c の積に比例した
パルス周波数信号である乗算信号を得るようにしたの
で、従来の回路と比較して回路構成が格段に簡単となっ
た。さらに、本発明の回路では入力電圧信号ｅ_a，ｅ_b，
ｅ_cを各パルス幅変調回路２０，２１，２２によりディ
ジタル信号化して回路動作を行なわせているので、動作
スピードが速く、かつ正確な乗算信号を得ることができ
る。

なお、各パルス幅変調回路２０，２１，２２のパルス信
号周波数（周期）を同一に設定すると、得られる乗算信
号はいずれか１つの入力電圧信号ｅ_a，ｅ_b，ｅ_cつまり
パルス幅のいちばん狭い信号により決定してしまい正確
な乗算信号Ｋを得ることができなくなる。

なお、本発明は上記一実施例に限定されるものではな
い。上記一実施例では３つの入力電圧信号の乗算信号を
得るものであるが、これに限らず複数の入力電圧信号の
乗算信号も得ることができる。この場合の回路構成は、
入力電圧信号数に応じてパルス幅変調回路を設け、これ
ら回路の出力パルス信号をアンドゲートに送るようにす
ればよい。なお、各パルス幅変調回路の各出力パルス信
号の周波数は異なって設定される。

また、各パルス幅変調回路の出力パルス信号の同期する
時間は１秒間毎とは限らず２秒、３秒…というように適
用する他回路に合わせて設定するようにしてよい。この
場合、平均周波数を求める期間もこの同期時間に合わせ
ればより正確な乗算信号が得られる。

［本発明の効果］ 以上説明したように本発明によれば、複数の入力信号
を、当該各入力信号毎にその信号レベルに比例したパル
ス幅で、かつ各入力信号毎に互いに異なった周波数のパ
ルス信号にそれぞれ変換して出力する複数のパルス幅変
調回路と、各パルス幅変調回路から出力される各パルス
信号の周波数よりも十分に高い周波数のパルス信号を出
力するパルス信号発振回路と、各パルス幅変調回路から
出力される各パルス信号とパルス信号発振回路から出力
されるパルス信号との論理積信号を得るアンドゲート、
およびアンドゲートから出力される論理積信号のうち、
一定時間毎にサンプリングされるパルス信号をカウント
して、各入力信号の積に比例したパルス周波数信号を出
力する平均周波数演算回路よりなる乗算信号作成回路と
を備えて構成するようにしたので、簡単な構成で複数の
入力信号の正確な乗算信号を得ることが可能な極めて高
精度な乗算回路が提供できる。

【図面の簡単な説明】

第１図は本発明に係る乗算回路の一実施例を示す構成
図、第２図は第１図に示す回路におけるパルス幅変調回
路の動作説明図、第３図は第１図に示す回路の動作タイ
ミング図、第４図は従来の乗算回路の構成図である。 ２０，２１，２２……パルス幅変調回路、２３……パル
ス信号発振回路、２４……アンドゲート、２５……平均
周波数演算回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数の入力信号を、当該各入力信号毎にそ
   の信号レベルに比例したパルス幅で、かつ各入力信号毎
   に互いに異なった周波数のパルス信号にそれぞれ変換し
   て出力する複数のパルス幅変調回路と、 前記各パルス幅変調回路から出力される各パルス信号の
   周波数よりも十分に高い周波数のパルス信号を出力する
   パルス信号発振回路と、 前記各パルス幅変調回路から出力される各パルス信号と
   前記パルス信号発振回路から出力されるパルス信号との
   論理積信号を得るアンドゲート、および前記アンドゲー
   トから出力される論理積信号のうち、一定時間毎にサン
   プリングされるパルス信号をカウントして、前記各入力
   信号の積に比例したパルス周波数信号を出力する平均周
   波数演算回路よりなる乗算信号作成回路と、 を備えて成ることを特徴とする乗算回路。