JPH0522413B2

JPH0522413B2 -

Info

Publication number: JPH0522413B2
Application number: JP59221393A
Authority: JP
Inventors: Eru Ebansu Rii; Dankan Buratsudosho Piitaa
Original assignee: Intersil Inc
Current assignee: Intersil Corp
Priority date: 1983-10-24
Filing date: 1984-10-23
Publication date: 1993-03-29
Also published as: JPS60109928A; EP0142703A3; EP0142703A2; DE3485131D1; EP0142703B1

Description

【発明の詳細な説明】産業上の利用分野本発明は、自動式、短サイクルで範囲決定可能
な二傾斜形アナログ・デイジタル変換器に係り、
特に最小数の素子を具備する簡単で低価格の二傾
斜形アナログ・デイジタル変換器の動作方法及び
構成に関する。

従来の技術積分形アナログ・デイジタル変換器は、一般に
２つの特徴をもつ。第１に、その出力が一定時間
間隔内の入力電圧の積分値又は平均値を表わす。
そのため、高周波数（測定周期に比較して）の雑
音が存在しても、中継可能な結果を与える。第２
に答えを量子化する時間を使用するが極めて小さ
な非直線誤差しか発生しないで、出力符号を失う
可能性はない。また、積分形アナログ・デイジタ
ル変換器は、測定周期の整数倍の周期をもつ周波
数を極めてよく除去できる。この特性は線路周波
数雑音を軽減するのに有利に使用できる。積分形
アナログ・デイジタル変換器はその独特な特性か
ら、パネル形計器とデイジタル電圧計に自然と応
用されてきた。

最も一般的な積分形アナログ・デイジタル変換
器は、“二傾斜”形である。そのような変換器に
おいては、３つの別個の段階（局面）で変換が行
われる。第１の段階は、自動ゼロ段階であつて、
この段階中、アナログ成分中の誤差は、入力を接
地し、帰還ループを閉じることより自動的に除去
されて、誤差情報は自動ゼロ・コンデンサに記憶
される。

第２の段階は、信号積分段階であつて、この段
階で積分器コンデンサが未知電圧V_INに比例した
未知電流によつて、一定時間間隔内、通常、一定
数のクロツクパルスの時間内充電される。３1/2
デイジツト変換器では1000パルスが通常のカウン
ト数である。また４1/2デイジツト変換器では
10000パルスが通常のカウント数である。積分期
間が完了するとき、積分器コンデンサの電圧Ｖ
は、入力信号に正比例する。

第３の段階は、非積分段階であつて、この段階
中に積分器コンデンサは可変時間間隔中、既知電
流で放電される。特に、非積分段階の開始点にお
いて積分器入力はV_INから基準電圧V_REFに着替え
られる。基準電圧の極性は、非積分段階中にコン
デンサが放電してゼロとなるように決定される。
非積分段階の開始点から積分器出力がゼロを通過
する時点までクロツクパルスが計算される。計算
されたクロツクパルス数はV_INの大きさの、デイ
ジタル測定値になる。

二傾斜形アナログ・デイジタル変換器の利点は
理論的な確度が、基準電圧の絶対値と与えられた
変換サイクル内の個別クロツクパルスの均一性だ
けに支配される点にある。後者は容易に10⁶分の
１に保持できるので、実際問題としての重要要素
は基準電圧だけである。積分器コンデンサ又は比
較器入力オフセツト電圧のような他の素子の値の
変化は、それらが個々の変換サイクル中に変化し
ないかぎり、影響を及ぼさない。

上記の特性にもかかわらず、極めて低価格のデ
イジタル多重目盛計器で多くの動作範囲をもつも
のを開発しようとするときには、いくつかの問題
に遭遇する。コストを低下させる唯一の方法は、
できるだけ多くのスイツチを置換し、値段の高い
精密素子を除外して、十分に集積化することであ
る。過去においては、多くの異る範囲を処理する
ためには多重目盛計器の入力に多数の抵抗分割回
路網を使用した。これらの抵抗分割回路網は、精
密抵抗を必要とするのでコストが高くなり、また
それら抵抗は集積回路に含めることはできない。

別の方法として、積分段階中の時間を変えるこ
とによつて範囲を変化する方法がある。このよう
な技術を使用すると、計器は、正しい範囲が見出
されるまで自動的にその範囲を変化することがで
きる。しかしながら、従来の自動範囲選定計器は
すべて、測定を行つて、入力が所期の範囲内にあ
るかどうかを決定するのに十分な積分／非積分時
間を必要とする。計器が正しくない目盛にあると
きは、正しい範囲に変わるまで、“範囲外”を表
示し続ける。このようなことは、時間を費やし、
計器の使用者を困惑させるので好ましくない。

発明の要約本発明によれば、新規な、二傾斜形アナログ・
デイジタル変換器が得られるので、上記の問題が
解決される。本発明によるアナログ・デイジタル
変換器は、より完全な積分を行うために最小数の
入力スイツチ及び精密素子を具備するので極めて
低コストとなる。本発明のアナログ・デイジタル
変換器は多範囲方式であり、またその範囲は自動
的に選択される。使用者が動作させるものは電流
又は電圧の選択と交流又は直流の選択を行うこと
だけであつて、その他はすべて変換器が動作す
る。変換器は、自動的に１つの範囲から他の範囲
に切替わり、しかもこれが迅速に行われて、正し
い範囲を見出し、その範囲内で入力信号の値を決
定して表示を行う。現在の技術によると入力を接
続すれば1/3秒以内に、正しい範囲の正しい値が
求められて“範囲外”という表示をすることはな
い。

本発明は、要約すれば、コンデンサが未知電圧
に比例した未知電流によつて一定時間間隔中充電
される積分段階と、前記コンデンサが既知電流に
よつて可変時間間隔中放電される非積分段階と、
を含み、前記未知電圧は前記可変時間間隔に正比
例するものであり、また、前記未知電圧に対応す
るデイジタル出力値が出力される出力段階を含む
全変換サイクルをもち、また前記可変時間間隔を
測定する装置を備える型式の二傾斜形アナログ・
デイジタル変換器における前記未知電圧を測定す
る方法において、 (イ) 各範囲が他の少くとも１つの範囲と１桁の大
きさだけ異なる複数個のタイミング範囲を設定
すること、 (ロ) 第１の積分段階中の一定時間間隔として最短
のタイミング範囲を使用すること、 (ハ) 第１の非積分段階の終りにおいて前記可変時
間間隔が所定の最小時間間隔よりも大きいか小
さいかを決定すること、 (ニ) 前記出力段階が終了する前に、もし前記第１
の非積分段階の終りにおける前記の可変時間間
隔が前記所定の最小時間間隔よりも小さいとき
は、第２の積分段階中の所定時間間隔として次
に長いタイミング範囲を使用すること、 (ホ) 第２の非積分段階の終りにおいて、前記可変
時間間隔が、前記所定の最小時間間隔より大き
いか小さいかを決定すること、及び (ヘ) 前記タイミング範囲の各々に対して、非積分
段階の終りにおける前記可変時間間隔が前記所
定の最小時間間隔よりも大きくなるまで前記(ニ)
から(ホ)の段階を繰返すことからなり、前記所定の最小時間間隔を超える可変時間間隔
に結果としてなる前記最短のタイミング範囲は前
記変換サイクルの終了前に決定されるように改善
したものである。

発明の目的、特徴及び利点自動的に範囲を決定できる二傾斜形アナログ・
デイジタル変換器を提供して、いままでに遭遇し
た問題を解決するのが本発明の目的である。正し
い範囲を見出すまでは短サイクルの決定を行い、
その後完全なサイクルを使用して出力表示を行う
二傾斜形アナログ・デイジタル変換器を提供して
これらの問題を解決するのが本発明の特徴であ
る。得られる利点は、最小数のスイツチ及び素子
を備える変換器にある。他の利点は十分に集積化
される変換器にある。別の利点は極めてコストの
低い変換器にある。また別の利点は1/3秒以内に
測定を行うことができる変換器にある。さらに別
の利点は、正しい範囲を捜索中にも“範囲外”と
いう通常の表示を行わない変換器にある。

本発明についてのその他の目的、特徴及び使用
者の利点等については、好適実施例について、添
付図面を参照して以下の詳細な説明を読まれれば
当業者には明かになるであろう。

実施例第１図に、本発明を実施するのに適当な２つの
傾斜の動作特性を持つアナログ・デイジタル変換
器全体を参照符号１０で示した。この変換器１０
は、２つの入力V_REFとV_INをもつ。未知入力V_IN
は、第１抵抗１１の一端に加えられ、この抵抗１
１の他端は第１スイツチ１２を介して接地され、
また第２スイツチ１３を介して積分器１４の負極
側入力に接続される。積分器１４の正極側入力は
接地される。基準電圧V_REFは、第３スイツチ１５
及び第２抵抗１６を介して積分器１４の負極側入
力に接続される。積分器コンデンサ１７は積分器
１４の出力と負極側入力との間に接続される。積
分器１４の出力電圧Ｖは、比較器１８の一方の入
力に接続される。比較器１８の他の入力は接地回
路に接続される。また比較器１８の出力は、適当
な制御論理回路１９に接続される。

発振器２０は、安定した一定周波数を計数器２
１に加える。計数器２１は、発振器２０の出力を
絶えず計算する。計数器２１の出力は、制御論理
回路１９に加わる。制御論理回路１９は、以下に
詳細説明するように、必要な計算を行つて、導線
２２上の信号によつてスイツチ１２，１３及び１
５の解放と閉鎖を制御する。制御論理回路１９
は、また、正しいカウントに達したときそのカウ
ントのデイジタル値とその範囲とを、それぞれ導
線２３及び２４に表示する。この情報は、マイク
ロプロセツサ又は表示装置に伝送することができ
る。素子１９から２１までは１個の8048マイクロ
プロセツサで構成できる。

変換器１０は他の二傾斜形変換器と同様に、ス
イツチ１２，１３及び１５の動作によつて３つの
段階（自動ゼロ、積分及び非積分）が実行され
る。自動ゼロ段階では、２つのスイツチ１２及び
１３が閉鎖されて、スイツチ１５が解放される。
これによつて、積分器１４への入力が接地され、
帰還ループが閉じられて、誤差情報はコンデンサ
１７及び自動ゼロコンデンサ（示してない）に記
憶される。本発明の目的に対しては、積分器１４
及び比較器１８のオフセツト電圧による誤差が記
憶されて入力電圧（V_IN又はV_REF）から差引かれ
るという事実を除いては、重要なものでない。

積分段階中、スイツチ１２と１５は解放されて
スイツチ１３は閉鎖される。この段階中、コンデ
ンサ１７は抵抗１１を流れる電流によつて、一定
時間間隔中充電される。制御論理回路１９は、ス
イツチ１２，１３及び１５の解放及び閉鎖を制御
して計数器２１からの復号パルスによつて制御機
能を果す。積分段階の終端においては、積分器１
４の出力電圧Ｖは、V_INに正比例する。第２図に
はコンデンサ１７の充電が、V_INの値に、従つて
曲線３１，３２，３３又はその他の曲線に従うこ
とを示した。第２図にはまた、コンデンサ１７の
充電が定数のクロツクパルスの間進行することも
示した。

積分段階が終了するとき、比較器１８は、節点
Ｖにおいて電圧の符号を検出する。これによつて
V_INの極性が既知になる。

非積分段階中は、スイツチ１２と１５は閉鎖さ
れてスイツチ１３は解放される。この段階におい
て、V_INと反対極性の基準電圧V_REFが抵抗１６及
びスイツチ１５を通つて積分器１４の入力に加え
られる。電圧Ｖが接地電圧に変るまで（これをゼ
ロ交差という）、この基準電圧が印加される。第
２図に示したように、コンデンサ１７の放電は、
曲線３４，３５及び３６で示したような一定の傾
斜をもつ曲線に沿つて行われる。非積分段階の開
始点と積分器１４の出力がゼロを通過する時点と
の間でクロツクパルスが計算される。計算された
クロツクパルス数がV_INの大きさのデイジタル測
定値となる。制御論理回路１９は、非積分段階
中、計数器２１によつて計算されたクロツクパル
ス数を表わす出力を導線２３上に送出する。

V_INの値を決定するだけでなく、その値が存在
している範囲に関係なくその値を決定し、かつ範
囲を自動的に決定することが本発明の希望であ
る。いま、信号の非積分段階中の最大クロツクパ
ルス数が2000であり、また最大入力電圧が２ボル
トであると仮定する。この場合は、１ミリボルト
の確度と１ミリボルトの分解能で１ミリボルトか
ら２ボルトまで読むことができることを意味す
る。次に入力電圧が100マイクロボルトであると
仮定する。計算期間の終端では積分器１４の出力
には出力を生じるための十分な電圧が存在しない
ことは明かである。出力を生じるためには、別に
10個の計数器を追加して、ずつと長い時間間隔に
おいて計算することができるが、その場合は、は
るかに詳細な回路を使用して、比較器１８が10倍
にも及ぶ確度を処理することになる。

２ボルトを読むことを望む代りにV_INが20ボル
トのときは、どういう状況になるか、過去におい
ては、この問題は、変換器１０の入力に電圧分割
器を設けることによつて変換器１０は２ボルト等
価の入力電圧だけを受け入れること、及び表示装
置の小数点を調整することによつて処理してき
た。しかしながら、このためには精密な抵抗とス
イツチとを必要とする。200ボルト又は2000ボル
トを読むためには、別の抵抗分割装置と別スイツ
チを追加することになる。すべてこれらは費用の
増大になる。

本発明によるときは、これらの問題は、信号積
分段階の時間間隔を調整することによつて解決さ
れる。本発明の概念を例を用いて説明する。本発
明の好適実施例では、変換器１０は４個の異る範
囲をもつており、これらすべての範囲は同一の尖
頭電圧Ｖをもち、範囲は積分段階中の、10，100，
1000，10000クロツクパルスによつて定めている。
時間の大きさは、高い確度で極めて容易に分割で
きるので、これは範囲を変更する理想的方法であ
る。また、本発明の方法を使用すると、適正な範
囲が見出されるまで、範囲を迅速に変化すること
ができる。変換器１０によつて実施される方法
は、第３図を参照すれば最もよく理解できる。

いま、入力電圧全体の大きさの読みを得るため
に、非積分段階中に、4000カウントを計算するも
のと仮定する。変換器に入力電圧を加えるとき
は、前述した自動ゼロ、積分及び非積分の処理が
進行するが、信号の積分段階中の10個のクロツク
パルスを一定数のクロツクパルスとして使用して
進行する。積分段階が終了すると、非積分が、ゼ
ロ交差に達するまで既知の速度で進行する。全目
盛の読みの10パーセントが、この例では400カウ
ントになる。もしも、カウント数が400より少い
ときは、もし第２範囲に切替えるならばその範囲
は信号積分段階では10倍の長い時間中にカウント
が許される範囲となつて、出力は全目盛に近いも
のであることがわかる。不確実さを避けるために
10％よりも小さい百分率の値が選定される。従つ
て第３図に示したように、第１非積分段階の終端
において制御論理回路１９は、非積分段階の開始
点からゼロ交差点までのカウントが380カウント
よりも多いかどうかを決定する。もし多いとき
は、制御論理回路はその電圧は十分大きくて十分
な読みが得られたことを決定して、そのカウント
とその範囲が、それぞれ導線２３と２４によつて
適当なマイクロプロセツサ又は表示装置に転送さ
れる。

これに反して、カウントが380カウントより大
きくなくまたその範囲が最後の範囲でないとき
は、制御論理回路１９はスイツチ１２，１３及び
１５に信号を与えて、順序動作を繰返すが、この
場合の信号積分段階は100カウントの間進行する。
信号非積分段階の終端において制御論理回路は、
再度、比較器１８の出力におけるカウントが380
カウントより多いかどうかを決定する。もし多い
ときは、そのカウントとその範囲が転送される。
もし、カウントが多くなくまた範囲が最終でない
ときは、スイツチ１２，１３及び１５に直ちに信
号が加えられて、再開始となる。この処理は信号
積分段階中、10000クロツクパルスが計算される
まで、４つの範囲に対し続けられる。非積分段階
の終端において。もしも、カウントが380より大
きいときは、そのカウントとその範囲が転送され
る。もしも、カウントが380より多くないときは、
そのカウントとその範囲はどこか他に転送され
る。表示装置は適正な範囲が見出されるか、又は
計器が範囲を逸脱するまでは何も表示しない。

本発明の好適実施例においては、さらに別の特
徴を変換器１０に取入れてある。未知入力電圧は
直流と仮定しているが、実際上は、所望直流電圧
に重畳して、雑音又は交流妨害が存在する。従つ
て、V_IN(t)（時間の関数としての入力電圧）は、
一般にV_IN＋雑音として表わすことができる。
こゝに雑音は周波数に依存する不要信号である。
雑音として直流信号に重畳される最も一般的な交
流信号は60Hzの線路周波数である。

従つて、信号積分段階におけるクロツクパルス
の周波数は、60Hz信号の１つの完全サイクル中に
1000クロツクパルスが発生するもの、すなわち、
60KHzに選定することが好ましい。もちろん、こ
の周波数は除去される他のどんな周波数に対応す
るように選定することもできる。従つて、選択さ
れる範囲が1000クロツクパルス範囲であるとき
は、信号の積分は、60Hz信号の１つの完全なサイ
クル中に実行される。このようにして直流信号に
若干の交流信号が重畳されても、交流信号は自動
的に除去される。このような技術は、変換器１０
を極めて高品質の正常モード除去のものとする。

このような技術を使用することによつて、1000
カウントと10000カウントの範囲に対して、自動
的に正常モード除去を実現する。しかしながら、
これは、10カウント又は100カウントの範囲で計
数するときには、自動的に実現できないことは明
かである。最初の２つの範囲内における正常モー
ド除去を実現するためには、変換器１０は積分段
階中連続的に積分しない。更に詳細には第１範囲
内で、10クロツクパルスが計数されるときは、制
御論理回路１９の動作することは、スイツチ１３
に信号を加えて、100クロツクパルス毎に１クロ
ツクパルスの間だけスイツチ１３を閉鎖させるこ
とである。このような技術を使用することによつ
て信号の積分は、1000クロツクパルスの全期間に
わたつて行われる。積分する期間の途中、すなわ
ち各100クロツクパルスの期間において99クロツ
クパルスの間は、変換器１０は何の動作もしな
い。これによつて変換器１０が正常モード除去を
行うことを可能とする。

変換器１０が、100クロツクパルスが計数され
る第２範囲に切替えられると、制御論理回路１９
は、導線２２を介してスイツチ１３に信号を加え
て、100クロツクパルスごとに10クロツクパルス
の間、スイツチを閉鎖させる。各100クロツクパ
ルスの間、残り90クロツクパルスの間は、変換器
１０は何の動作もしない。第３範囲に達すると、
各クロツクパルスが計数され、また10000クロツ
クパルスが計数される（60Hz信号の完全な10サイ
クル）第４範囲でも、同じく各クロツクパルスが
計数される。

本発明による新規な二傾斜形アナログ・デイジ
タル変換器の提供によつて、従来遭遇した問題は
解決される。変換器１０は最小数の入力スイツチ
及び精密素子を備えて、より完全な積分を行う
が、極めて低コストである。変換器１０は多範囲
方式であるが、範囲は自動的に選択される。使用
者が動作させるものは、電流又は電圧の選択と交
流又は直流の選択だけであつて、その他はすべて
変換器１０が動作する。一つの範囲から他の範囲
への切替えは自動的にしかも迅速に行われて、適
正な範囲が見出されてその範囲で入力信号の値が
決定され、表示される。変換器１０に入力を接続
すると1/3秒以内に正しい範囲に正しい値が得ら
れて範囲を捜索中に“範囲外”の表示が出ること
はない。

本発明に従つて構成された好適物理的実施例に
ついて、本発明を説明したが、本発明の範囲及び
精神から逸脱することなくして当業者は多くの変
形及び改良が可能であることは明かである。よつ
て、本発明は特別な説明用実施例に限定されるも
のでなく、前記した特許請求の範囲によつてのみ
限定されるものであることを理解されたい。

【図面の簡単な説明】

第１図は本発明により短サイクル、自動範囲決
定可能な二傾斜形アナログ・デイジタル変換器の
ブロツク図、第２図は時間ｔの関数としての積分
コンデンサ両端の電圧Ｖの図、及び第３図は第１
図に示した変換器の動作を示す流れ図である。１０……二傾斜形アナログ・デイジタル変換
器、１１……第１抵抗、１２……第１スイツチ、
１３……第２スイツチ、１４……積分器、１５…
…第３スイツチ、１６……第２抵抗、１７……積
分器コンデンサ、１８……比較器、１９……制御
論理回路、２０……発振器、２１……計数器。

Claims

【特許請求の範囲】１コンデンサが未知電圧に比例した未知電流に
よつて一定時間間隔中充電される積分段階と、前
記コンデンサが既知電流によつて可変時間間隔中
放電される非積分段階とを含み、前記未知電圧は
前記可変時間間隔に正比例するものであり、ま
た、前記未知電圧に対応するデイジタル出力値が
出力される出力段階を含む全変換サイクルをも
ち、また前記可変時間間隔を測定する装置を備え
る型式の二傾斜形アナログ・デイジタル変換器に
おける前記未知電圧を測定する方法で、 (イ) 各範囲が他の少くとも１つの範囲と１桁の大
きさだけ異る複数個のタイミング範囲を設定す
ること、 (ロ) 第１の積分段階中の一定充電時間間隔として
最短のタイミング範囲を使用すること、 (ハ) 第１の非積分段階の終りにおいて前記可変時
間間隔が所定の最小時間間隔よりも大きいか小
さいかを決定すること、 (ニ) 前記出力段階が終了する前に、もし前記第１
の非積分段階の終りにおける前記の可変時間間
隔が前記所定の最小時間間隔よりも小さいとき
は、第２の積分段階中の一定充電時間間隔とし
て次に長いタイミング範囲を使用すること、 (ホ) 第２の非積分段階の終りにおいて、前記可変
時間間隔が、前記所定の最小時間間隔より大き
いか小さいかを決定すること、及び (ヘ) 前記タイミング範囲の各々に対して、非積分
段階の終りにおける前記可変時間間隔が前記所
定の最小時間間隔よりも大きくなるまで前記(ニ)
から(ホ)の段階を繰返すことからなり、前記所定の最小時間間隔を超える可変時間間隔
に結果としてなる最短のタイミング範囲が前記全
変換サイクルの終了前に決定される二傾斜形アナ
ログ・デイジタル変換器における未知電圧測定方
法。２特許請求の範囲第１項の方法において、測定
した可変時間間隔が、前記所定の最小時間間隔よ
り大きいときにその測定された可変時間間隔から
未知電圧の値を表示することを含む二傾斜形アナ
ログ・デイジタル変換器における未知電圧測定方
法。３コンデンサが未知電圧に比例した未知電流に
よつて一定時間間隔中充電される積分段階と、前
記積分段階後に前記コンデンサが既知電流によつ
て可変時間間隔中放電される非積分段階とをもつ
短い変換サイクルを含み、前記未知電圧は前記可
変時間間隔に正比例するものであり、また、前記
未知電圧に対応するデイジタル出力値が出力され
る出力段階を含む全変換サイクルをもち、また前
記可変時間間隔を測定する装置を備える型式の二
傾斜形アナログ・デイジタル変換器において、長さの等しくない複数の選択可能な一定時間間
隔の１つを定めるタイミング装置であつて、前記
複数の一定時間間隔の各々は変換サイクルにおけ
る積分段階のための１つの選択可能なタイミング
範囲を定めるタイミング装置と、各非積分段階の測定された可変時間間隔を所定
の最小時間間隔と比較する比較装置と、出力段階の開始前に、各タイミング範囲に対す
る短い変換サイクルを繰返し、測定された可変時
間間隔が前記所定の最小時間間隔を超えるまで継
続する制御装置とを含み、前記制御装置は各々の
短い変換サイクルに対して１つのタイミング範囲
を選択する装置をもち、これにより次に続く短い
変換サイクルの各々に対して次に長いタイミング
範囲が使用されることを特徴とする二傾斜形アナ
ログ・デイジタル変換器。４特許請求の範囲第３項の変換器であつて、各
タイミング範囲が少なくとも１つの他のタイミン
グ範囲と１桁の大きさだけ異なつている二傾斜形
アナログ・デイジタル変換器。５特許請求の範囲第３項の変換器であつて、前
記各タイミング範囲は一定数のクロツクパルスで
定められる二傾斜形アナログ・デイジタル変換
器。６特許請求の範囲第５項の変換器において、前
記タイミング範囲は、10，100，1000及び10000の
クロツクパルスで定められる二傾斜形アナログ・
デイジタル変換器。７コンデンサが未知電圧に比例した未知電流に
よつて所定数のクロツクパルス数のタイミング範
囲にわたつて充電される積分段階と、前記コンデ
ンサが、前記積分段階後に既知電流によつて可変
数のクロツクパルスの間放電される非積分段階と
を含む変換サイクルをもち、前記未知電圧は前記
可変数のクロツクパルスに正比例するものであ
り、また、前記未知電圧に対応するデイジタル出
力値が出力される出力段階を含み、また前記可変
数のクロツクパルスを所定の最大数のクロツクパ
ルスまでカウントする装置を備える型式の二傾斜
形アナログ・デイジタル変換器において、異なつた所定数のクロツクパルスで定められる
複数の選択可能なタイミング範囲の１つを定める
タイミング装置であつて、前記複数のタイミング
範囲のうちの１つのタイミング範囲の期間は所定
の周波数信号の１サイクルの期間に等しいタイミ
ング装置と、各非積分段階のカウントされた可変数のクロツ
クパルスをクロツクパルスの所定最小数と比較す
る装置と、出力段階の開始前に、各タイミング範囲に対す
る変換サイクルを繰返し、カウントされた可変数
のクロツクパルスが前記所定の最小数を超えるま
で継続する制御装置とを含み、前記制御装置は各
各の変換サイクルに対してタイミング範囲を選択
する装置をもち、これにより次に続く変換サイク
ルの各々に対して次に長いタイミング範囲が使用
され、また前記制御装置は、前記１つのタイミン
グ範囲より短い総てのタイミング範囲に対して前
記所定の周波数信号の１サイクルの期間にわたつ
て前記所定数のパルスを均一に分布させる装置を
含むことを特徴とする二傾斜形アナログ・デイジ
タル変換器。