JPS60109928A - 二傾斜形アナログ・デイジタル変換器の動作方法及び構成 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、自動式、短サイクルで範囲決定可能な二頭斜
形アナログ・ディジタル変換器に係り、特に最小数の素
子を具備する簡単で低価格の二頭斜形ナナログ・ディジ
タル変換器の動作方法及び構成に関する。

従来の技術 積分形アナリグ・ディジタル変換器は、一般に２つのＩ
青黴をもつ。第１に、その出力が一定時間間隔内の入力
電圧の積分値又は平均値を表わす。

そのため、高周波数（測定周期に比較して）の雑音が存
在しても、中継可能な結果を与える。第２に答えを量子
化する時間を使用するが極めて小さな非直線誤差しか発
生しないで、出力符号を失う可能性はない。また、積分
形アナログ・ディジタル変換器は、測定周期の整数倍の
周期をもつ周波数を極めてよく除去できる。この特性は
線路周波数雑音を軽減するのに有利に使用できる。積分
形アナログ・ディジタル変換器はその独特な特性から、
パネル形計器とディジタル電圧計に自然と応用されてき
た。

最も一般的な積分形アナログ・ディジタル変換器は、′
二頭斜”形である。そのような変換器においては、６つ
の別個の段階（局面）で変換が行われる。第１の段階は
、自動ゼロ段階であって、この段階中、アナログ成分中
の誤差は、入力を接地し、帰還ループを閉じることより
自動前に除去されて、誤差情報は自動ゼロ・コンデンサ
に記憶される。

第２の段階は、信号積分段階であって、この段階で積分
器コンデンサが未知電圧■工、に比例した未知電流によ
って、一定時間間隔内、通常、一定数のクロックパルス
の時間内充電される。３１／２デイジツト変換器では１
．０００パルスが通常のカラント数である。また４１／
２デイジツト変換器では１　［，１，ＬＩ　Ｕ　Ｏパル
スが通常のカヮント数である。

積分期間が光子するとき、積分器コンデンサの電圧Ｖは
、人力信号に正比例する。

第６の段階は、非積分段階であって、この段階中に積分
器コンデンサは可変時間間隔中、既知電流で放電さｉす
る。特に、非積分段階の開始点において積分器人力はＶ
ＩＮがら基準電圧ＶゆＦＫ、切替えられる。基準電圧の
極性は、非積分段階中にコンデンサが放電してゼロとな
るように決定される。

非積分段階の開始点から積分器出力がセ゛口を通過する
時点までクロックパルスが計算される。耐昇されたクロ
ックパルス数はＶＩＮの大きさの、ディジタル−１１］
定値になる。

ニイ頃すト形アナログ・ディジタル変換器の利点は理論
的な（Ｉｉｉ度か、基準電圧の絶対値と与えられた変換
サイクル内の個別クロックパルスの均一性だけに支配さ
れる点にある。後者は容易に１　［Ｊ６分の１ＶＣ保持
できるので、実際問題としての重要要素は基準電圧だけ
である。積分器コンデンサ又は比較器入力オンセット電
圧のような他の素子の値の変化は、それらか個々の変換
サイクル中に変化しないかぎり、影響を及ぼさない。

上記の特性にもかかわらず、極めて低価格のディジタル
多重目盛計器で多くの動作範囲をもつものを開発しよ５
とするときには、いくつかの問題に遭遇する。コストを
低下させる唯一の方法は、できるだけ多（のスイッチを
置換し、値段の高い精密素子を除外して、十分に集積化
することである。過去においては、多（の異る範囲を処
理するためには多重目盛計器の入力に多数の抵抗分割回
路網を使用した。これらの抵抗分割回路網は、精密抵抗
を必要とするのでコストが高（なり、またそれら抵抗は
集積回路に含めることはできない。

別の方法として、積分段階中の時間を変えることによっ
て範囲を変化する方法がある。このような技術を使用す
ると、計器は、正しい範囲が見出されるまで自動的にそ
の範囲を変化することができる。しかしながら、従来の
自動範囲選定計器は丁べて、測定を行って、入力が所期
の範囲内にあるかどうかを決定するのに十分な積分／非
積分時間を必要とする。バ１器が正しくない目盛にある
ときは、正しい範囲に変わるまで、゛範囲外″を表示し
続ける。このようなことは、時間を費やし、゛計器の使
用者を因惑させるので好ましくない。

発明の要約 本発明によれば、新規な、二頭斜形アナログ・ディジタ
ル変換器か得られるので、上記の問題が解決される。本
発明によるアナログ・ディジタル変換器は、よつ光音な
積分を行うために最φ数の入力スイッチ及び精密素子を
具備するので極めて低コストとなる。本発明のアナログ
−ディジタル変換器は多範囲方式であり、またその範囲
は自動的に選択される。使用者が動作させるものは電流
又は電圧の選択と交流又は直流の選択を行うことだけで
あって、その他はすべて変換器が動作する。

変換器は、自動的に１つの範囲から他の範囲に切替わり
、しかもこれが迅速に行われて、正しい範囲を兄出し、
その耗囲内で入力（ｇ号の値を決定し又表示を行う。現
在の技術によると入力を接続すれば１／３秒以内に、正
しい範囲の正しい値がめられて”範囲外”という表示を
することはない。

要約して言えば、二頭斜形アナログ拳ディジタル変換器
は、積分段階をもち、この積分段南中未知電圧に比例し
た未知電流によってｉ定時間間隔中充電され、また非積
分段階をもって、この段階中、既知電流によって、未知
電圧か可変時間間隔に正比例する可変時間間隔において
放電され、複たこのリエ変時間間隔を測定する装置を儂
えるものであって、 （イ）それぞれ他から少（とも１桁の大きさか異る複数
個のタイミング範囲を設定すること、←）第１積分段階
中、一定時間間隔として最短タイミング範囲を使用する
こと、（ハ）第１非積分の終端において、可変時間間隔
が所定の最小時間間隔より大きいか小さいかを決定する
こと、に）第１非積分の終端における可変時間間隔が所
定の最小時間間隔より短いときは、第２積分段階におけ
る一定時間間隔どしてその次に長いタイミング範囲を使
用すること、←）第２非積分段階の終４において、可変
時間１１ＪＪ隔がＢＦ定の最小時間間隔より大きいか小
さいかを決定することまた、（へ）非積盆の終端におけ
る各可変時間間隔が所定の最少時間間隔よりも太き（な
るか、又は変換器が最後の範囲忙達するまで゛は、それ
ぞれのタイミング範囲について段階に）〜（へ）を繰返
１−こと、ならびに（ト）可変時間間隔が所定の最小時
間間隔よりも太きいとき、測定した可変時間間隔から未
知電圧の値を表示することを含む改良を開示するもので
ある。

自動的に範囲を決定できる二鎖斜形アナログ・ディジタ
ル変換器を提供して、いままでに遭遇した問題を解決す
るのが本発明の目的である。正しい範囲を児出すまでは
短サイクルの決定を行い、その後完全なサイクルを使用
して出力表示を行う二鎖斜形アナログ・ディジタル変換
器を提供してこれらの問題を解決するのが本発明の％徴
である。

得られる利点は、最小数のスイッチ及び素子を備える変
換器にある。他の利点は十分に集積化される変換器にあ
る。別の利点は極めてコストの低い変換器にある。また
別の利点は１７３秒以内に測定を行うことができる変換
器にある。さらに別の利点は、正しい範囲を捜索中にも
”範囲外”という通常の表示を行わない変換器にある。

本発明についてのその他の目的、特徴及び使用者の利点
等については、好適実施例について、添付図面を参照し
℃以下の詳細な説明を読筐れれば当業者には明かになる
であろう。

実施例。

第１図に、本発明を実施するのに適当な２つの傾斜の動
作特性を持つアナログ・ディジタル変換器全体を参照符
号１０で示した。この変換器１゜は、２つの入力ｖＰ、
Ｆ　とｖＩＮをもつ。未知人力Ｖ□、は、第１抵抗１１
０一端に加えられ、この抵抗１１の他端は第１スイツチ
１２を介して接地され、また第２スイツチ１３を介して
積分器１４の負極側入力に接続される。積分器１４の正
極側入力は接地される。基準電圧Ｖゆ、は、第６スイツ
チ１５及び第２抵抗１６を介して積分器１４の負血側人
力に接続される。積分器コンデンサ１１は積分器１４の
出力と負極側入力との間に接続される。積分器１４の出
力電圧Ｖは、比較器１８の一方の入力に接続さｉる。比
較器１８の他の入力は接地回路に接続される。また比較
器１８の出力は、゛適当な制御論理回路１９に接続され
る。

発振器２０は、安定した一定周波数を計数器゛２１に加
える。計数器２１は、発振器２０の出力を絶えず計算す
る。計数器２１の出力は、制御論理回路１９に加わる。

制御論理回路１９は、以下に詳細説明するように、必要
な計算を行って、導線２２上のＱ号によってスイッチ１
２．１３及び１５の解放と閉鎖を制（ａ１″ｆる。制御
論理回路１９は、また、正しいカウントに達したときそ
のカウントのディジタル値とその範囲とを、それぞれ導
線２３及び２４に表示する。この情報は、マイクロプロ
セッサ又は表示装置に伝送することができる。素子１９
から２１までは１個の８０４８マイクロプロセツザで檜
成できる。

変換器１０は他の二頭斜形変換器と同様に、スイッチ１
２．１３及び１５の動作によって６つの段階（自動ゼロ
、積分及び非積分〕が実行される。

自動ゼロ段階では、２つのスイッチ１２及び１３が閉鎖
されて、スイッチ１５が解放される。これによって、積
分器１４への入力が接地され、帰還ループが閉じられて
、誤差情報はコンデンサ１７及び自動ピロコンデンサ（
示してないうに記憶される。本発明の目的に対し又は、
積分器１４及び比較器１８のオフセット電圧による誤差
が記憶されて入力端子（Ｖ　又は■ＲＥＦ　）から差引
かれるとＮ いう事実ケ除い℃は、重要なものでない。

積分段階中、スイッチ１２と１５は解放されてスイッチ
１３は閉鎖される。この段階中、コンデンサ１１は抵抗
１１を流れる電流によって、一定時間間隔中充電される
。制御論理回路１９は、スイッチ１２．１３及び１５の
解放及び閉鎖を制御して計数器２１からの復号パルスに
よって制御機能を未了。積分段階の終端においては、積
分器１４の出力電圧■は、ｖＩＮに正比例する。第２図
にはコンデ／す１１の充電が、Ｖ工、の値に、従って曲
＃！３１．３２．３３又はその他の曲線に従うことを示
した。第２図にはまた、コンデンサ１１の充電が定数の
クロックパルスの間進行すること−も示した。

積分段階が終了するとき、比較器１８は、節点ｖにおい
て電圧の９１号を検出する。これによってＶＩＮの極性
が既知になる。

非積分段階中は、スイッチ１２と１５は閉鎖されてスイ
ッチ１３はＷｌ放される。この段階において、ＶＩＮと
反対極性の基準電圧■ゆ、が抵抗１６及ヒスイツチ１５
を通って積分器１４０入力に加えられる。電圧Ｖが接地
電圧に変るまで（これをゼロ父差といつ）、この基準電
圧が印加される。

第２図に示したように、コンデンサ１７の放電は、曲線
３４．３５及び３６で示したような一定の傾斜をもつ曲
線ＶＣ’Ｇって行われる。非積分段階の開始点と積分器
１４の出力がゼロを通過する時点との間でクロックパル
スが計算される。計算されたクロックパルス数がＶＩＮ
の大きさのディジタル測定値となる。制御論理回路１９
は、非積分段階中、計数器２１　Ｋよつ℃計算されたク
ロックパルス数を表わ丁出力を導線２３上に送出する。

■□、の値を決定するだけでなく、その値が存在してい
る範囲に関係なくその値を決定し、かつ範囲を自動的に
決定することが本発明の希望である。

いま、信号の非積分段階中の最大クロックパルス数が２
．０００であり、また最大入力電圧が２ボルトであると
仮定する。この場合は、１ミリボルトの確度と１ミリボ
ルトの分解能で１ミリボルトから２ポル°トまで読むこ
とができることを意味する。

次に入力′電圧が１００マイクロボルトであると仮定す
る。計算期間の終端では積分器１４の出力には出力を生
じるための十分な電圧が存在しないことは明かである。

出力を生じるためには、別に１０個の計数器を追加して
、ずっと長い時間間隔妊おいて計算することができるか
、その場合は、はるかに詳細な回路を使用して、比較器
１８が１０倍にも及ぶ確度を処理することになる。　、
２ボルトを読むことを望む代りに■工、が２０ボルトの
ときは、と５いう状況になるか、過去においては、この
問題は、変−換器１０の入力に電圧分割器な設けること
によって変換器１０は２ボルト等価の入力端子だけを受
け入れること、及び表示装置の小数点を調整することに
よって処理してきた。（−かしながら、このためには精
苦な抵抗とス′イツチとを必要とする。２００ボルト又
は２．０００ボルトを読むためには、別の抵抗分割装置
と別スイッチを追加することになる。丁べてこれらは費
用の増大になる。

本発明に出るときは、これらの問題は、信号積分段階の
時間間隔を調整することによって解決される。本発明の
概念を例を用いて説明する。本発明の好適実施例では、
変換器１０は４個の異る範囲をもっており、これら丁べ
ての範囲は同一の尖頭電圧Ｖをもち、範囲は積分段階中
の、１０１１００．１．ＵＬＩＬｌ、１０．０００クロ
ツクパルスによって定めている。時間の大きさは、高い
確度で極めて容易に分割できるので、これは範囲を変更
する理想的方法である。また、本発明の方法を使用する
と、適正な範囲が見出されるまで、範囲を迅速に変化す
ることができる。変換器１０によって実施される方法は
、第６図を参照丁れば最もよく理解できる。

いま、入力電圧全体の大きさの読みを得るために、非積
分段階中に、’　４．０００カウントを計算するものと
仮定する。変換器に入力端子を加えるときは、前述した
自動ゼロ、積分及び非積分の処理が進行するが、信号の
積分段階中の１ｏ個のクロックパルスを一定数のクロッ
クパルスとして使用して進行、ｆる。積分段階が終了す
ると、非積分か４ゼロ父差に達するまで既知の速にで進
行する。全目盛の読みの１０パーセントが、この例では
４００カウントになる。もしも、カウント数が４００よ
り少いときは、もし第２範囲に切替えるならばその範囲
は信号積分段階では１０倍の長い時間中にカウントが許
される範囲となって、出力は全目盛に近いものであるこ
とがわかる。不確実さを避けるために１０％よりも不さ
い百分率の値が選定される。従って第６図に示したよう
に、第１非積分段階の終端にお−いて制御論理回路１９
は、非積分段階の開始点からゼロ交差点までのカウント
が３８０カウントよりも多いかどうかを決定する。−も
し多いときは、制御論理回路はその電圧は十分大きくて
十分な読みが得られたことを決定して、そのカウントと
その範囲が、それぞれ導線２３と２４によって適当なマ
イクロプロセッサ又は表示装置に転送される。

これに反して、カウントが３８０カウントより犬きくな
（またその範囲が最後の範囲でないときは、制御論理回
路１９はスイッチ１２．１３及び１５に信号を与えて、
順序動作を繰返すか、この場合の信号積分段階は１００
カクントの間進行する。信号非積分段階の終端におい℃
制御−理回路は、ゼＪ度、比較器１８の出力におけるカ
ウントか６８０カツントより多いかどうかを決定する。

もし多いときは、そのカウントとその範囲が転送される
。もし、カウントが多くなく菫だ範囲か最終でないとき
は、スイッチ１２．１３及び１５に直ちに信号が加えら
れ℃、再開始となる。この処理は信号積分段階中、１０
．０００クロツクパルスか計η、されるまで、４つの範
囲に対し続けられる。

非積分段階の終端におい℃、もしも、カウントが６８０
より太きいときは、そのカウントとその範囲が転送され
る。もしも、カウントが３８０より多くないときは、そ
のカウントとその範囲はどこか他に転送される。懺示装
置は適正な範囲か見出されるか、又は計器が範囲を逸脱
するまでは何も表示しない。

本発明の好適実施例においては、さらに別の特徴を変換
器１０に取入れ′Ｃある。未知人力電圧は直流と仮定し
ているが、実際上は、所望直流電圧に重畳して、雑音又
は交流妨害か存在する。従って、ｖＸＮ（リ　（時間の
関数としての入力電圧）は、一般に■１Ｎ＋雑音として
表わ丁ことができる。こ〜に雑音は周波数に依存する不
要４ｇ号である。雑音として直流信号に重畳される最も
一般的な交流イｈ号は（５Ｑ　Ｈｚ　の飯路周波数であ
る。

従つ又、信号積分段階におけるクロックパルスの周ｅ、
数は、６０Ｈｚ　信号の１つの完全サイクル中Ｋ　１．
０００クロツクパルスが発生するもの、丁なわち、６０
　ＫＨｚ　Ｋ選定することが好ましい。もちろん、この
周波数は除去される他のどんな周波数に対応するように
選定することもできる。従って、選択される範囲が１．
０００クロツクパルス範囲であるときは、信号の積分は
、６０　Ｈｚ　信号の、１つの完全なサイクル中に実行
される。このようにして直流信号に一５千の交流４ｇ号
が重畳されても、交流信号は自動的に除去される。この
ような技術は、変換器１０を極めて筒品質の正常モード
除去のものとする。

このような技術を使用することによって、１、υＯυカ
クントと１０，０００カウントの範囲に対して、自動的
に正常モード除去を実現する。し−かしなから、これは
、１０カワント又は１ＵＯカウントの範囲で計ｎ′１−
るとぎには、自動的に実現できないことは明かである。

最初の２つの範囲内における正常モード除去を実現する
ためには、変換器１０はＡλ分段階中連続的に積分しな
い。特に第１軛囲内で、１０クロツクパルスだけを計算
するときに、制御論理回路１９の動作することは、スイ
ッチ１，３に信号を加えて、１００クロツクパルス毎に
１クロツクパルスの間だけスイッチ１３を閉鎖させるこ
とである。このような技術を使用することによって信号
の積分は、１．０００クロツクパルスの全期間にわたっ
て行われる。積分する期間の途中、丁なわち１００クロ
ツクパルス毎に９９クロツクパルスの間は、変換器１０
は何の動作もしない。これによって変換器１０が正常モ
ード除去を行うことを可能とする。

変換器、１０が、１００クロツクパルスが計算される第
２範囲に切替えられると、制御論理回路１９は、導線２
２を介してスイッチ１３に信号を加えて、１０Ｕクロツ
クパルスごと［１０＞ｔｆｆツクパルスの間、スイッチ
を閉鎖させる。各１００クロツクパルスの間、残り９０
クロツクパルスの間は、変換器１０は何の動作もしない
。第６範囲に達すると、各クロックパルスが計算され、
またｉ　ｏ、ｏ　ｏ　ｏクロックパルスが計算される（
６０Ｈｚイキ号の完全な１０サイクル）第４範囲でも、
同どく各クロックパルスが計算される。

本発明による新規な二鎖斜形アナログ・デイジクル変換
器の提供によって、従来遭遇した問題は解決される。変
換器１０は最小数の入力スイッチ及び精密素子を備え又
、より完全な積分を行う力に極めて低コストである。変
換器１０は多範囲方式であるか、範囲は自動的に選択さ
れる。使用者が動作させるものは、゛電流又は電圧の選
択と交流又は直流の選択だけであって、その他は丁べて
変換・器１０が動作する。一つの範囲から他の範囲への
切替えは自動的にしかも迅速に行われて、適正な範囲が
見出されてその範囲で入力信号の値が決定され、表示さ
れる。変換器１０に人力を接続すると１／３秒以内に正
しい範囲に正しい値が得られて範囲を捜索中Ｋ”範囲外
″の表示が出ることはな％Ｓ。

本発明に従って構成された好適物理的実施例について、
不発ψ」を説明したが、本発明の範囲及び精神から逸脱
することなくして当業者は多（の変形及び改良が用１］
ヒであることは明かである。よって、本発明の詳細な説
明用実施例に限定されるものでなく、ｉｕＷ己した特許
請求の範囲によってのみ限定されるものであることを理
解されたい。

【図面の簡単な説明】

第１図は本発明により短サイクル、自動範囲決定可能な
二鎖斜形アナログ・ディジタル変換器のブロック図、第
２図は時間ｔの関数としての積分コンデンサ両端の電圧
■の図、及び第６図は第１図に示した変換器の動作を示
す流れ図である。 １０・・・二鎖斜形アナログ・ディジタル変換器１１・
・・２第１抵抗 １２・・・”第１スイツチ １３・・・第２ス１ツチ １４・・・積分器 １５・・・第６スイツテ １６・・・第２抵抗 １７・・・積分器コンデンサ １８・・・比較器 １９・・・制御論理回路 ２０・・・発振器 ２１・・・計数器 代理人　浅　村　皓

Claims (1)

1. 【特許請求の範囲】 （１）　コンデンサが未知電圧に比例した未知電流によ
   って一定時間間隔中充電される積分段階と前記コンデン
   サが既知電流によって可変時間間隔中放電される非積分
   段階とを備え、前記未知電圧は前記可変時間間隔に正比
   例するものであり、また前記可変時間間隔を測定する装
   置を備える型式の二頭斜形アナログ・ディジタル変換器
   の動作方法であって、 （イ）それぞれ、他と少くとも１桁の大きさが異る複数
   個のタイミング範囲を設定すること、（ロ）第１積分段
   階中の一定時間間隔として最短のタイミング範囲を使用
   すること、 （ハ）　前記第１非積分段階の終端において前記可変時
   間間隔が所定の最小時間間隔よりも大きいか小さいかを
   決定すること、 に）　前記第１非積分段階の終端における前記の可変時
   間間隔が前記所定の最小時間間隔よりも小さいときは、
   第２積分段階中の所定時間間隔として次に長いタイミン
   グ範囲を使用すること、（ホ）第２非積分段階の終端に
   お（・て、前ｓ己可変時間間隔が、前記所定の最小時間
   間隔より大きいか小さいかを決定すること、及び （へ）　前記タイミング範囲の各々に対して、ＪＰ積分
   の終端における前記可変時間間隔力；前記所定の最小時
   間間隔よりも大きくなるまで前記に）から（ホ）の段階
   を繰返すこと、 の各段階を含む前記二頭斜形アナログ・ディジタル変換
   器の動作方法。 （２、特許請求の範囲第１項にお〜・て、測定した時間
   間隔が、所定の最小時間間隔より大き〜・ときをまその
   測定時間間隔から未知電圧の値を表示することを含む前
   記方法。 （３）特許請求の範囲第２項にお（・て、前記各タイミ
   ング範囲を一定数のり四うク７ぐルスで定めるｍＪ記記
   法法 （４）特許請求の範囲第６項において、前記タイミング
   範囲を、１０．１００．１，０００及び１０．０００の
   クロックパルスで定める前記方法。 （５）特許請求の範囲第６項において、積分段階中の一
   定時間間隔としてタイミング範囲を使用する前記段階（
   ロ）が、そのようなタイミング範囲に対するクロックパ
   ル反数を積分段階中に計算することを含む前記方法。 （６）特許請求の範囲第６項において、前記非積分段階
   中にクロックパルスが計算すれ、 前記可変時間間隔が前記の所定最小時間間隔より大きい
   か小さいかを決定する前記段階（ハ）が、非積分段階の
   終端において計算されるパ、ルス数が所定のパルス数よ
   りも多いか少いかを決定することを含む前記方法。 （力　特許請求の範囲第６項において、長いタイミング
   範囲のうちの１つのタイミング範囲の時間間隔を所定周
   波数信号の１サイクルの周期に等しく選定しておき、そ
   れより短いすべてのタイミング範囲では、前記所定周波
   数信号の前記１サイクルの周期にわたって平等に配列さ
   れている一定数のパルス９の間に信号の積分が行われる
   ことを含む前記方法。 （８）１個の積分器、 １方の端末が未知入力電圧を受信するようになっている
   第１抵抗、 １方の端末が前記第１抵抗の他方の端末に接続され、ま
   た他方の端末が、それぞれ接地回路及び前記積分器の負
   極側入力に接続される第１スイツチ及び第２スイツチ、 １つめ基準電圧と前記積分器の前記負極側入力との間に
   直列に接続される第２抵抗及び第６スイツチ、及び、 前記第１スイツチ、第２スイツチ及び第６スイツチに接
   続されて、自動ゼロ段階中、前記第１スイツチと第２ス
   イツチを閉じて前記第６スイツチを開き、積分段階中前
   記第２スイツチを閉じて前記第１スイツチ及び第６スイ
   ツチを開き、また非積分段階中前記第１スイツチ及び第
   ６スイツチを閉じて前記第２スイツチを開く回路装置、
   を備える二頭斜形アナログ・ディジタル変換器構成。 （９）特許請求の範囲第８項において、。 クロックパルスを発生する装置を備えて、前記クロック
   パルスが前記回路装置に結合され、前記回路装置が前記
   積分段階中及び非積分段階中、前記クロックパルスを計
   算するように動作する、二頭斜形アナログ・ディジタル
   変換器構成。