JP2009124392A - Ａｄ変換器及び秤 - Google Patents

Abstract

【課題】デジタルデータへの変換精度を高めることのできるＡＤ変換器を提供する。
【解決手段】ＡＤ変換器３の制御装置３３は、所定の積分時間が経過するまで測定電圧Ｖｉを積分した後、積分回路３１からの出力電圧Ｖｓが標準電圧Ｖｏに達するまで基準電圧−Ｖｒを逆積分する変換動作を繰り返して行う。各変換動作での積分時間は、記憶回路３３ａに記憶された積分時間情報に基づき定められる。積分時間情報は、１回〜ｎ回までの変換動作回数と、各変換動作での積分時間を定めるクロックパルスのカウント値ａ１〜ａｎとを対応づけて記憶している。各カウント値ａ１〜ａｎは、少なくとも前回の変換動作で用いられるカウント値ａ１〜ａｎと異なる値に設定されている。また、各カウント値ａ１〜ａｎは、それまでのｍ＋１回に亘る変換動作でのカウント値の累計値が、各変換動作で等しい値となるように設定されている。
【選択図】 図２

Description

本発明は、所定の時間間隔で、又は、所定時間の間サンプリングしたアナログデータをデジタル値に変換し、デジタルデータを出力するＡＤ変換器、及び該ＡＤ変換器を備える秤に関する。

従来、この種のＡＤ変換器としては、下記の特許文献１に示す２重積分型のＡＤ変換器が開示されている。このＡＤ変換器は、測定電圧を積分回路で一定時間積分してサンプリングした後に一定電圧で逆積分を行い、積分回路の出力が標準電圧に達するまでの逆積分時間に基づき、アナログ電圧をデジタル値に変換する。このような変換動作を繰り返し行うことにより、連続したアナログ電圧が離散的なデジタルデータに変換される。

特開昭６２−２３１５２４号公報

この種のＡＤ変換器では、各変換動作での積分時間及び逆積分時の入力電圧が一定であることから、測定電圧に大きな変化がない場合には、各変換動作でのサンプリングの時間間隔も一定に保たれる傾向にある。このため、一定周期で測定電圧に混入するノイズの周期とサンプリングの時間間隔とが同期すると、ノイズの混入した測定電圧に基づくデジタル値への変換が継続して行われ、デジタルデータへの変換精度が大きく低下する虞があった。このような問題は、測定電圧のサンプリングを一定の時間間隔で行う、逐次比較型等の他のＡＤ変換器でも同様に生じる虞があった。

特に、複数回に亘るサンプリングで得られた各デジタル値を加算平均してデジタルデータへの変換を行うことにより、ノイズ混入による変換誤差を抑えているＡＤ変換器では、ノイズの混入周期とサンプリングの時間間隔とが同期すると、変換誤差を抑えられずに、変換精度が大きく低下する虞があった。

本発明は、上記課題を解決することのできるＡＤ変換器及び秤を提供することを目的とする。

このような課題を解決するために、本発明のＡＤ変換器は、アナログデータをデジタル値に変換し、デジタルデータを出力するＡＤ変換器であって、少なくとも前回のサンプリングと異なる時間間隔又は時間で、アナログデータのサンプリングを行うことを特徴とする。
また、本発明は、アナログデータをサンプリングしてデジタル値に変換する度に、それ以前の１回又は複数回にわたる累計回数のサンプリングに基づき変換されたデジタル値の累計値に加算し、加算結果に基づき出力するデジタルデータを特定することを特徴とする。
また、本発明は、アナログデータをサンプリングする前記時間間隔又は前記時間を、複数回にわたる前記累計回数のサンプリングが行われる間の前記時間間隔又は前記時間の累計値に加算して得られる値が、各サンプリング時点で等しい値となるように、アナログデータのサンプリングを行うことを特徴とする。
また、本発明の秤は、加えられた荷重を計測する計測器から供給されるアナログデータを、上記何れかのＡＤ変換器でデジタル値に変換し、デジタルデータを得ることを特徴とする。

本発明によれば、デジタルデータへの変換精度を高めることのできるＡＤ変換器を提供することができる。

本発明の最良の形態を図面を参照して説明する。
図１は、本実施形態の体重計１の構成の概略を示すブロック図である。また、図２は、体重計１が備えるＡＤ変換器３の構成の概略を示すブロック図である。

図１に示すように、体重計１は、歪みゲージを抵抗として構成されたブリッジからの出力電圧を増幅する差動増幅回路２と、差動増幅回路２で増幅されたアナログ電圧をデジタル値に変換して得られるデジタルデータを出力するＡＤ変換器３と、ＡＤ変換器３から出力されたデジタルデータの表示を行う表示装置４とを備えている。なお、歪みゲージは、体重計１に加えられた荷重を計測する計測器であり、荷重を受けたロードセルの歪み量に応じて抵抗値を変化させる。ブリッジからの出力電圧は、各歪みゲージの抵抗値の変化に応じて変化し、これに伴い差動増幅回路２からＡＤ変換器３への入力電圧も変化する。

図２に示すように、ＡＤ変換器３は、差動増幅回路２から入力される測定電圧Ｖｉを積分する積分回路３１と、積分回路３１からの出力電圧Ｖｓが標準電圧Ｖｏに達しているかを判別するコンパレータ３２と、ＡＤ変換器３が備える各回路の動作を制御する制御装置３３とを備えている。

積分回路３１は、オペアンプ３１ａの反転入力端子に抵抗Ｒを接続すると共に非反転入力端子を接地し、反転入力端子と出力との間にコンデンサＣを接続して構成されている。また、積分回路３１の出力は、コンパレータ３２の反転入力端子と接続されている。抵抗Ｒには、差動増幅回路２の出力及び基準電圧源３０が、それぞれスイッチ回路ｓ１又はスイッチ回路ｓ２を介して接続されている。基準電圧源３０からは、測定電圧Ｖｉと逆極性の基準電圧−Ｖｒが入力される。また、コンパレータ３２は、非反転入力端子を標準電圧源３６に接続され、出力を制御装置３３に接続されている。標準電圧源３６からは、標準電圧Ｖｏが入力される。なお、コンパレータ３２の非反転入力端子は、電圧源に接続せずに接地してもよく、この場合標準電圧Ｖｏ＝０Ｖとなる。

制御装置３３には、クロックパルスを発生させるクロックパルス発生回路３４と、クロックパルスの発生回数をカウントするカウンタ３５と、スイッチ回路ｓ１，ｓ２とが接続されている。制御装置３３は、クロックパルス発生回路３４から入力されるクロックパルスと同期して、スイッチ回路ｓ１，ｓ２及びカウンタ３５の動作を制御し、所定の積分時間が経過するまでスイッチ回路ｓ１をオン，スイッチ回路ｓ２をオフして測定電圧Ｖｉを積分した後、積分回路３１からの出力電圧Ｖｓが標準電圧Ｖｏに達するまでスイッチ回路ｓ１をオフ，スイッチ回路ｓ２をオンして基準電圧−Ｖｒを逆積分する変換動作を繰り返して行う。

各変換動作において、制御装置３３は、逆積分が開始されてから終了するまでの逆積分時間に基づき、測定電圧Ｖｉをデジタル値に変換する。ここで、制御装置３３が変換動作を行う積分時間及び逆積分時間は、カウンタ３５によるクロックパルスのカウント値に基づき定められる。制御装置３３の記憶回路３３ａには、過去のｍ回（本実施形態では４回）の変換動作での逆積分時間中のカウンタ３５のカウント値が、それぞれデジタル値として累積加算され、デジタル累計値として記憶される。また、記憶回路３３ａには、デジタル累計値とデジタルデータとして出力される変換デジタル値とを対応付けた変換情報が記憶されている。

制御装置３３は、変換動作を行ってデジタル値を取得する度に、取得したデジタル値を記憶回路３３ａに記憶したデジタル累計値に加算し、得られたｍ＋１回（本実施形態では４＋１＝５回）分のデジタル累計値に基づき、記憶回路３３ａに記憶された変換情報を参照して変換デジタル値を決定する。また、制御装置３３は、決定した変換デジタル値をデジタルデータとして出力し、表示装置４に表示させる。

ＡＤ変換器３による各変換動作での積分時間は、記憶回路３３ａに記憶された積分時間情報に基づき定められる。積分時間情報は、１回〜ｎ回までの変換動作回数と、各変換動作での積分時間を定めるクロックパルスのカウント値ａ１〜ａｎとを対応づけて記憶するテーブルである。カウント値ａ１〜ａｎは、変換動作回数１回に対応するカウント値ａ１から順に変換動作で用いられ、カウント値ａｎまで用いられると再びカウント値ａ１が用いられる。各カウント値ａ１〜ａｎは、少なくとも前回の変換動作で用いられるカウント値ａ１〜ａｎと異なる値に設定されており、例えば、カウント値ａ２はカウント値ａ１及びａ３と異なる値となっている。各カウント値ａ１〜ａｎは、先にｍ回（本実施形態では４回）の変換動作で得られたカウント累計値に今回のカウント値を加えたものが等しい値となるように設定されている。つまり、ＡＤ変換器３では、過去のｍ回の変換動作で得られたカウント値の累計値に変換動作でのカウント値を加算して得られるｍ＋１回分のカウント累計値が、各サンプリング時点で等しい値となるように、アナログデータのサンプリングを行う。

次に、ＡＤ変換器３がアナログデータをデジタルデータに変換して出力する動作を説明する。図３は、ＡＤ変換器３の動作を説明するタイミングチャートである。同図には、積分回路３１のオペアンプ３１ａからの出力電圧Ｖｓ，コンパレータ３２からの出力電圧Ｖｃ，クロックパルス，リセットパルス，及びカウントパルスの信号波形がそれぞれ示されている。

時刻Ｔ０に制御装置３３がスイッチ回路ｓ１を閉路させると、積分回路３１が備えるオペアンプ３１ａの反転入力端子に、差動増幅回路２から抵抗Ｒを介して電圧Ｖｉが入力され、これに伴いコンデンサＣに電流が入力されて充電される。これにより、反転入力端子への入力電圧の積分値に比例した逆極性の電圧Ｖｓ（コンデンサＣへの入力電流の積分値に比例した逆極性の電圧）がオペアンプ３１ａから出力されてコンパレータ３２の反転入力端子に入力される。コンパレータ３２の反転入力端子に入力されるオペアンプ３１ａの出力電圧Ｖｓは、充電時間と共に徐々に低下する。オペアンプ３１ａの出力電圧Ｖｓが、コンパレータ３２の非反転入力端子に入力される標準電圧Ｖｏより高い間は、コンパレータ３２の出力電圧ＶｃがＬｏレベルを保っている。

オペアンプ３１ａの出力電圧Ｖｓが時刻Ｔ１に標準電圧Ｖｏまで低下すると、コンパレータ３２の出力電圧Ｖｃは、ＬｏレベルからＨｉレベルに変化する。コンパレータ３２の出力電圧ＶｃがＨｉレベルに変化すると、制御装置３３は、リセットパルスをカウンタ３５に入力する。これにより、カウンタ３５は、カウント値をリセットして“０”にし、クロックパルスのカウントを開始する。その後カウンタ３５は、クロックパルス発生回路３４からクロックパルスが制御装置３３に入力される度にクロックパルス数をカウントし、カウント値を制御装置３３に出力する。カウント値は、制御装置３３の記憶回路３３ａに記憶される。オペアンプ３１ａの出力電圧Ｖｓが低下を続け、標準電圧Ｖｏを下回っている間は、コンパレータ３２の出力電圧ＶｃがＨｉレベルを保っている。

時刻Ｔ２に、記憶回路３３ａに記憶されたカウンタ３５のカウント値が積分時間情報に定める所定の値に達すると、制御装置３３は、スイッチ回路ｓ１を開路させると共にスイッチ回路ｓ２を閉路させる。これにより、積分回路３１が備えるオペアンプ３１ａの反転入力端子に、抵抗Ｒを介して基準電圧−Ｖｒが入力され、これに伴い時刻Ｔ０〜時刻Ｔ２までと逆極性の電流がコンデンサＣに入力され、オペアンプ３１ａの出力電圧Ｖｓが上昇する。また、制御装置３３は、リセットパルスをカウンタ３５に入力する。これにより、カウンタ３５は、カウント値をリセットして“０”にして新たなカウントを開始し、カウント値を制御装置３３に出力する。

コンパレータ３２の反転入力端子に入力されるオペアンプ３１ａの出力電圧Ｖｓが徐々に上昇し、コンパレータ３２の非反転入力端子に入力される標準電圧Ｖｏを時刻Ｔ３に上回ると、コンパレータ３２の出力電圧ＶｃがＨｉレベルからＬｏレベルに変化する。コンパレータ３２の出力電圧ＶｃがＬｏレベルに変化すると、制御装置３３は、リセットパルスをカウンタ３５に入力する。これにより、カウンタ３５によるカウントが終了し、カウント値が記憶回路３３ａに記憶される。その後、時刻Ｔ０に制御装置３３がスイッチ回路ｓ２を開路させてスイッチ開路ｓ１を閉路させることにより、上昇を続けていたオペアンプ３１ａの出力電圧Ｖｓが低下して、次の変換動作が行われる。

以降、制御装置３３は、時刻Ｔ０〜時刻Ｔ３までと同様の変換動作を、積分時間情報に定めるカウント値に応じた積分時間で繰り返して行う。図３に示す５回の変換動作では、各積分時間Ｔｓ１，Ｔｓ２，Ｔｓ３，Ｔｓ４，Ｔｓ５が、それぞれ積分時間情報に定めるカウント値に応じた異なる時間となっている。各変換動作において、制御回路３３は、コンパレータ３２の出力電圧ＶｃがＨｉレベルからＬｏレベルに変化する度に、カウンタ３５によるカウント値を、記憶回路３３ａに記憶された過去４回の変換動作でのカウント累計値に加算する。そして、記憶回路３３ａに記憶された変換情報に基づき変換デジタル値が特定され、特定された変換デジタル値がデジタルデータとして出力され、表示装置４で表示が行われる。

本実施形態によれば、アナログデータをサンプリングする積分時間が一定時間に定められておらず、アナログデータのサンプリングが継続して一定の周期で行われる虞が少ないことから、一定の周期で生じるノイズが複数回のサンプリングにわたり継続して混入する虞を低減することができる。このため、アナログデータをデジタルデータに変換する精度を高めることが可能となる。

特に、体重計１のような秤では、荷重の計測時には積分回路３１に入力される測定電圧Ｖｉに大きな変化がないことから、積分時間が一定だと各変換動作での逆積分時間にも大きな変化がなく、アナログデータのサンプリングの時間間隔が一定に保たれる傾向にある。このため、測定電圧Ｖｉに一定周期でノイズが混入すると、サンプリングの時間間隔と同期して、デジタルデータへの変換精度が大きく低下する虞がある。しかしながら、本実施形態によれば、各変換動作での積分時間が一定時間に定められていないことから、測定電圧Ｖｉに大きな変化がなくても、アナログデータのサンプリングの時間間隔が一定になるのを避けることができ、ノイズの混入周期とサンプリング時間との同期を避けて、デジタル値への変換精度が低下するのを防止することができる。

また、本実施形態によれば、アナログデータを変換して得られたデジタルデータを、それ以前の４回のサンプリングに基づき得られたデジタル値の累計値に加算し、加算結果に基づき得られた変換デジタル値をデジタルデータとして出力することから、サンプリングしたアナログデータやそれ以前の４回の変換動作でサンプリングしたアナログデータの一部にノイズが混入していても、ノイズがデジタルデータの変換精度に及ぼす影響を抑えることができる。

しかも、５回のサンプリングで得られた各デジタル値の累計値に基づきデジタルデータを得ることにより、ノイズ混入による変換誤差を抑えている本実施形態のＡＤ変換器３では、ノイズの混入周期とサンプリングの時間間隔とが同期すると変換誤差を抑えられない虞があるが、上述のように、一定周期で生じるノイズが複数回の変換動作にわたって継続して混入するのを避けられることから、変換誤差を抑えて変換精度の低下を避けることができる。

また、本実施形態によれば、デジタルデータを得るために行われる積分時間の累計値を、各デジタルデータ毎に等しくすることができるので、デジタルデータへの変換精度を高めることができる。

上記実施形態では、各変換動作での積分時間を定める積分時間情報としてテーブルを用いた場合について説明したが、演算を実行して積分時間を定める構成としてもよい。また、各変換デジタル値を得るための変換動作回数は任意であり、５回には限定されない。また、各変換動作での積分時間は、少なくとも前回のサンプリングでの積分時間と異なるのであれば任意であり、各変換デジタル値を得るための変換動作の回数やテーブルに定める変換動作回数に応じて、適宜変更して差し支えない。また、積分時間情報に定める変換動作回数ｎも任意である。また、デジタル累計値に基づき変換デジタル値を特定する方法は任意であり、例えば、デジタル累計値から各デジタル値の平均値を算出し、算出して得られた値を変換デジタル値としてもよい。

上記実施形態では、所定時間の間アナログ信号をサンプリングする２重積分型ＡＤ変換器３に本発明を適用した場合について説明した。しかしながら、本発明は、所定の時間間隔で又は所定時間の間アナログ信号をサンプリングする他の方式のＡＤ変換器３にも適用することができる。

以下、本発明を逐次比較型ＡＤ変換器５に適用した場合について説明する。図４は、逐次比較型ＡＤ変換器５の構成の概略を示すブロック図である。このＡＤ変換器５では、制御装置５３からのサンプリングクロックの入力に合わせた所定の時間間隔で、サンプルホールド回路５１により測定電圧Ｖｉがサンプリングされる。そして、サンプリングした測定電圧Ｖｉが、アナログコンパレータ５２に順次入力されて基準電圧Ｖｒと比較される。

制御装置５３では、アナログコンパレータ５２での比較結果に応じて、逐次比較レジスタ５３ａのデータが１ビットずつ決定されていく。逐次比較レジスタ５３ａのデータは、ＤＡ変換器５４でアナログ電圧に変換されて、アナログコンパレータ５２に基準電圧Ｖｒとして入力され、この基準電圧Ｖｒに基づき、上述した処理が繰り返される。この様にして、逐次比較レジスタ５３ａのデータが１ビットずつ決定されてデジタル値が得られ、得られたデジタル値を元に制御装置５３からデジタルデータが出力される。

図４に示す逐次比較型ＡＤ変換器５では、サンプルホールド回路５１に対するサンプリングクロックの入力タイミングを調整することにより、少なくとも前回のサンプリング時とは異なる時間間隔で測定電圧Ｖｉのサンプリングを行うことができる。この逐次比較型ＡＤ変換器５でも、アナログデータのサンプリングが継続して一定の周期で行われることがないことから、上記実施形態の２重積分型ＡＤ変換器３と同様の作用効果を得ることができる。

なお、上記逐次比較型ＡＤ変換器５は、アナログデータをサンプリングしてデジタル値に変換する度に、それ以前の１回又は複数回のサンプリングに基づき変換された各デジタル値の累計値に加算し、加算結果に基づきサンプリングしたアナログデータのデジタルデータへの変換値を特定する構成としてもよい。

このような構成とする場合、先の複数回のサンプリングの時間間隔の累計値に、今回のサンプリングの時間間隔を加算して得られた値が、各サンプリング時点で等しい値となるように、アナログデータのサンプリングを行ってもよい。

これらの構成によっても、サンプリングされるアナログデータに混入したノイズが、デジタルデータへの変換精度に及ぼす影響を抑えて、上記実施形態の２重積分型ＡＤ変換器３と同様の効果を得ることができる。また、デジタルデータを得るために行われるサンプリング時間を、各デジタルデータ毎に等しくすることができるので、デジタルデータへの変換精度を高めることができる。

本発明の一実施形態の体重計の構成の概略を示すブロック図である。 図１に示す体重計が備えるＡＤ変換器の構成の概略を示すブロック図である。 図２に示すＡＤ変換器の動作を説明するタイミングチャートである。 本発明の適用される逐次比較型ＡＤ変換器の構成の概略を示すブロック図である。

符号の説明

１ 体重計
２ 差動増幅回路
３ ２重積分型ＡＤ変換器
４ 表示装置
３１ 積分回路
３２ コンパレータ
３３ 制御装置
３３ａ 記憶回路
３４ クロックパルス発生回路
３５ カウンタ
５ 逐次比較型ＡＤ変換器
５１ サンプルホールド回路
５２ アナログコンパレータ
５３ 制御装置
５３ａ 逐次比較レジスタ
５４ ＤＡ変換器

Claims (4)

1. アナログデータをデジタル値に変換し、デジタルデータを出力するＡＤ変換器であって、
   少なくとも前回のサンプリングと異なる時間間隔又は時間で、アナログデータのサンプリングを行うことを特徴とするＡＤ変換器。
2. アナログデータをサンプリングしてデジタル値に変換する度に、それ以前の１回又は複数回にわたる累計回数のサンプリングに基づき変換されたデジタル値の累計値に加算し、加算結果に基づき出力するデジタルデータを特定することを特徴とする請求項１に記載のＡＤ変換器。
3. アナログデータをサンプリングする前記時間間隔又は前記時間を、複数回にわたる前記累計回数のサンプリングが行われる間の前記時間間隔又は前記時間の累計値に加算して得られる値が、各サンプリング時点で等しい値となるように、アナログデータのサンプリングを行うことを特徴とする請求項１又は請求項２に記載のＡＤ変換器。
4. 加えられた荷重を計測する計測器から供給されるアナログデータを、請求項１から請求項３の何れかに記載のＡＤ変換器でデジタル値に変換し、デジタルデータを得ることを特徴とする秤。

Images