JPH0447273B2 - - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は一般に周波数測定システムに関し、特
に被測定周波数の値が減少しているときにその周
波数の瞬時値を最もよく表わす周波数測定方式を
提供するための方法および装置に関する。

従来技術及び問題点 現在の技術では多数の周波数測定方式が利用で
きる。一つの形式においては、測定中の信号のサ
イクル数をある一定時間の間計数して、周波数の
値を直接表示する。低周波では、適切な分解能を
得るため長時間の計数が必要になるので、この方
法は望ましくない。この測定問題に対するもう少
し複雑な方法では、波形の周期を測定してその逆
数として周波数を求める。この方法では上述の直
接計数法より良い結果が得られるが、特に周波数
が低くて、更に急速に低くなりつつあるときに最
適な結果が得られない。

公知の周期計算方法では、周期を測定してこの
測定値を次の完全な周期が始まるまで保持してお
く。この保持された値は次の周期が経過するまで
変化しない。信号の周波数が増大しつつある場合
には、次に測定される周期はその前の周期より短
かくなり、新しい周期がわかるとすぐに周波数が
更新される。したがつて新しい周期が前の周期よ
り短かい限り、周波数は素早く更新され、何ら困
難はない。しかし周波数の値が減少していく場合
には、周波数の低下とともに新しい周期は前の周
期より長くなる。現在測定中の周期が前の周期を
超えると直ちに、周波数が現在使用中の値より低
いことがわかる。しかしこれがわかつても新しい
周期が完了するまではシステム出力には現われて
こない。すなわち時間遅れがあり、これはシステ
ムの不正確さを表わすことになり、この方法の欠
点となつている。極端な例として、入力周波数が
ゼロのとき、保持されている値はその直前に完了
した周期の値になる。この最後の周期は終ること
がないので、出力は直前に完了した周期になりつ
放しで、周波数ゼロの状態は表示されない。

発明の目的 このため、本発明の一つの目的は交流信号の周
波数を測定するための新しく、かつ改良された方
法および装置を提供することにある。

本発明のもう一つの目的は、測定中の信号の周
波数が低下しつつあるときに特に適しており、そ
してその低下をより素早く表示する周波数測定方
法を提供することにある。

本発明の更にもう一つの目的は、構成が比較的
に簡単で、入力信号の周波数を正確かつ迅速に表
示する交流入力信号の周波数測定方法および装置
を提供することにある。

発明の要旨 上記の目的および他の目的は、本発明に従つ
て、測定中の交流信号が交互の半サイクルに存在
している時間をそれぞれ表わす第一の値と第二の
値を繰り返し求めるシステムを設けることによつ
て達成される。これらの値のうち最も新しく求め
たものが保持されて、現在求めつつある値と絶え
ず比較される。この比較の結果、２つの値の大き
い方すなわち２つの半サイクル期間の長い方を表
わす出力信号が出力として得られる。希望によ
り、この出力の逆数を求めて周波数に直接比例す
る信号を得ることもできるし、あるいは瞬時周期
の表示として間接的に使うこともできる。

本発明は請求範囲に具体的に記載されている
が、以下の説明と図面により一層明確に理解され
よう。

実施例の記載 （第１図の実施例） 以下、交流信号の半サイクルの時間を表わす第
１の値を発生し且つ保持する手段と、次の半サイ
クルの時間を表わす第２の値を発生する手段を説
明する。第１の値は測定開始直後の（１番目の）
半サイクルに関連し、第２の値は次の（２番目
の）半サイクルに関連する。第１の値は更に、
３，５，７……番目の半サイクルで更新され、同
様に第２の値は４，６，８……番目の半サイクル
で更新される。

第１図は本発明をアナログ形式の場合について
示したものである。第１図において、入力端子１
０の一定の直流基準電圧V１０が抵抗８，R₈を介
して適当なアナログ・スイツチ１３に加えられ
る。このアナログ・スイツチ１３の出力は、入出
力間にコンデンサ１４，C₁₄が接続された演算増
幅器１２より成る積分回路の反転入力に与えられ
る。コンデンサ１４と並列に第２のアナログ・ス
イツチ１６が接続されており、これは後で詳述す
るようにコンデンサ１４を放電させるように働
く。まずスイツチ１３が閉じて、スイツチ１６が
開いていると仮定すると、入力端子１０の直流基
準電圧V１０が上記積分回路に与えられ、その出
力にこの直流基準電圧の積分が得られる。すなわ
ち、回路点１５の出力は時定数C₁₄，R₈の値によ
つてきまる所定の割合で−V₁₀に向つて徐々に下
降してゆく。

同様に、端子１０の直流基準電圧V１０は抵抗
１８，R₁₈を介してもう１つのアナログ・スイツ
チ２０に加えられ、このアナログ・スイツチ２０
の出力は第１の積分回路と同様の第２の積分回路
の反転入力に与えられる。この第２の積分回路は
演算増幅器２２を含み、その出力と入力の間には
コンデンサ２４，C₂₄が接続されている。アナロ
グ・スイツチ２６がコンデンサ２４に並列に接続
されており、コンデンサ２４を選択的に放電す
る。上述したのと同様に、スイツチ２０が閉じ、
スイツチ２６が開いているときには、積分回路の
出力（回路点２５）に出てくる信号は回路点１５
の信号と同様に時定数C₂₄，R₁₈の値によつて決ま
る所定の割合で−V₁₀に向つて下降してゆく。

スイツチ１３，１６，２０および２６としては
たとえばシリコニクス（Siliconix）社のDG２０
１スイツチを使うことができる。これらのスイツ
チの動作は、周波数を測定したい交流信号に関係
する。図示するように、この交流信号は端子２８
に印加され、そして線３０を介してスイツチ１３
に、このスイツチの動作制御信号として与えられ
る。端子２８の交流信号はインバータ３２と線３
４を介してスイツチ２０にも与えられる。この交
流信号は前縁でトリガされる単安定マルチバイブ
レータすなわちワンシヨツト３６にも印加され、
このワンシヨツトの出力はスイツチ１６に動作制
御信号として加えられる。同様にインバータ３２
の出力はワンシヨツト３８に加えられ、このワン
シヨツト３８の出力はスイツチ２６の動作信号と
して働く。

（最大値ゲートの形式になつている比較回路４
０） 直前の第１の値と、現在の第２の値とを比較
し、大きい値を表わす出力信号を発生する手段に
ついて説明する。

この２つの積分回路からの２つの出力信号、す
なわち回路点１５および２５の信号は最大値ゲー
ト４０の形式になつている比較回路に与えられ
る。最大値ゲート４０は２つの信号を反転して、
この２つの信号の大きい方を表わす出力を送出す
る。最も単純な形式では、完全なダイオードが入
手できれば、このゲートは２つのダイオードとい
う簡単な形式にすることが出来る。この場合、１
つのダイオードのカソードは回路点１５に接続さ
れ、他方のダイオードのカソードは回路点２５に
接続され、そしてこの２つのダイオードのアノー
ドは一緒に結合される。したがつて、この２つの
ダイオードの結合点の信号は２つの負信号の大き
い方を表わすことになる。実際、それ程正確な結
果が要求されていない場合には、この方式を使う
ことができる。しかし、もつとも正確な結果を得
るため、最大値ゲートの可能な構成のうち１つを
破線で囲んだブロツク４０内に示してある。図示
するように、回路点１５の信号は抵抗４４を介し
て演算増幅器４２の反転入力に与えられる。演算
増幅器４２の非反転入力は大地（ground）に接
続されており、その出力はダイオード４８を介し
て回路点５８に接続されている。また反転入力と
回路点５８の間には帰還抵抗４６が接続されてい
る。同様に、回路点２５の信号は入力抵抗５２を
介して演算増幅器５０の反転入力に与えられる。
この演算増幅器の非反転入力は大地に接続され、
その出力はダイオード５６を介して回路点５８に
接続され、反転入力は帰還抵抗５４を介して回路
点に接続されている。回路点５８に接続された２
つの帰還抵抗４６および５４の働きにより、演算
増幅器４２，５０のうち最も負の入力を加えられ
ている方が回路点５８の電圧を制御する。したが
つて、回路点５８における最大値ゲート４０の出
力は、回路点１５および２５の２つの信号のうち
大きい方の信号に比例する正極性の信号である。
回路点５８の信号は、測定したばかりの周期と現
在測定中の周期のうち大きい方の周期を表わして
おり、これはアナログ除算器６０の入力Ｙに与え
られる。アナログ除算器６０の入力Ｘは数値１を
表わす信号に接続されている。このため、回路点
６２の除算器６０の出力は入力信号の周波数を表
わすことになる。

（第１図の動作） 第１図の回路の動作は第２図のグラフを参照す
ると、最も良く理解し得るものである。第２図に
おいて、上側の波形は交流入力信号を表わしてお
り、下側の波形は第１図の回路点１５および２５
に出てくる信号の値を逆にしたものを表わしてい
る。下の波形において、破線は回路点１５の信号
を表わしたものであり、実線は回路点２５の信号
を表わしている。交流入力信号が相対的に正に向
うと、スイツチ１３が閉じ、そしてワンシヨツト
３６の出力により、スイツチ１６も瞬時閉じてコ
ンデンサ１４を放電させる。スイツチ１３が閉じ
たままになつているので、増幅器１２とコンデン
サ１４から成る積分回路の出力は時点t₁とt₂との
間の破線で示すように所定の割合で下降してい
く。時点t₂で、交流入力信号は相対的に負の値に
下がる。スイツチ１３は開放し、スイツチ２６は
瞬時閉じてコンデンサ２４を放電させる。スイツ
チ２０も閉じるので、端子１０の直流基準電圧が
演算増幅器２２およびコンデンサ２４から成る積
分回路に与えられて、そこで積分される。このよ
うにして時点t₂から、回路点２５の出力信号は時
点t₂と時点t₃との間の実線で示すように所定の割
合で変化し始める。たとえば、時点t₂からt₃まで
の期間の間、ゲート４０は回路点５８に、上側の
積分回路により保持されている値すなわち回路点
１５の値の方が２つの値の内で大きいので、その
値を逆にしたものを供給する。

時点t₃で交流入力信号は再び正になり、上記の
説明の通りスイツチ１６が閉じてコンデンサ１４
が放電される。スイツチ１３が再び閉じて上側の
積分器が再び動作状態になり、同時にスイツチ２
０が開放して下側の積分器で得られる値が保持さ
れる。回路点１５の信号は再び所定の割合で下降
し、時点t₄まで回路点５８の出力は回路点２５の
信号の値の反転したものになる。時点t₄で回路点
１５の信号が回路点２５の信号より大きくなり、
ゲート４０は回路点５８に、２つの信号のうちの
大きい方である回路点１５の信号値を逆にしたも
のを出す。この交互の動作は交流入力信号の相対
的な電圧が変るごとに繰り返され、回路点５８の
出力は常に回路点１５および２５の２つの信号の
うちの大きい方を表わしている。

第２図の下側の図で影をつけた領域は本発明に
よつて改良された部分を示している。これから明
らかなように、周波数が低下しつつあるという表
示を得るのに半サイクル期間の終了を待つ必要は
なく、測定中の半サイクルの長さが他方の積分手
段によつて保持されてきた直前の半サイクルの長
さを超えると直ちにこのような表示が得られる。
周波数が上昇しつつある場合には本発明は従来方
式に比べて顕著な、あるいは実質的な改良を行な
うものではないことは明らかである。何故なら、
測定中の半サイクルの長さは直前の半サイクルの
長さより短かくなるからであり、いずれにしても
前の表示が除算される。

（第３図の実施例） 第３図は本発明をデイジタル形式に適用した場
合を示したものである。図示するように交流入力
信号は入力点７０に与えられ、続いて第１のデイ
ジタル・カウンタ７２の作動ゲートＥに与えられ
る。この交流入力信号はインバータ回路７３を介
して第２のデイジタル・カウンタ７４の作動入力
ゲートＥにも与えられる。一定周波数で動作して
いるクロツク７６は２つのカウンタ７２および７
４の各々のクロツク・ゲートＣにクロツク信号を
与える。したがつて、カウンタ７２，７４のいず
れかが作動されると、それはクロツク７６の出力
で定められる速度で計数を行なう。たとえば、本
発明の適用を想定している周波数すなわち約60Hz
に対しては、クロツク７６は出力が約200KHzの
水晶制御発振器であつてよい。この実施例では、
カウンタ７２および７４は16ビツトのカウンタで
あり、作動入力信号がある間は計数を行ない、そ
して作動信号が除かれた時に達した計数値を保持
し、作動信号が次に印加されたとき自動的にリセ
ツトされる。更に、カウンタは非常に長い計数期
間中のオーバタローに対して防護されている。勿
論このような自動リセツト式のカウンタは必要で
なく、必要に応じて適当なリセツト信号を発生し
得ることは明らかであろう。

（デイジタル比較器８２） カウンタ７２の出力が線７８（この例では16
本）を介して適当なデイジタル比較器８２に与え
られる。同様に、カウンタ７４の出力が線８０を
介して同じ比較器に与えられる。比較器８２の出
力は回路点８４に得られ、これは、例えばカウン
タ７２の計数値がカウンタ７４の計数値より大き
いときは２進の「１」となり、カウンタ７４の計
数値がカウンタ７２の計数値より大きいときは２
進の「０」となるような１ビツトの信号である。
回路点８４の信号は適当なデイジタル・スイツチ
手段８６に直接与えられ、また同様のスイツチ手
段８８の反転入力に与えられる。このようにし
て、回路点８４の信号が２進の１でカウンタ７２
の計数値の方が高いことを表わしているときはゲ
ート８６が閉じ、同様に回路点８４の信号が０の
ときはゲート８８が閉じる。ゲート８６および８
８の出力はそれぞれ線９０および９２を介して加
算結合点９４に与えられ、その出力である線９６
はカウンタ７２および７４の２つの計数値のうち
高い方を表わしている。これは第１図の回路点５
８の出力と同様、２つの周期のうち長い方を表わ
している。

第３図に示してあるように、交流入力信号が相
対的に正の値の場合には、カウンタ７２はクロツ
ク７６からのクロツク・パルスの計数動作を行な
うようになつている。同様に、交流入力信号が相
対的に負の値の場合には、カウンタ７４が作動さ
れる。このようにして、各カウンタは他方のカウ
ンタが計数を行なつている間、アナログ方式で得
られる積分値について述べたとほぼ同様に、前に
得られた計数値を保持する。線９６の出力は勿
論、前に完了した周期（保持値）と現在計数中の
周期（測定値）のうち高い方の値の周期を表わし
ている。周波数を直接表示することが必要か望ま
しい場合には、線９６の信号の逆数をソフトウエ
アまたは他の適当な手段によつて求めなければな
らない。

（その他） 以上、本発明を現在好ましい実施例と考えられ
るものについて説明したが、これを変形すること
は当業者は容易に行ない得る。たとえば、アナロ
グ方式、デイジタル方式のいずれについても周期
値の決定に第１および第２の手段、すなわち積分
器またはカウンタを用いるように述べたが、前の
周期を表わす値の蓄積にバツフア等の付加的な方
法を用いればカウンタを１つにできる。たとえば
デイジタル方式では、この付加的な手段はバツフ
ア・レジスタとし、入力信号の相対的な極性が変
化し始めるとき並列にカウンタ出力を受けるよう
にすればよい。それから、新たな計数の開始時に
バツフア・レジスタの内容をカウンタの内容と比
較する。また、入力信号は方形波の形式で示して
きたが、正弦波等他の交流波形にも本発明を適用
できることは明らかである。正弦波の場合には、
交流入力信号の入力点に適当なゼロ交差検出器を
置いて、交互の半サイクルの終了点を正確に判定
することが必要となろう。以上のように、本発明
は、図示し説明した特定の実施例に限定されるも
のではなく、本発明の真の精神と範囲内にあるこ
のようなすべての変形を請求範囲に従つて包含す
るものである。

【図面の簡単な説明】

第１図は本発明をアナログ形式の場合について
示した概略回路図である。第２図は本発明の動作
を理解するのに役立つ時間線図である。第３図は
本発明をデイジタル形式の場合について示した概
略回路図である。 符号の説明、１２，２２，４２，５０……演算
増幅器、１４，２４……コンデンサ、１３，２
０，１６，２６，８６，８８……スイツチ、３
６，３８……ワンシヨツト、１５，２５，５８…
…回路点、４０……最大値ゲート、６０……アナ
ログ除算器、７６……クロツク、７２，７４……
カウンタ、８２……デイジタル比較器。

Claims (1)

1. 【特許請求の範囲】 １ 交流信号の周波数を測定する方法において、 ａ 交流信号が交互の半サイクルにある間の時間
   のそれぞれ表わす第１の値と第２の値をそれぞ
   れ発生し、且つ１つの半サイクルの期間を表わ
   す該値のうちの最も新しく発生された値を保持
   し、 ｂ 該保持された第１の値を現在発生している第
   ２の値と連続的に比較して、その内の大きい方
   の値を表わす出力信号を発生し、該出力信号に
   より交流信号の周波数を示すようにしたことを
   特徴とする交流信号の周波数を測定する方法。 ２ 特許請求の範囲第１項記載の方法において、
   前記第１の値と前記第２の値がアナログ信号とし
   て発生される方法。 ３ 特許請求の範囲第１項記載の方法において、
   前記第１の値と前記第２の値がそれぞれデイジタ
   ル計数値として発生される方法。 ４ 特許請求の範囲第１項記載の方法において、
   前記出力信号の逆数を計算することにより交流信
   号の周波数に直接比例する信号を発生する段階を
   含む方法。 ５ 交流信号の周波数を測定する方法において、 ａ 交流信号が第１の相対的な極性になつている
   時間を表わす第１の値を発生し、且つ第２の値
   を発生している間は該第１の値を保持し、 ｂ 交流信号が第２の相対的な極性になつている
   時間を表わす前記第２の値を発生し、 ｃ 保持された前記第１の値と現在の第２の値と
   を連続的に比較して、そのうちの大きい方を表
   わす出力信号を発生し、該出力信号により交流
   信号の周波数を表わすことを特徴とする交流信
   号の周波数を測定する方法。 ６ 特許請求の範囲第５項記載の方法において、
   前記第１の値および前記第２の値がアナログ信号
   として発生される方法。 ７ 特許請求の範囲第５項記載の方法において、
   前記第１の値および前記第２の値が各々デイジタ
   ル計数値として発生される方法。 ８ 特許請求の範囲第５項記載の方法において、
   前記出力信号の逆数を計算することにより交流信
   号の周波数に直接比例する信号を発生する段階を
   含む方法。 ９ 交流入力信号を表わす出力信号を発生する回
   路において、 ａ 交流信号が第１の相対的な極性になつている
   時間を表わす第１の値を発生し、そして第２の
   値を発生している期間の間は該第１の値を保持
   する手段、 ｂ 交流信号が第２の相対的な極性になつている
   時間を表わす第２の値を発生する手段、ならび
   に ｃ 保持された前記第１の値を前記第２の値と連
   続的に比較して、前記第１の値および前記第２
   の値のうちの大きい方を表わす出力信号を発生
   する手段を有し、該出力信号により交流信号の
   周波数を表わすことを特徴とする回路。 １０ 特許請求の範囲第９項記載の回路におい
   て、前記第１の値および前記第２の値を発生する
   前記手段が各々、交流信号の値を積分するための
   積分手段を含んでいる回路。 １１ 特許請求の範囲第９項記載の回路におい
   て、前記第１の値および前記第２の値を発生する
   前記手段が各々デイジタル・カウンタを含んでい
   る回路。 １２ 特許請求の範囲第１１項記載の回路におい
   て、前記比較する手段がデイジタル比較器を有す
   る回路。