JPH0121436Y2 - - Google Patents
Info
- Publication number
- JPH0121436Y2 JPH0121436Y2 JP14100080U JP14100080U JPH0121436Y2 JP H0121436 Y2 JPH0121436 Y2 JP H0121436Y2 JP 14100080 U JP14100080 U JP 14100080U JP 14100080 U JP14100080 U JP 14100080U JP H0121436 Y2 JPH0121436 Y2 JP H0121436Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- level
- input
- cmp
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002159 abnormal effect Effects 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
Description
【考案の詳細な説明】
本考案は、異常データを自動的に廃棄し、正常
データのみを測定することのできる測定装置に関
するもので、タイムラグなしに極めて正確に上記
の動作が可能な測定装置を提供することを目的と
する。
データのみを測定することのできる測定装置に関
するもので、タイムラグなしに極めて正確に上記
の動作が可能な測定装置を提供することを目的と
する。
第１図は本考案の測定装置の一実施例を示すブ
ロツク図である。第１図において、INは被測定
の交流入力Eiが与えられる入力端子、IPCは増幅
器、フイルタ等を含む入力回路、MESは測定回
路、LDCはレベル検出回路である。
ロツク図である。第１図において、INは被測定
の交流入力Eiが与えられる入力端子、IPCは増幅
器、フイルタ等を含む入力回路、MESは測定回
路、LDCはレベル検出回路である。
測定回路MESにおいて、APはパルス信号変換
回路、CNTはカウンタ、REGはレジスタ、PRO
はプロセツサ、DISは表示器である。前記入力端
子INは入力回路IPCを介してパルス信号変換回路
APの入力端に接続され、APの出力端はカウンタ
CNTの入力端に接続されている。CNTの出力は
レジスタREGを介してプロセツサPROに入力さ
れる。PROの出力端は表示器DISの入力端に接続
されている。
回路、CNTはカウンタ、REGはレジスタ、PRO
はプロセツサ、DISは表示器である。前記入力端
子INは入力回路IPCを介してパルス信号変換回路
APの入力端に接続され、APの出力端はカウンタ
CNTの入力端に接続されている。CNTの出力は
レジスタREGを介してプロセツサPROに入力さ
れる。PROの出力端は表示器DISの入力端に接続
されている。
レベル検出回路LDCにおいて、CMPH，CMPL
は“ハイ”、“ロウ”のコンパレータで、スレツシ
ヨールド電圧としてCMPHにはEHが、CMPLには
ELがそれぞれ与えられている。FFH，FFLはそれ
ぞれＲ−Ｓフリツプ・フロツプ、Ｇはゲート、
FFDはＤ形フリツプ・フロツプである。コンパレ
ータCMPH，CMPLの各入力端は入力回路IPCの
出力端にそれぞれ接続され、CMPHの出力端はフ
リツプ・フロツプFFHのセツト端子Ｓに接続さ
れ、CMPLの出力端はフリツプ・フロツプFFLの
リセツト端子Ｒに接続されている。FFHのリセツ
ト端子ＲとFFLのセツト端子Ｓにはクロツクパル
スCLが与えられる。このクロツクパルスCLは前
記したカウンタCNTに与えられるクロツクと同
一のものである。フリツプ・フロツプFFHの端
子と、FFLのＱ端子はゲートＧの入力端に接続さ
れ、Ｇの出力端はフリツプ・フロツプFFDのＤ入
力端に接続されている。FFDのＱ端子はプロセツ
サPROの入力端に接続されている。FFDのクロツ
ク入力端CKには前記レジスタREGのロード端子
Ｌに加えられるクロツクパルスと同じクロツクパ
ルスが与えられるようになつている。このような
構成の第１図装置の動作を説明すると次の如くな
る。
は“ハイ”、“ロウ”のコンパレータで、スレツシ
ヨールド電圧としてCMPHにはEHが、CMPLには
ELがそれぞれ与えられている。FFH，FFLはそれ
ぞれＲ−Ｓフリツプ・フロツプ、Ｇはゲート、
FFDはＤ形フリツプ・フロツプである。コンパレ
ータCMPH，CMPLの各入力端は入力回路IPCの
出力端にそれぞれ接続され、CMPHの出力端はフ
リツプ・フロツプFFHのセツト端子Ｓに接続さ
れ、CMPLの出力端はフリツプ・フロツプFFLの
リセツト端子Ｒに接続されている。FFHのリセツ
ト端子ＲとFFLのセツト端子Ｓにはクロツクパル
スCLが与えられる。このクロツクパルスCLは前
記したカウンタCNTに与えられるクロツクと同
一のものである。フリツプ・フロツプFFHの端
子と、FFLのＱ端子はゲートＧの入力端に接続さ
れ、Ｇの出力端はフリツプ・フロツプFFDのＤ入
力端に接続されている。FFDのＱ端子はプロセツ
サPROの入力端に接続されている。FFDのクロツ
ク入力端CKには前記レジスタREGのロード端子
Ｌに加えられるクロツクパルスと同じクロツクパ
ルスが与えられるようになつている。このような
構成の第１図装置の動作を説明すると次の如くな
る。
入力端子INより与えられる入力Eiは入力回路
IPCを介したのちパルス信号変換回路PCでEiに対
応したパルス数に変換され、このパルス信号はカ
ウンタCNTに入力されてカウントされる。レジ
スタREGはカウンタCNTの出力を一時記憶す
る。カウンタCNTの計数値をレジスタREGにロ
ードするタイミングはクロツクパルスLDによつ
て行なわれる。プロセツサPROはレジスタREG
のデータをとり込み、必要な演算処理を行なつた
のち表示器DISに送出し、DISはその値、すなわ
ち被測定入力Eiの値を表示する。
IPCを介したのちパルス信号変換回路PCでEiに対
応したパルス数に変換され、このパルス信号はカ
ウンタCNTに入力されてカウントされる。レジ
スタREGはカウンタCNTの出力を一時記憶す
る。カウンタCNTの計数値をレジスタREGにロ
ードするタイミングはクロツクパルスLDによつ
て行なわれる。プロセツサPROはレジスタREG
のデータをとり込み、必要な演算処理を行なつた
のち表示器DISに送出し、DISはその値、すなわ
ち被測定入力Eiの値を表示する。
一方、入力Eiに対応した入力回路IPCの出力信
号Ei′は“ハイ”，“ロウ”のコンパレータCMPH
とCMPLの入力端に与えられる。この信号Ei′は
CMPHではスレツシヨールド電圧EHと比較され、
又CMPLではスレツシヨールド電圧ELと比較され
る。Ei′とEH，ELとの関係を第２図に示す。第２
図において、Ei′は正常のレベルの入力信号を示
してある。Ei′が正常の場合に、Ei′のピーク値が
スレツシヨールド電圧EH，ELの間に位置するよ
うにEH，ELの値が選ばれている。したがつて、 (イ) Ei′が正常レベルの場合 この場合にはCMPHは出力を出さない（“Ｏ”
レベル信号）が、CMPLは入力Ei′（Ei）の１サイ
クル毎に第２図に示す如く“１”レベルのパルス
を出力する。
号Ei′は“ハイ”，“ロウ”のコンパレータCMPH
とCMPLの入力端に与えられる。この信号Ei′は
CMPHではスレツシヨールド電圧EHと比較され、
又CMPLではスレツシヨールド電圧ELと比較され
る。Ei′とEH，ELとの関係を第２図に示す。第２
図において、Ei′は正常のレベルの入力信号を示
してある。Ei′が正常の場合に、Ei′のピーク値が
スレツシヨールド電圧EH，ELの間に位置するよ
うにEH，ELの値が選ばれている。したがつて、 (イ) Ei′が正常レベルの場合 この場合にはCMPHは出力を出さない（“Ｏ”
レベル信号）が、CMPLは入力Ei′（Ei）の１サイ
クル毎に第２図に示す如く“１”レベルのパルス
を出力する。
(ロ) Ei′がELより小さい場合
この場合には、CMPH，CMPL共にパルスを出
力しない。
力しない。
(ハ) Ei′がEHより過大の場合
この場合には、CMPH，CMPLは共にEi′の１サ
イクル毎に“１”レベルのパルスを出力する。
イクル毎に“１”レベルのパルスを出力する。
このように、入力Ei′の大きさに応じてCMPH，
CMPLの出力はそれぞれ異なつたレベルの状態と
なり、その状態に応じてプロセツサPROは以下
のように動作する。
CMPLの出力はそれぞれ異なつたレベルの状態と
なり、その状態に応じてプロセツサPROは以下
のように動作する。
先ず(イ)の場合であるが、フリツプ・フロツプ
FFHのセツト端子Ｓに“０”，FFLのリセツト端子
Ｒに“１”レベルの信号が加わるので、FFH，
FFLの出力は共に“１”となる。その結果、Ｄ
形フリツプ・フロツプFFDのＤ入力は“０”レベ
ルとなつてFFDのＱ出力は“０”となり、この
“０”レベルがプロセツサPROに与えられる。被
測定データがレジスタREGにロードされるのと
同期してFFDにクロツクパルスLDが与えられる
ので、プロセツサPROは入力データをとり込む
と同時にFFDの出力をとり込む。この場合、FFD
の出力は“０”レベルであり、この“０”レベル
は入力Ei′が正常データであることを示すので、
プロセツサPROはこのデータを加算する。次に
(ロ)の場合には、FFHのセツト端子Ｓに“０”レベ
ルが、又FFLのリセツト端子Ｒにも“０”レベル
が与えられる。その結果、FFHの出力が“１”
レベル、FFLのＱ出力が“０”レベルとなり、
FFDのＤ入力が“１”レベルとなる。よつてFFD
のＱ出力は“１”レベルとなり、プロセツサ
PROはREGの内容をとり込むときFFDの“１”
レベル信号も取り込む。FFDのＱ出力が“１”レ
ベルのときは異常データを示すものであるから、
プロセツサPROはFFDのＱ出力が“１”レベルの
ときとり込んだデータは廃棄する。次に(ハ)の場合
であるが、FFHのＱ出力が“０”，FFLの出力は
“１”レベルとなり、FFDのＤ入力には“１”レ
ベルが与えられる。したがつて、この場合には前
記した(ロ)の状態の如く、プロセツサPROはとり
込んだデータが異常データであると判断しこれを
廃棄する。
FFHのセツト端子Ｓに“０”，FFLのリセツト端子
Ｒに“１”レベルの信号が加わるので、FFH，
FFLの出力は共に“１”となる。その結果、Ｄ
形フリツプ・フロツプFFDのＤ入力は“０”レベ
ルとなつてFFDのＱ出力は“０”となり、この
“０”レベルがプロセツサPROに与えられる。被
測定データがレジスタREGにロードされるのと
同期してFFDにクロツクパルスLDが与えられる
ので、プロセツサPROは入力データをとり込む
と同時にFFDの出力をとり込む。この場合、FFD
の出力は“０”レベルであり、この“０”レベル
は入力Ei′が正常データであることを示すので、
プロセツサPROはこのデータを加算する。次に
(ロ)の場合には、FFHのセツト端子Ｓに“０”レベ
ルが、又FFLのリセツト端子Ｒにも“０”レベル
が与えられる。その結果、FFHの出力が“１”
レベル、FFLのＱ出力が“０”レベルとなり、
FFDのＤ入力が“１”レベルとなる。よつてFFD
のＱ出力は“１”レベルとなり、プロセツサ
PROはREGの内容をとり込むときFFDの“１”
レベル信号も取り込む。FFDのＱ出力が“１”レ
ベルのときは異常データを示すものであるから、
プロセツサPROはFFDのＱ出力が“１”レベルの
ときとり込んだデータは廃棄する。次に(ハ)の場合
であるが、FFHのＱ出力が“０”，FFLの出力は
“１”レベルとなり、FFDのＤ入力には“１”レ
ベルが与えられる。したがつて、この場合には前
記した(ロ)の状態の如く、プロセツサPROはとり
込んだデータが異常データであると判断しこれを
廃棄する。
普通、この種の測定装置においては信号Ei′を
整流後フイルタによつて平滑してからレベル検出
に用いるようにしているので、時間遅れがある。
その結果、入力Eiに異常が生じそれが検出される
までにタイムラグが生じる。このため、従来の装
置では異常なデータでも正常と判断されることが
あつた。これに対して本考案の装置においては、
データをレジスタにロードするクロツク・パルス
と、フリツプ・フロツプFFDを駆動するクロツク
パルスに同じものを用いるようにしたので、プロ
セツサPROはデータとFFDの出力を同時にとり込
む。したがつて、本考案の装置においてはタイム
ラグという問題はなく、データの正常と異常の判
断が行われる。そしてプロセツサPROは正常の
場合のデータを加算し、その加算値の平均値を求
めたのち表示器DISに送出し、DISはこれを表示
する。よつて、表示器DISで表示された値は入力
Eiの大きさを正確に示す。
整流後フイルタによつて平滑してからレベル検出
に用いるようにしているので、時間遅れがある。
その結果、入力Eiに異常が生じそれが検出される
までにタイムラグが生じる。このため、従来の装
置では異常なデータでも正常と判断されることが
あつた。これに対して本考案の装置においては、
データをレジスタにロードするクロツク・パルス
と、フリツプ・フロツプFFDを駆動するクロツク
パルスに同じものを用いるようにしたので、プロ
セツサPROはデータとFFDの出力を同時にとり込
む。したがつて、本考案の装置においてはタイム
ラグという問題はなく、データの正常と異常の判
断が行われる。そしてプロセツサPROは正常の
場合のデータを加算し、その加算値の平均値を求
めたのち表示器DISに送出し、DISはこれを表示
する。よつて、表示器DISで表示された値は入力
Eiの大きさを正確に示す。
第１図は本考案装置の一実施例を示すブロツク
図、第２図は第１図の動作を説明するための波形
図である。 MES……測定回路、AP……パルス信号変換
器、CNT……カウンタ、REG……レジスタ、
PRO……プロセツサ、DIS……表示器、LDC…
…レベル検出回路、CMPH……ハイ側コンパレー
タ、CMPL……ロウ側コンパレータ、FFD……Ｄ
形フリツプ・フロツプ、LD……クロツクパルス。
図、第２図は第１図の動作を説明するための波形
図である。 MES……測定回路、AP……パルス信号変換
器、CNT……カウンタ、REG……レジスタ、
PRO……プロセツサ、DIS……表示器、LDC…
…レベル検出回路、CMPH……ハイ側コンパレー
タ、CMPL……ロウ側コンパレータ、FFD……Ｄ
形フリツプ・フロツプ、LD……クロツクパルス。
Claims (1)
- 被測定の入力をデイジタル信号に変換するデイ
ジタル信号変換回路、このデイジタル信号の出力
を一時蓄えるレジスタ、前記入力が正常レベルと
異常レベルのときにそれぞれレベルの異なる２値
信号を出力する一対のコンパレータを含むロジツ
ク回路、このロジツク回路の出力が与えられるフ
リツプ・フロツプ、前記レジスタに蓄えられたデ
ータをとり込むと同時に前記フリツプ・フロツプ
の出力をとり込み、このフリツプ・フロツプの出
力が一方のレベルのときにとり込んだデータは異
常であるとして廃棄し、他方のレベルのときにと
り込んだデータは正常データとして処理するプロ
セツサ、および、このプロセツサの出力を表示す
る表示器を具備した測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14100080U JPH0121436Y2 (ja) | 1980-09-30 | 1980-09-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14100080U JPH0121436Y2 (ja) | 1980-09-30 | 1980-09-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5765497U JPS5765497U (ja) | 1982-04-19 |
| JPH0121436Y2 true JPH0121436Y2 (ja) | 1989-06-26 |
Family
ID=29500861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14100080U Expired JPH0121436Y2 (ja) | 1980-09-30 | 1980-09-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0121436Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06343455A (ja) * | 1993-04-30 | 1994-12-20 | Becton Dickinson & Co | 血液培養サンプル内の微生物成長に関するデータ信号の完全性を検査する装置 |
-
1980
- 1980-09-30 JP JP14100080U patent/JPH0121436Y2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06343455A (ja) * | 1993-04-30 | 1994-12-20 | Becton Dickinson & Co | 血液培養サンプル内の微生物成長に関するデータ信号の完全性を検査する装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5765497U (ja) | 1982-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4165508A (en) | Method and apparatus for detecting a peak value of an analog signal | |
| JPH0121436Y2 (ja) | ||
| JPH0210915A (ja) | パルス状信号の極性統一回路 | |
| JP2643119B2 (ja) | 流量測定装置 | |
| KR910001846B1 (ko) | 가변 샘플링주기에 의한 모타의 회전속도 검출회로 및 그 방법 | |
| JP2517376B2 (ja) | 時間計測装置 | |
| JPS632353B2 (ja) | ||
| JPS614972A (ja) | 周波数弁別回路 | |
| JPH0362051B2 (ja) | ||
| SU1698826A1 (ru) | Преобразователь отклонени сопротивлени в код | |
| JP2518022Y2 (ja) | 最大パルス幅測定回路 | |
| JP2768534B2 (ja) | 荷重計測装置 | |
| JPS5948658A (ja) | エイリアシングエラ−検出回路 | |
| JPS5821172A (ja) | ひずみ測定回路 | |
| JPS598211Y2 (ja) | ノイズ検出回路 | |
| JPS5910584Y2 (ja) | 被写界輝度検出装置 | |
| SU935815A2 (ru) | Цифровой фазометр мгновенных значений | |
| JPS6317018Y2 (ja) | ||
| JPS62131637A (ja) | タイミングジツタ測定方式 | |
| SU737899A1 (ru) | Устройство дл автоматического измерени статистических характеристик случайных погрешностей цифровых приборов | |
| JPH0395484A (ja) | 電子時計の歩度計測装置 | |
| JPS5912819Y2 (ja) | クロツクパルス発生回路 | |
| JPS5644240A (en) | Error rate supervisory circuit | |
| JPH04307372A (ja) | エッジ検出回路装置 | |
| JPH0678873U (ja) | デューティ比測定回路 |