JPS6317018Y2 - - Google Patents
Info
- Publication number
- JPS6317018Y2 JPS6317018Y2 JP1982011884U JP1188482U JPS6317018Y2 JP S6317018 Y2 JPS6317018 Y2 JP S6317018Y2 JP 1982011884 U JP1982011884 U JP 1982011884U JP 1188482 U JP1188482 U JP 1188482U JP S6317018 Y2 JPS6317018 Y2 JP S6317018Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit unit
- output
- counter
- signal
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 35
- 238000001514 detection method Methods 0.000 claims description 22
- 238000007689 inspection Methods 0.000 claims description 8
- 230000002950 deficient Effects 0.000 claims description 4
- 239000013256 coordination polymer Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【考案の詳細な説明】
本考案は回路ユニツトの動作を検査する回路ユ
ニツト検査装置に関し、特に標準回路ユニツト出
力に対する検査回路ユニツト出力の不一致を検出
して検査を行なう回路ユニツト検査装置に関する
ものである。
ニツト検査装置に関し、特に標準回路ユニツト出
力に対する検査回路ユニツト出力の不一致を検出
して検査を行なう回路ユニツト検査装置に関する
ものである。
回路ユニツト検査装置は、例えば回路基板上に
組立てられたある単位の回路を単位ユニツトとし
てその動作の良否を検査するものである。この場
合、アナログ系の回路ユニツトに於いては、その
動作が比較的単純であるために、入出力信号の関
係に於いてその動作の良否が比較的容易に判別す
ることが出来る。しかし、デイジタル系の回路ユ
ニツトに於いては、その動作が極めて複雑である
とともに、出力される信号もパルス化されている
ために良否の判別が極めて困難なものとなつてい
る。
組立てられたある単位の回路を単位ユニツトとし
てその動作の良否を検査するものである。この場
合、アナログ系の回路ユニツトに於いては、その
動作が比較的単純であるために、入出力信号の関
係に於いてその動作の良否が比較的容易に判別す
ることが出来る。しかし、デイジタル系の回路ユ
ニツトに於いては、その動作が極めて複雑である
とともに、出力される信号もパルス化されている
ために良否の判別が極めて困難なものとなつてい
る。
このような問題を解決するものとしては、回路
ユニツトに対する入出力の関係をすべて記憶させ
たコンピユータを用いて、すべての入出力条件の
一致を検出するものが用いられている。
ユニツトに対する入出力の関係をすべて記憶させ
たコンピユータを用いて、すべての入出力条件の
一致を検出するものが用いられている。
しかしながら、上述したコンピユータを用いた
回路ユニツト検査装置に於いては、すべての条件
が完全に一致した場合に於いてのみ良として判別
されることになるが、デイジタル系の回路ユニツ
トに於いては各種の条件に伴なつて出力が多少変
化する場合が生ずる。従つてデイジタル系の回路
ユニツトの検査に際しては、ある程度の幅を持つ
て検査を行なう必要があり、この点に於いても上
述した検査装置には問題が生ずる。また、上述し
たコンピユータ構成による回路ユニツト検査装置
は、極めて高価であるとともに、その使用に際し
ては高度の技術が必要になる等の種々問題を有し
ている。
回路ユニツト検査装置に於いては、すべての条件
が完全に一致した場合に於いてのみ良として判別
されることになるが、デイジタル系の回路ユニツ
トに於いては各種の条件に伴なつて出力が多少変
化する場合が生ずる。従つてデイジタル系の回路
ユニツトの検査に際しては、ある程度の幅を持つ
て検査を行なう必要があり、この点に於いても上
述した検査装置には問題が生ずる。また、上述し
たコンピユータ構成による回路ユニツト検査装置
は、極めて高価であるとともに、その使用に際し
ては高度の技術が必要になる等の種々問題を有し
ている。
従つて、本考案による目的は、簡単な構成であ
りながらデイジタル系の回路ユニツトに対する検
査が容易にかつ確実に行なえる回路ユニツト検査
装置を提供することである。以下、図面を用いて
本考案による回路ユニツト検査装置を詳細に説明
する。
りながらデイジタル系の回路ユニツトに対する検
査が容易にかつ確実に行なえる回路ユニツト検査
装置を提供することである。以下、図面を用いて
本考案による回路ユニツト検査装置を詳細に説明
する。
第１図は本考案による回路ユニツト検査装置の
一実施例を示す回路図である。同図に於いて１は
図示しない標準回路ユニツトから発生される標準
回路ユニツト出力ＡとクロツクパルスCPとの一
致を求めるアンドゲート、２は図示しない検査回
路ユニツトから発生される検査回路ユニツト出力
ＢとクロツクパルスCPとの一致を求めるアンド
ゲートである。そして、上述した標準回路ユニツ
トおよび検査回路ユニツトは同一の回路構成とな
つており、かつ同一の入力信号によつて作動され
ている。３は第１カウンタであつて、アンドゲー
ト１の出力信号を順次カウントするとともにリセ
ツトパルスRPの発生毎にリセツトされる。４は
第２カウンタであつて、アンドゲート２の出力信
号を順次カウントするとともに、リセツトパルス
RPの発生毎にリセツトされる。５，６は第１、
第２カウンタ３，４の出力信号をそれぞれアナロ
グ値に変換する第１、第2D／Ａコンバータ、７
は第１、第2D／Ａコンバータ５，６の出力信号
Ｃ，Ｄの差を求める差動アンプ、８は差動アンプ
７の出力信号Ｅと可変抵抗器９によつて設定され
る基準値Vr1とを比較する第１コンパレータであ
つて、その出力端からは第１不一致検出信号Ｆが
発生される。１０は第１不一致検出信号Ｆを入力
として更に高精度の第２不一致検出信号Ｇを発生
する不一致量検出部であつて、第１不一致検出信
号Ｆの発生時に於けるクロツクパルスCPをカウ
ントするとともに、リセツトパルスRPの発生毎
にリセツトされる第３カウンタ１１と、第３カウ
ンタ１１のカウント出力をアナログ信号に変換す
る第3D／Ａコンバータ１２と、第3D／Ａコンバ
ータ１２の出力が可変抵抗器１３によつて設定さ
れる基準値Vr2を越えた時に第２不一致検出信号
Ｇを発生する第２コンパレータ１４とによつて構
成されている。
一実施例を示す回路図である。同図に於いて１は
図示しない標準回路ユニツトから発生される標準
回路ユニツト出力ＡとクロツクパルスCPとの一
致を求めるアンドゲート、２は図示しない検査回
路ユニツトから発生される検査回路ユニツト出力
ＢとクロツクパルスCPとの一致を求めるアンド
ゲートである。そして、上述した標準回路ユニツ
トおよび検査回路ユニツトは同一の回路構成とな
つており、かつ同一の入力信号によつて作動され
ている。３は第１カウンタであつて、アンドゲー
ト１の出力信号を順次カウントするとともにリセ
ツトパルスRPの発生毎にリセツトされる。４は
第２カウンタであつて、アンドゲート２の出力信
号を順次カウントするとともに、リセツトパルス
RPの発生毎にリセツトされる。５，６は第１、
第２カウンタ３，４の出力信号をそれぞれアナロ
グ値に変換する第１、第2D／Ａコンバータ、７
は第１、第2D／Ａコンバータ５，６の出力信号
Ｃ，Ｄの差を求める差動アンプ、８は差動アンプ
７の出力信号Ｅと可変抵抗器９によつて設定され
る基準値Vr1とを比較する第１コンパレータであ
つて、その出力端からは第１不一致検出信号Ｆが
発生される。１０は第１不一致検出信号Ｆを入力
として更に高精度の第２不一致検出信号Ｇを発生
する不一致量検出部であつて、第１不一致検出信
号Ｆの発生時に於けるクロツクパルスCPをカウ
ントするとともに、リセツトパルスRPの発生毎
にリセツトされる第３カウンタ１１と、第３カウ
ンタ１１のカウント出力をアナログ信号に変換す
る第3D／Ａコンバータ１２と、第3D／Ａコンバ
ータ１２の出力が可変抵抗器１３によつて設定さ
れる基準値Vr2を越えた時に第２不一致検出信号
Ｇを発生する第２コンパレータ１４とによつて構
成されている。
このように構成された回路ユニツト検査装置に
於いて、図示しない標準回路ユニツトおよび検査
回路ユニツトに同一の入力信号を供給すると、検
査回路ユニツトが正常であるならば標準回路ユニ
ツト出力Ａと検査回路ユニツト出力は一致するは
ずである。例えば図示しない標準回路ユニツトか
ら第２図ｂに示す標準回路ユニツト出力Ａが発生
されると、アンドゲート１はこの標準回路ユニツ
ト出力Ａの発生時に於いてのみ第２図ａに示すク
ロツクパルスCPを出力する。従つて、アンドゲ
ート１の出力信号をクロツク入力CLKとする第
１カウンタ３は、アンドゲート１を介して供給さ
れるクロツクパルスを順次カウントして出力す
る。そしてこの場合、第１カウンタ３は第２図ｃ
に示す一定周期のリセツトパルスRPによつてリ
セツトされるために、カウント出力はリセツトパ
ルスRPの発生周期でリセツトされることになる。
このようにして計数された第１カウンタ３のカウ
ント出力は、第1D／Ａコンバータ５に於いてア
ナログ信号に変換されることにより、第２図ｄに
示すように標準回路ユニツト出力Ａの〓Ｈ″期間
をリセツトパルスRPの周期で積分した状態の波
形となる。そして、この波形形状は標準回路ユニ
ツト出力Ａの発生状態に一致していることにな
る。
於いて、図示しない標準回路ユニツトおよび検査
回路ユニツトに同一の入力信号を供給すると、検
査回路ユニツトが正常であるならば標準回路ユニ
ツト出力Ａと検査回路ユニツト出力は一致するは
ずである。例えば図示しない標準回路ユニツトか
ら第２図ｂに示す標準回路ユニツト出力Ａが発生
されると、アンドゲート１はこの標準回路ユニツ
ト出力Ａの発生時に於いてのみ第２図ａに示すク
ロツクパルスCPを出力する。従つて、アンドゲ
ート１の出力信号をクロツク入力CLKとする第
１カウンタ３は、アンドゲート１を介して供給さ
れるクロツクパルスを順次カウントして出力す
る。そしてこの場合、第１カウンタ３は第２図ｃ
に示す一定周期のリセツトパルスRPによつてリ
セツトされるために、カウント出力はリセツトパ
ルスRPの発生周期でリセツトされることになる。
このようにして計数された第１カウンタ３のカウ
ント出力は、第1D／Ａコンバータ５に於いてア
ナログ信号に変換されることにより、第２図ｄに
示すように標準回路ユニツト出力Ａの〓Ｈ″期間
をリセツトパルスRPの周期で積分した状態の波
形となる。そして、この波形形状は標準回路ユニ
ツト出力Ａの発生状態に一致していることにな
る。
一方、検査回路ユニツトから発生される検査回
路ユニツト出力Ｂは、アンドゲート２に於いてク
ロツクパルスCPとの一致が求められる。そして、
このアンドゲート２から標準回路ユニツト出力Ｂ
の“Ｈ”期間に於いてのみ出力されるクロツクパ
ルスCPは、第２カウンタ４に於いてリセツトパ
ルスRPの発生周期で順次カウントされて出力さ
れる。第2D／Ａコンバータ６は第２カウンタ４
から発生されるカウント出力をアナログ値に変換
して出力される。従つて、この第2D／Ａコンバ
ータ６の出力信号Ｄも上述した場合と同様に、リ
セツトパルスRPの各周期に於ける検査回路ユニ
ツト出力Ｂの“Ｈ”期間を順次積分した状態の波
形出力となり、その波形形状は検査回路ユニツト
出力Ｂの発生状態に一致している。このようにし
て発生される第１、第2D／Ａコンパレータ５，
６の出力信号Ｃ，Ｄは、検査回路ユニツトが正常
に作動している場合には両者は一致した波形とな
る。これに対して、検査回路ユニツトが誤動作し
た場合に於いては、標準回路ユニツト出力Ａと検
査回路ユニツト出力Ｂに出力差が生ずる。この結
果、アンドゲート１，２から出力されるクロツク
パルスの発生状態に差が生じ、差動アンプ７から
は両出力信号Ｃ，Ｄの差信号が出力信号Ｅとして
発生される。このようにして発生された出力信号
Ｅは、第１コンパレータ８に於いて可変抵抗器９
によつて設定される基準値Vr1と比較され、入力
信号が基準値Vr1を越えた部分に於いて第２図ｅ
に示す第１不一致検出信号Ｆが出力される。従つ
て、この不一致検出信号Ｆの発生期間は、出力信
号Ｃに対する出力信号Ｄのずれ量が基準値Vr1以
上にわたつて大きくずれている部分であり、この
ことは該部分に於ける検査回路ユニツト出力Ｂが
基準回路ユニツト出力Ａに対して大きくずれて誤
動作状態となつたことを示していることになる。
よつて、この第１不一致検出信号Ｆを監視するこ
とによつて、不一致部分の発生、つまり誤動作発
生の有無が判別出来ることになる。
路ユニツト出力Ｂは、アンドゲート２に於いてク
ロツクパルスCPとの一致が求められる。そして、
このアンドゲート２から標準回路ユニツト出力Ｂ
の“Ｈ”期間に於いてのみ出力されるクロツクパ
ルスCPは、第２カウンタ４に於いてリセツトパ
ルスRPの発生周期で順次カウントされて出力さ
れる。第2D／Ａコンバータ６は第２カウンタ４
から発生されるカウント出力をアナログ値に変換
して出力される。従つて、この第2D／Ａコンバ
ータ６の出力信号Ｄも上述した場合と同様に、リ
セツトパルスRPの各周期に於ける検査回路ユニ
ツト出力Ｂの“Ｈ”期間を順次積分した状態の波
形出力となり、その波形形状は検査回路ユニツト
出力Ｂの発生状態に一致している。このようにし
て発生される第１、第2D／Ａコンパレータ５，
６の出力信号Ｃ，Ｄは、検査回路ユニツトが正常
に作動している場合には両者は一致した波形とな
る。これに対して、検査回路ユニツトが誤動作し
た場合に於いては、標準回路ユニツト出力Ａと検
査回路ユニツト出力Ｂに出力差が生ずる。この結
果、アンドゲート１，２から出力されるクロツク
パルスの発生状態に差が生じ、差動アンプ７から
は両出力信号Ｃ，Ｄの差信号が出力信号Ｅとして
発生される。このようにして発生された出力信号
Ｅは、第１コンパレータ８に於いて可変抵抗器９
によつて設定される基準値Vr1と比較され、入力
信号が基準値Vr1を越えた部分に於いて第２図ｅ
に示す第１不一致検出信号Ｆが出力される。従つ
て、この不一致検出信号Ｆの発生期間は、出力信
号Ｃに対する出力信号Ｄのずれ量が基準値Vr1以
上にわたつて大きくずれている部分であり、この
ことは該部分に於ける検査回路ユニツト出力Ｂが
基準回路ユニツト出力Ａに対して大きくずれて誤
動作状態となつたことを示していることになる。
よつて、この第１不一致検出信号Ｆを監視するこ
とによつて、不一致部分の発生、つまり誤動作発
生の有無が判別出来ることになる。
次に、第１不一致検出信号Ｆは基準値Vr1を越
える不一致部分が１瞬でも生ずると発生されて検
査回路ユニツトが不良であると判別する。これに
対し、一瞬の不一致はノイズあるいは信号の遅延
量の差によつて生ずる場合があり、このような場
合は正常としたい場合がある。従つて、このよう
な場合には、単位時間当りの不一致時間の総和を
算出して判別すれば良いことになり、このような
処理を行なうのが不一致量検出部１０である。つ
まり、不一致量検出部１０の第３カウンタ１１
は、第１不一致検出信号Ｆの発生時に於けるクロ
ツクパルスCPを順次カウントしており、リセツ
トパルスRPが供給される毎にリセツトされる。
従つて、この第３カウンタ１１は、リセツトパル
スRPの各発生周期に於ける第１不一致検出信号
Ｆの発生期間の総和を算出していることになる。
そして、この第３カウンタ１１のカウント出力
は、第3D／Ａコンバータ１２に於いてアナログ
信号に変換された後に第２コンパレータ１４に供
給される。第２コンパレータ１４は、可変抵抗器
１３によつて設定される基準値Vr2を越える入力
信号が入力されると第２不一致検出信号Ｇを発生
する。従つて、不一致量検出部１０はリセツトパ
ルスRPの各発生周期に於ける第１不一致検出信
号Ｆの発生時間の総和が基準値Vr2を越えた場合
のみ第２不一致検出信号Ｇを発生していることに
なり、ノイズ等による一瞬の不一致は検出せず、
また一瞬の不一致であつても頻繁に発生させる場
合には第２不一致信号Ｇを発生して検査回路ユニ
ツトが不良であると判別する。従つて、極めて高
い精度の検査を必要とする場合には第１コンパレ
ータ８から発生される第１不一致検出信号Ｆを用
いれば良く、比較的ゆるい精度の検査を必要とす
る場合には不一致量検出部１０から発生される第
２不一致検出信号Ｇを用いれば良いことになる。
える不一致部分が１瞬でも生ずると発生されて検
査回路ユニツトが不良であると判別する。これに
対し、一瞬の不一致はノイズあるいは信号の遅延
量の差によつて生ずる場合があり、このような場
合は正常としたい場合がある。従つて、このよう
な場合には、単位時間当りの不一致時間の総和を
算出して判別すれば良いことになり、このような
処理を行なうのが不一致量検出部１０である。つ
まり、不一致量検出部１０の第３カウンタ１１
は、第１不一致検出信号Ｆの発生時に於けるクロ
ツクパルスCPを順次カウントしており、リセツ
トパルスRPが供給される毎にリセツトされる。
従つて、この第３カウンタ１１は、リセツトパル
スRPの各発生周期に於ける第１不一致検出信号
Ｆの発生期間の総和を算出していることになる。
そして、この第３カウンタ１１のカウント出力
は、第3D／Ａコンバータ１２に於いてアナログ
信号に変換された後に第２コンパレータ１４に供
給される。第２コンパレータ１４は、可変抵抗器
１３によつて設定される基準値Vr2を越える入力
信号が入力されると第２不一致検出信号Ｇを発生
する。従つて、不一致量検出部１０はリセツトパ
ルスRPの各発生周期に於ける第１不一致検出信
号Ｆの発生時間の総和が基準値Vr2を越えた場合
のみ第２不一致検出信号Ｇを発生していることに
なり、ノイズ等による一瞬の不一致は検出せず、
また一瞬の不一致であつても頻繁に発生させる場
合には第２不一致信号Ｇを発生して検査回路ユニ
ツトが不良であると判別する。従つて、極めて高
い精度の検査を必要とする場合には第１コンパレ
ータ８から発生される第１不一致検出信号Ｆを用
いれば良く、比較的ゆるい精度の検査を必要とす
る場合には不一致量検出部１０から発生される第
２不一致検出信号Ｇを用いれば良いことになる。
以上説明したように、本考案による回路ユニツ
ト検査装置は、基準回路ユニツトと検査回路ユニ
ツトを同一の入力信号によつて作動させ、両回路
ユニツトから発生される出力信号の発生期間を一
定周期でリセツトしながらそれぞれ計数し、この
両計数値をアナログ値に変換して両者の差信号を
求め、その差が基準値Vr1を越えた場合のみ不一
致信号を発生して検査回路ユニツトが不良である
ことを示すものである。よつて、簡単な回路構成
でありながら高精度の検査が容易に行なえるとと
もに、検査の精度も自由に変えられる優れた効果
を有する。
ト検査装置は、基準回路ユニツトと検査回路ユニ
ツトを同一の入力信号によつて作動させ、両回路
ユニツトから発生される出力信号の発生期間を一
定周期でリセツトしながらそれぞれ計数し、この
両計数値をアナログ値に変換して両者の差信号を
求め、その差が基準値Vr1を越えた場合のみ不一
致信号を発生して検査回路ユニツトが不良である
ことを示すものである。よつて、簡単な回路構成
でありながら高精度の検査が容易に行なえるとと
もに、検査の精度も自由に変えられる優れた効果
を有する。
第１図は本考案による回路ユニツト検査装置の
一実施例を示す回路図、第２図ａ〜ｅは第１図の
各部動作波形図である。 １，２……アンドゲート、３，４，１１……第
１〜第３カウンタ、５，６，１４……第１〜第
3D／Ａコンバータ、７……差動アンプ、８，１
４……第１、第２コンパレータ、９，１３……可
変抵抗器、１０……不一致量検出部。
一実施例を示す回路図、第２図ａ〜ｅは第１図の
各部動作波形図である。 １，２……アンドゲート、３，４，１１……第
１〜第３カウンタ、５，６，１４……第１〜第
3D／Ａコンバータ、７……差動アンプ、８，１
４……第１、第２コンパレータ、９，１３……可
変抵抗器、１０……不一致量検出部。
Claims (1)
- 基準回路ユニツト出力の発生期間に於けるクロ
ツクパルス数をリセツトパルスの各発生周期毎に
順次カウントする第１カウンタと、前記基準回路
ユニツトと同一の入力信号によつて作動する検査
回路ユニツトの出力発生期間に於けるクロツクパ
ルス数を前記リセツトパルスの発生周期毎に順次
カウントする第２カウンタと、前記第１、第２カ
ウンタのカウント出力をそれぞれアナログ信号に
変換する第１、第2D／Ａコンバータと、この第
１、第2D／Ａコンバータの出力差を求める差動
アンプと、この差動アンプの出力値が基準値Vr1
を越えた時に不良と判別して不一致検出信号を発
生するコンパレータとによつて構成されることを
特徴とする回路ユニツト検査回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1188482U JPS58114773U (ja) | 1982-01-31 | 1982-01-31 | 回路ユニツト検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1188482U JPS58114773U (ja) | 1982-01-31 | 1982-01-31 | 回路ユニツト検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58114773U JPS58114773U (ja) | 1983-08-05 |
| JPS6317018Y2 true JPS6317018Y2 (ja) | 1988-05-13 |
Family
ID=30024473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1188482U Granted JPS58114773U (ja) | 1982-01-31 | 1982-01-31 | 回路ユニツト検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58114773U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5593074A (en) * | 1979-01-08 | 1980-07-15 | Hitachi Ltd | Digtial ic tester |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6110214Y2 (ja) * | 1979-03-05 | 1986-04-02 |
-
1982
- 1982-01-31 JP JP1188482U patent/JPS58114773U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5593074A (en) * | 1979-01-08 | 1980-07-15 | Hitachi Ltd | Digtial ic tester |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58114773U (ja) | 1983-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6360865B2 (ja) | ||
| JPS6166971A (ja) | デジタル抵抗測定装置とその測定方法 | |
| US4400664A (en) | Digital phase detector | |
| WO1992012501A1 (en) | Apparatus and method for improving the resolution with which a test signal is counted | |
| EP0937996B1 (de) | Lichtlaufzeitzähler mit Korrekturschaltung | |
| JPS6317018Y2 (ja) | ||
| US3963909A (en) | Method and apparatus for computation in a kinetic analyzer | |
| RU2664795C1 (ru) | Многоканальная акустико-эмиссионная система диагностики конструкций | |
| JPS61137429A (ja) | Ａｄ変換器試験回路 | |
| SU1583753A1 (ru) | Устройство дл калибровки многоканальной аппаратуры | |
| JPH0121436Y2 (ja) | ||
| JPH0514196A (ja) | 自己診断機能付入力回路 | |
| SU737899A1 (ru) | Устройство дл автоматического измерени статистических характеристик случайных погрешностей цифровых приборов | |
| JPS5821172A (ja) | ひずみ測定回路 | |
| JPS6317019Y2 (ja) | ||
| RU1828741C (ru) | Устройство дл контрол пульса | |
| SU1123023A2 (ru) | Устройство дл непрерывного измерени переменной величины | |
| SU1633439A1 (ru) | Информационно-измерительна система | |
| JPS60138474A (ja) | 電源電圧異常検知回路 | |
| SU737863A1 (ru) | Цифровой фазометр | |
| SU917144A1 (ru) | Логический пробник | |
| JPS61149869A (ja) | 波形解析システム | |
| JPS5812035A (ja) | クロツク信号誤動作検出回路 | |
| JPH04107030A (ja) | 伝送信号エラー検出装置 | |
| JPS6150412B2 (ja) |