JPS5821172A - ひずみ測定回路 - Google Patents
ひずみ測定回路Info
- Publication number
- JPS5821172A JPS5821172A JP11984981A JP11984981A JPS5821172A JP S5821172 A JPS5821172 A JP S5821172A JP 11984981 A JP11984981 A JP 11984981A JP 11984981 A JP11984981 A JP 11984981A JP S5821172 A JPS5821172 A JP S5821172A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- input signal
- signal
- output
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
この発明は、データ回線の品質チェック用に使用するひ
ずみ測定回路についてのものである。
ずみ測定回路についてのものである。
（２） 従来技術
データ回線のひずみにはバイアスひずみや単点ひずみな
どが６Ｄ、バイアスひずみは入力信号のある周期につい
てのひずみの平均であり、単点ひすみは入力信号の変換
点についてのひずみである。
どが６Ｄ、バイアスひずみは入力信号のある周期につい
てのひずみの平均であり、単点ひすみは入力信号の変換
点についてのひずみである。
従来のバイアスひずみ測定回路の一例を第１図に示す。
図で、１は入力端・子゛、２は積分回路、３はアナログ
ディジタル変換器、４は表示回路である。
ディジタル変換器、４は表示回路である。
第１図は端子１からの入力信号を積分回路２で積分１〜
で直流信号に変換し、アナログディジタル変換器３でデ
ィジタル信号に変換してから表示回路４で入力信号のバ
イアスひずみを表示するものである。
で直流信号に変換し、アナログディジタル変換器３でデ
ィジタル信号に変換してから表示回路４で入力信号のバ
イアスひずみを表示するものである。
（３） 従来技術の問題点
最近は、ひずみ測定回路を始め、データ回線のチェック
回路をＣＰＵ制御にする方向にある。この場合、第１図
の従来回路のようにアナログ信号の部分があると、信号
処理が複雑になるという問題がある。
回路をＣＰＵ制御にする方向にある。この場合、第１図
の従来回路のようにアナログ信号の部分があると、信号
処理が複雑になるという問題がある。
（４１発明の目的
この発□明は、ひずみ測定回路をすべてディジタル回路
で構成してＣＰＵ制御ができるようにするとともに、バ
イアスひずみと単点ひずみの測定ができる測定回路を提
供するものである。
で構成してＣＰＵ制御ができるようにするとともに、バ
イアスひずみと単点ひずみの測定ができる測定回路を提
供するものである。
（５）発明の実施例
この発明による実施例の回路を第・２図に、第２図の各
部波形例を第６図に示すや第２図で、１１はアップダウ
ンカウンタ、１２はあらかじめ入力信号の繰シ返し数を
カウントするカウンタ、１５は入力信号の立上多信号で
セットされ、カウンタ１２からの信号でリセットされる
フリップフロップである。１４はアップダウンカウンタ
１１の出力と７リツプフロツプ１３の出力から入力信号
のひずみを演算するコード変換器である。
部波形例を第６図に示すや第２図で、１１はアップダウ
ンカウンタ、１２はあらかじめ入力信号の繰シ返し数を
カウントするカウンタ、１５は入力信号の立上多信号で
セットされ、カウンタ１２からの信号でリセットされる
フリップフロップである。１４はアップダウンカウンタ
１１の出力と７リツプフロツプ１３の出力から入力信号
のひずみを演算するコード変換器である。
第３図アは端子１からの入力信号波形であシ、第３図イ
はフリップフロップ１３の出力波形である。第５図イは
第３図７の立上シで出力が「１」になシ、入力信号の繰
少返し周期が１で「０」になっている。これはあらかじ
めカウンタ１２のカウント値を決め入力信号をカウント
した例で、カウンタ１２のカウント数だけフリップフロ
ップ１３の出力は「１」を保持する。 。
はフリップフロップ１３の出力波形である。第５図イは
第３図７の立上シで出力が「１」になシ、入力信号の繰
少返し周期が１で「０」になっている。これはあらかじ
めカウンタ１２のカウント値を決め入力信号をカウント
した例で、カウンタ１２のカウント数だけフリップフロ
ップ１３の出力は「１」を保持する。 。
第３図つは端子５からのクロック信号で、ゲート回路１
５からゲート回路１６〜１８を介してアップダウンカウ
ンタ１１に入る。ゲート回路１６〜１８はアップダウン
カウンタ１１で入力信号のプラス側とマイナス側に対応
するクロック信号を力１ンントするだめのゲートである
。
５からゲート回路１６〜１８を介してアップダウンカウ
ンタ１１に入る。ゲート回路１６〜１８はアップダウン
カウンタ１１で入力信号のプラス側とマイナス側に対応
するクロック信号を力１ンントするだめのゲートである
。
第５図工５オはそれぞれアップカウンタ用クロックとダ
ウンカウンタ用りｐツクで、入力信号の極性に対応した
クロック信号をゲート回路１６．１７から取り出す。
ウンカウンタ用りｐツクで、入力信号の極性に対応した
クロック信号をゲート回路１６．１７から取り出す。
第５図力はアップダウンカウンタ１１の出力で、アップ
カウントが１１、ダウンカウントが９でカウント差が２
であることを示す。すなわち、第３図アの入力信号はプ
ラス側の波形がマイナス側の波形よシも１カウント多い
ので、ひずみは１０優になる。
カウントが１１、ダウンカウントが９でカウント差が２
であることを示す。すなわち、第３図アの入力信号はプ
ラス側の波形がマイナス側の波形よシも１カウント多い
ので、ひずみは１０優になる。
なお、第５図アルカは入力信号の繰シ返し周期が１サイ
クルの場合の例で、単点ひずみの測定をしている状態を
示す。
クルの場合の例で、単点ひずみの測定をしている状態を
示す。
第３図アの入力信号を繰シ返していくと、アップダウン
カウンタ１１は前回の結果からカウントを始めるので、
アップカウントとダウンカウントの差を累積していく。
カウンタ１１は前回の結果からカウントを始めるので、
アップカウントとダウンカウントの差を累積していく。
したがって、アップダウンカウンタ１１の出力をカウン
タ１２０カウント値で割れば、入力信号の平均されたバ
イアスひずみを求めることができる。コード変換器１４
は、これを演算するものである。
タ１２０カウント値で割れば、入力信号の平均されたバ
イアスひずみを求めることができる。コード変換器１４
は、これを演算するものである。
（６）発明の効果 ・
この発明によれば、すべての処理がディジタル処理とな
るので、ＣＰＵ制御ができるようになる。
るので、ＣＰＵ制御ができるようになる。
また、カウンタ１２のカウントを１にすれば単点ひず゛
み、２以上にすればバイアスひずみを測定することがで
きる。
み、２以上にすればバイアスひずみを測定することがで
きる。
第１図は従来回路の一例、
第２図はこの発明による実施例の回路、第６図は第２図
の各部波形例。 １・・・・・・入力端子、２・・・・・積分回路、３・
・・・・・アナログディジタル変換器、４・・・・・・
４表示回路、５・・・・・・ ５− クロック信号を加える端子、１１・・・・・アップダウ
ンカウンタ、１２・・・・・・カウンタ、１３・・・・
・・フリップフロップ、１４・・・・・・コード変換器
、１５〜１８・・・・・・ゲート。 代理人 弁理士 小俣欽司 ６−
の各部波形例。 １・・・・・・入力端子、２・・・・・積分回路、３・
・・・・・アナログディジタル変換器、４・・・・・・
４表示回路、５・・・・・・ ５− クロック信号を加える端子、１１・・・・・アップダウ
ンカウンタ、１２・・・・・・カウンタ、１３・・・・
・・フリップフロップ、１４・・・・・・コード変換器
、１５〜１８・・・・・・ゲート。 代理人 弁理士 小俣欽司 ６−
Claims (1)
- 【特許請求の範囲】 １、 入力信号のプラス側とマイナス側に対応するクロ
ック信号をカウントするアップダウンカウンタＡと、 あらかじめ入力信号の繰シ返し数をカウントするカウン
タＢと、 入力信号の立上多信号でセットされ、前記カウンタＢか
らの信号でリセットされるフリップフロップと、 前記アップダウンカウンタＡの出力と前記フリップフロ
ップの出力から入力信号のひずみを演算するコード変換
器とを備えるひずみ測定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11984981A JPS5821172A (ja) | 1981-07-30 | 1981-07-30 | ひずみ測定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11984981A JPS5821172A (ja) | 1981-07-30 | 1981-07-30 | ひずみ測定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5821172A true JPS5821172A (ja) | 1983-02-07 |
Family
ID=14771785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11984981A Pending JPS5821172A (ja) | 1981-07-30 | 1981-07-30 | ひずみ測定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821172A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6085373A (ja) * | 1983-10-14 | 1985-05-14 | Nissin Electric Co Ltd | 調波分析器 |
| JPS60191974U (ja) * | 1984-05-31 | 1985-12-19 | 株式会社東芝 | 歪率測定回路 |
| US5287059A (en) * | 1990-05-19 | 1994-02-15 | Nkk Corporation | Saturable core magnetometer with a parallel resonant circuit in which the W3 DC level changes with a change in an external magnetic field |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57142367U (ja) * | 1981-03-03 | 1982-09-07 |
-
1981
- 1981-07-30 JP JP11984981A patent/JPS5821172A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57142367U (ja) * | 1981-03-03 | 1982-09-07 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6085373A (ja) * | 1983-10-14 | 1985-05-14 | Nissin Electric Co Ltd | 調波分析器 |
| JPH0527066B2 (ja) * | 1983-10-14 | 1993-04-20 | Nissin Electric Co Ltd | |
| JPS60191974U (ja) * | 1984-05-31 | 1985-12-19 | 株式会社東芝 | 歪率測定回路 |
| US5287059A (en) * | 1990-05-19 | 1994-02-15 | Nkk Corporation | Saturable core magnetometer with a parallel resonant circuit in which the W3 DC level changes with a change in an external magnetic field |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4055842A (en) | Digital device for measuring single and multiple impact impulses | |
| JPS5821172A (ja) | ひずみ測定回路 | |
| US3977484A (en) | Electronic scale apparatus with dead weight calculating means | |
| JPS5831499A (ja) | ひずみ測定回路 | |
| JPS61137429A (ja) | Ａｄ変換器試験回路 | |
| JPS5831500A (ja) | ひずみ測定回路 | |
| JPH0121436Y2 (ja) | ||
| GB1325428A (en) | Analog-to-digital converter | |
| JPS5912819Y2 (ja) | クロツクパルス発生回路 | |
| JPH055514Y2 (ja) | ||
| JPH1028110A (ja) | 位相差測定回路 | |
| JPS6317018Y2 (ja) | ||
| JPH0455275B2 (ja) | ||
| JPS6246270A (ja) | 入力取込装置 | |
| JPS623734Y2 (ja) | ||
| SU480103A1 (ru) | Устройство дл измерени угловых и линейных перемещений | |
| JPH0318950Y2 (ja) | ||
| JPS63144284A (ja) | パルス周期測定回路 | |
| JPS6126873A (ja) | 電子式電力量計 | |
| Karnal et al. | A novel automatically synchronized ramp A/D converter | |
| RU2231922C1 (ru) | Аналого-цифровой преобразователь | |
| JPH0517604Y2 (ja) | ||
| SU764120A1 (ru) | Интегрирующий преобразователь напр жение-код | |
| JPS5644240A (en) | Error rate supervisory circuit | |
| JPH0331205B2 (ja) |