JPS58101518A - Ａ−ｄコンバ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は例えに工業計測、プロセス制御等に使用するＡ
−Ｄコンバータに係り、豹にマイクロコ／ピ、−タ（以
下、ＣＰＵと指称する）との組合せによシプログラマブ
ルに利用で舞るＡ−Ｄコンバータに関する。

発明の技術的背景 工業計測やグロセス制％においては、二重積分ｇＡ−Ｄ
コンバータを主体に変形した各種コンノ４−夕が利用さ
れている。而して、この二重積分朦コンバータを用いて
プロセスの秋Ｉｌｌ　化を把握する場合、プロセスの状
態変化に起因する゛ｒナログ信号を二重積分回路で積分
しこの積分出力を電圧比較回路で比較して正方向の一定
レベルとする。しかる彼、積分時間を決定する基準信号
を前記入力アナログ信号と逆極性で前記二重積分回路に
入れて逆方向に積分し同様に電圧比較回路で負方向の一
定レベルとすることにより、プロセスの状態変化をディ
ジタル信号として＊ｂ出すものである。

背景技術の問題点 しかし、従来の二重積分型Ａ−Ｄコンバータ社精度の面
で限界があシ、また入力アナログ信号とこれと逆極性の
基準信号とを用いて積分しているためＡ−Ｄ変換時間が
長くかかシ入カアナログ信号の変化に対する応答性が非
常に悪い。

を九、入出力間の船縁が比較的困難であり積分型である
にも拘らずプロセス特有のコモンモードノイズが完全に
除去できない欠点がある・そζで、上記欠点を補なう回
路を付加したものもあるが、全体として複雑、高価であ
り、かつ上述する総ての欠点を除去でき、ない問題があ
る。

発明の目的 不発明社以上のような欠点を除去するためになされたも
ので、マイクロコンビ、−夕との組合せを可能とし、か
つＡ−Ｄ変換時間の高速化および精度を任意に可変で色
、また入出力間０給縁を容易に行える構成簡単なＡ−Ｄ
コンバータを提供することにある。

発明の概要 本発明は電圧−パルス幅変換回路を用いて入力電圧信号
に比例するＩＩルス幅デ、−ティサイクル信号に変換し
、この変換信号を予め定め九設定回数だけクロックを４
ってプログラマブル・カウンタで計数し、その計数値を
マイクロコンビ、−夕で演算して前記入力電圧信号に比
例するディジタル値を得ることにより、上記目的を達成
するものである。

発明の実施例 ｊ１！１図は本発明の一実施例を示す基本構成図である
。こ０Ａ−Ｄコンバータは、入力電圧信号ＶＩＭを該電
圧信号ｖＸＮに比例した／ぐルス幅デ１−ティサイクル
に変換する電圧−ノ４ルス幅変換回路ｖｐｗと、この回
路ｖｐｗの出力を直接およびｒ−）ＧＪ、Ｇ２を介して
入力されるクロ、りＣＰをもって計数するプログラマブ
ル・カウンタＣＯ，ＣＩ、Ｃ２と、これらのカウンタＣ
Ｏ，ＣＪ。

Ｃ２の計数値から入力電圧信号Ｖｌ）Ｉに比例したディ
ジタル値を求める演算処理部ＣＰＵとで構成されている
。図中、ＩＮはインバータである・前記電圧−・臂ルス
幅変倹回路ＶＰＷ　Ｋありては、第２図に示すように入
力電圧信号ＶＩＭをオペアンプム１およびコンデンサＣ
よシなる積分アンプで積分し、その積分出力Ｖ、がイン
バータＩＮＢおよび抵抗Ｒ１，Ｒ１岬の基準電圧回路で
作られる基準電圧±ｖｈに達したとき、コン／ダレ−タ
ム２の出力を反転し、入力電圧信号ｖ４に比例したパル
ス幅デ、−ティサイクル信号を得る構成である。第３図
（ム）は入力電圧信号ｖ４が小さいとき、同図（Ｂ）は
Ｖ！舅が大きいときのパルス幅デ、−ティサイクル信号
を示す図である。

また、前記グログラ！プルカウンタＣＯ〜Ｃ２は例えば
汎用マイクロコンビ、−夕勢Ｏ用に利用されている周辺
回路用Ｌ８Ｉ岬を使用すると便利である。前記演算処理
部ＣＰＵは例えば第４！ｉ！１に示すフローに従って動
作するようになっている。つ１１シ、演算処理部ＣＰＵ
は、■プログラマツル・カウンタｃｏ〜Ｃ２のり竜、ト
、■ＩＩＪｉｉ！時間と精度とを決定する喪めＣ）ｆロ
ダラマゾル・カウンタＣＯへの測定回数設電、■プログ
ラマブル・カウンタＣＯからの割込み信号ＩＲＰＯ人力
に基づいてプログラマブル・カウンタＣＪ□Ｉｌｌ定→
プログラマブル・カウンタｃｚｏＩＩＩ？→りて測定真
値ＤＡを得るものである。なお、Ｋは定数である・ 次に、以上のように構成されたＡ−Ｄコンバータの作用
ｔｖｌ明する。入力電圧信号ＶｔＸが電圧−ノ臂ルス幅
変調回路ＶＰＷ　Ｋ供給されると、同回路ｖＰｗはその
入力電圧信号Ｖ１ｍｌによって自動発振周波数が肇化す
る。この場合、高速のＡ−Ｄ変換を望む場合はプログラ
マブル・カウンタＣｏの回数を小さく、例えば＠１″と
設定する。

すると、このムーＤコンバータは、電圧−パルス幅変換
回路ｖｐ％ＶＯ出力を１周期だけＩｊ定する。

今、電圧−／ダルス幅変換回路ｖｐｗの自動発振周波数
を１０　ｋＨｚとすれば、第５ａｉｌ（ム）のように丁
、ｓ＊１００岸ＳでムーＤ変挾が終了する。ところで、
電圧−／譬ルス輻変換回路ｖＰｗから第５図（４）のよ
うなパルス幅デ、−ティサイクル信号が出力されると、
この信号をグログ２マノル・カウンタＣＯで計数して割
込み信号ＩＲＰを出力し演算処理部ＣＰＵおよびインバ
ータＩＮに供給する。

このとき、図示していないがクロ、り信号発振器から発
生しているクロックＣＰ（第５図（Ｂ）参照）はｒ−）
ＧＪ、０７の入力端に印加されている。このクロ、りＣ
ＰはＡ−Ｄ変換の分解能を決電するもＯで、例えばクロ
ックｃｐを５ＭＨｚとすれば、１周期の分解能Ｎ。は、
ＭＨｚ ””　１０ｋＨｚ　−５００°−°−（１）と碌シ、約
０．２−の測定精度が得られることになる。今、例えば
入力電圧信号５．０００Ｖで１００Ｓ（自励発振周波数
的１０　ｋＨｚ　）となる信号定格の電圧−・臂ルス幅
変換回路ｖｐｗに入力電圧信号２１２５Ｖが加わったと
すると、第５図（ム）に示すＴ１、Ｔ１、Ｔｃは、Ｔ４
−４２．５＃ａＳｔｓ＝ｓ７．ｓハ、？Ｑ＝１００μＳ
となる。そζで、この／中ルス輻デ、−ティサイクル信
号をｒ−）ＧＪ、０２に入力すると、前述するようにプ
ログラマブル・カウンタＣＯからの割込み信号によ〜て
先ずｒ−）ＧＪが開きクロ、りＣＰが通過する（第５ｍ
１１（Ｃ）参照）。プログラマブル・カウンタＣＪはそ
のクロックＣＰを計数する。次に、パルス幅デ、−ティ
サイクル信号のＴ１期間でｒ　−）　Ｇ　Ｊが間色クロ
ックＣＰが通過しく第５図（Ｄ）参照）、とのクロ、り
ＣＰがグログ２マプル・カウンタＣ２で計数さ朴る。こ
のようにして！ログラーｆ　　　′プル・カウンタＣＪ
、ＣＺがクロックを計数俵、演算処理＠　ＣＰＵが前述
したフローに従って測定すれば、 ４２．５μｍ Ｃ１菖□ユ２１２　　・・・・・・（２）　ＭＨｚ ５７．５μｍ Ｃｊ　ｘ　−Ｔ２８７　−・−・（３）　ＭＨｚ ｃＱ　　冨　ＣＪ＋Ｃｆｆ１−４９９　　・・・・・・
　（４Ｊとなる。従りて、測定真値り、とじては、が得
られる。なお、クロックＣＰはＳ＋定期間中に変化しな
い限〉、誤差の対象と杜ならない。

次に、高精度のムーＤ変換を行なう場合はＩｌｌｌ回定
を増せばよい０例えば前記と同一条件でグログ’）−ｒ
ｆル・カウンタＣＯの回数＆　＠１０’と設定すれば、 ４２．５μｓ Ｃｌ−ｘ　１０＝２１２５・・・・”　（６）　　ＭＨ
ｚ ５７．５μｓ ＣＦ　＝　−ｘ　１０富２８７５・・・・・・（７）５
　Ｍｌ（ｚ Ｃ冨　Ｃ１＋Ｃｚｍ５０００　　　・・・・・・（８）
ＧＪ 、°、　Ｄ、−テＸ　５．０００Ｖ＝２．１２５Ｖ　・
・・・−（９）となシ、１０倍の精度を得ることができ
る。

従って、以上のような実施例の構成によれば、電圧−・
臂ルス幅変換回路ｖｐｗは二重積分証と同様に積分動作
によって生ずるノイズを高いａｌｆｌ。

力を有して除去し得、工業計−ｊに非常に遍し九Ａ−Ｄ
変換方式と盲える。ｔたアナログ回路部公社電圧−パル
ス幅変換回路ｖｐｗだけである丸め構成を非常ＫＩＰ単
にすることができ、一方、ディジタル回路はマイクロコ
ンビ、−夕との組合せによって高速処理が可能となシ、
ノイズＯ影響を受けることもないので高い信頼性を確保
できる。ｔた、演算処理部ＣＰＵ　Ｋよるプログラムの
設定によりて置換速度および精度が選択できるので、多
点アナログ人力０処理においては入力電圧信号の種類に
よって任意に選択でき、プロセス制御等には最適なもの
となる。

なお、本発明は上記実施例に限定される一〇で杜ない、
ムーＤコンバータを絶縁する場合、例えば、第６図に示
すように電圧−ノ譬ルス輻変検回路■をとグー）ＧＪ　
、Ｇｆｆｉ勢との間にフォトカゾラＰＣを設ければよい
、ｔた、高精度のＡ−Ｄコンバータを実現する場合、積
分アンプに使用するオペアンプＡＪＯオフセ、ト電圧が
誤差の原因となることが多い。さらに、電圧−／ｌルス
幅贅換回路ｖＰｗは、その電源電圧を正、負対称にして
おけば、入力電圧信号ｖＩＷ＝ＯＶの時、１ｌＨｊ的Ｋ
ｔｌｉ５”、？（？（クル！Ｓ　ＯＳ（Ｔ、−。

Ｔｍ）となるが、同変換回路ｖＰ％Ｖにオフセット電圧
が発生すると、その電圧分が入力電圧信号に加わる九め
にデユーティサイクルはそのオフセ、ト電圧に比例し九
／母ルス幅信号となる。従って、かかるオフセット電圧
を補償する場合、第７崗のように電圧−パルス幅変換回
路ｖｙｗの入力個にスイッチ回路８Ｗを設け、例えば演
算処理１１１ｃＰＵｃ）ｄｒ−）からの信号によシ、オ
フセット電圧補償時には２端子儒に閉成して／４ルス幅
のＩＩＩ定を行ない、入力電圧信号ＷＩＮの測定時には
Ｍ端子側に閉成してノ譬ルス幅のｌｉｊ定を行なう。

そして、Ｍ端子儒閉成時の１１定値から２端子側閉成時
の測定値を減算すれば、オフセット電圧を消去すること
が可能である。

その他、本発明はその要旨を逸脱しない４ＩＩＩＡＩＰ
Ｍで種々費形して実施できる。

発明の効果 以上述べたように本発明によれば、電圧−／童ルス幅変
換手段をとったのでノイズの吸収性にすぐれ、かつマイ
クロコンピュータとの組合せによシ、変換速度および精
度を任意に可質でき、多点測点およびプロセスの種々の
対象の測定にも好適であるＡ−Ｄコンバータを提供でき
る。

【図面の簡単な説明】

第１図は本発明に係るＡ−Ｄコンバータの一寮施例を示
す構成図、第２図は第１図Ｏ電圧−／臂ルス幅変換回路
の具体的構成例図、第３図（６）。 （Ｂ）は入力電圧信号の大小によって電圧−パルス幅変
換回路の出力が変化することを示す図、第４図は第１図
に示す演算処理部のフロチャート、第５図は第１図に示
すＡ−Ｄコンバータのタイムチャート、第６図および第
７図は本発明の他Ｏ！Ｉ總例を示す図である。 ｖｐ％Ｖ・・・電圧−／臂ルス幅変換回路、ＧＪ・Ｇ２
・・・ｒ−）、ｃｏ、ｃｚ、ｃｚ・・・グログラマプル
・カウンタ、ＣＰＵ・・・演算処理部、ＩＮ・・・イン
バータＰＣ・・・ホトカブラ、８ｗ・・・スイッチ回路
。 出願人代理人　　弁理士　鈴　江　武　彦ＩＩ図 Ｐ 第２Ｆ！Ｊ 第３胛 （Ｂ）

Claims (4)

【特許請求の範囲】
1. （１）　　少なくとも電圧入力信号が入力され、この信
   号に比例するノ臂ルス幅デユーティサイクル傷号Ｋｍ換
   して出力する電圧−パルス幅変換手段と、この変換手段
   によって得た出力を直接計数する第１のプログラマブル
   ・カウンタと、前記変換回路の出力をクロックをもって
   計数するＩＩＩＩ数の第２のプログラマブル・カウンタ
   と、前記１１のプログラマブル・カウンタから出力され
   た割込み信号によυ前記第２のプログラマブル・カウン
   タの計数値を用いて演算し紡配入力電圧信号に比例した
   ディジタル値を得るマイクロコンビ２−夕とを備えたこ
   とを特徴とするムーＤコンバーク。
2. （２）マイクロコンピュータは、第１のプログラマブル
   ・カウンタに測定回数を任意に設定で龜ることを％黴と
   する第１項記載のＡ−Ｄコンバーク。
3. （３）電圧−パルス幅変換手段は、Ｉ々ルス幅デ、−テ
   ィサイクル信号を７オトカゾラで船縁して出力するよう
   にした第１項記載のＡ−Ｄコンバータ。
4. （４）電圧−ノ４ルス幅変換回路は、入力電圧信号およ
   び零電圧を任意に選択してパルス輻デ。 −ティサイクル信号に変換することを％黴とする第１項
   記載のＡ−Ｄコンバータ。