JPS644377B2 - - Google Patents

Description

【発明の詳細な説明】 ［技術分野］ 本発明は帰還形パルス幅変調方式Ａ／Ｄ変換器
に関し、更に詳しくはＡ／Ｄ変換時間の高速化を
図つた帰還形パルス幅変調方式Ａ／Ｄ変換器に関
する。

［従来技術］ Ａ／Ｄ変換方式としては、従来より種々の方式
が知られており、高速形の逐次比較方式や低速形
の積分方式がある。このうち、積分方式として
は、二重積分方式や帰還形パルス幅変調方式があ
る。これら積分方式は、低速ではあるが、入力未
知電圧の積分時間を電源周波数の整数倍にとれ
ば、電源に起因するノズルを除去できることか
ら、高精度、高安定のＡ／Ｄ変換方式として多用
されている。特に、帰還形パルス幅変調方式Ａ／
Ｄ変換器は、出願人の発明に係るものであり、前
記積分方式の特徴に加えて、入力未知電圧を断続
する必要がない、使用部品例えば積分コンデンサ
等に高精度のものが必要でない等の多くの優れた
特長を有している。

積分形Ａ／Ｄ変換器の欠点は、前述したように
高速化が困難なことである。高速化を困難ならし
めている原因は、積分器を動作させるための最小
限必要な積分時間を設ける必要があること、その
積分時間幅内でカウントするクロツクの数及び周
期等で一定の制約があることである。帰還形パル
ス幅変調方式を考えた場合、出力パルス幅の時間
精度は容易に10^-6程度までのものが得られる。し
かしながら、高速化しようとすると、計数クロツ
クとして（変換時間）×（精度）の周期をもつパル
スを必要とし、高精度かつ高速のＡ／Ｄ変換器を
実現することが技術的に困難になつてくる。特
に、Ａ／Ｄ変換器をIC化等するため小形化する
ことを考えると、計数クロツクの周波数は数10M
Hz以下に限定されてしまうため、この点からも高
速化が制約を受けてしまう。

［発明の目的］ 本発明はこのような点に鑑みてなされてもので
あつて、その目的は高精度でかつ高速化を図つた
帰還形パルス幅変調方式Ａ／Ｄ変換器を実現する
ことにある。

［発明の構成］ このような目的を達成する本発明は、入力未知
電圧と基準電圧との差を積分する第１の積分器
と、該積分器出力と計数クロツクと同期をとつた
鋸歯状波発生回路の出力を比較する比較器と、該
比較器の出力で駆動され定常状態における積分器
の流入電流の総和が零になるように前記基準電圧
を切換える基準電圧切換回路と、前記比較器の出
力が反転してから計数クロツクのカウントを開始
し、比較器の出力が更に反転してからカウントを
停止するカウンタと、比較器の出力が前記第２回
目の反転をしてからカウンタが閉じるまでの時間
にkEなる基準電圧を積分しその後反対極性の基
準電圧Ｅをその出力が零になるまで折り返し積分
する第２の積分器とにより構成され、前記第１の
積分器の積分状態におけるカウンタのカウント値
と、第２の積分器の折り返し積分状態におけるカ
ウンタのカウント値とにより合成された値を全体
のカウント値とするように構成されたことを特徴
とするものである。

［実施例］ 以下、図面を参照して本発明の実施例を詳細に
説明する。

第１図は、本発明の一実施例を示す電気的構成
図である。図においては、１は演算増幅器U₁及
びその両端に接続されたコンデンサC₁とで構成
される第１の積分器である。該積分器１は入力未
知電圧Viと基準電圧Vsとの差を積分する。図で
は基準電圧Vsの代わりに、電流値Ｉの定電流源
２と該定電流源２とは反対方向に流れる電流値２
Ｉの定電流源３の並列回路が図示されているが、
基準電圧を入力抵抗を介して積分器１に接続する
と、等価的に図に示すような定電流源を接続した
のと同じことになる。定電流源２と３は電流の向
きが図に示すように互いに逆向きになつており、
定電流源３側に直列に接続されたスイツチSW₁が
オフのときには電流値Ｉが、スイツチSW₁がオン
のときには、Ｉと（−２Ｉ）の合成値―Ｉがそれ
ぞれ積分器１に入力される。R₁は入力未知電圧
Viの入力抵抗で、入力未知電圧Viはこの抵抗に
より電流に変換されて積分器１に入力する。

４は計数クロツクφに同期した一定周期Ｔの、
のこぎり波を発生する鋸歯状波発生回路、５は該
鋸歯状波発生回路４の出力をその一方の入力に、
積分器１の出力を他方の入力に受ける比較器であ
る。前記スイツチSW₁は、該比較器５の出力によ
り直接オンオフ制御されるようになつている。６
は比較器５の出力をそのＤ入力に、計数クロツク
φをクロツク入力CKに受けるＤタイプフリツプ
フロツプ、７は比較器５の出力とフリツプフロツ
プ６のＱ出力と1/2分周器８の出力を入力とする
アンドゲート、８は比較器５の出力を受ける1/2
分周器である。

９は計数クロツクφをカウントするカウンタで
ある。該カウンタ９にはクロツク入力CKの他に
スタート入力、リセツト入力及びストツプ入力の
各信号が入力され、そのカウント動作が制御され
る。そして該カウンタ９の出力がＡ／Ｄ変換デー
タとして外部に出力され処理される。１０は電圧
値−kEの第１の基準電圧源、１１は電圧値Ｅの
第２の基準電圧源、SW₂は第１の基準電圧源１０
側か接地側に切換えるスイツチ、SW₃はスイツチ
SW₂を介して送られてくる電圧側か、第２の基準
電圧源１１側かを切換えるスイツチである。これ
らスイツチSW₂，SW₃は、前記アンドゲート７の
出力によりその接点が制御される。例えば、アン
ドゲート７の出力が“１”のとき第１の基準電圧
源１０が、“０”のとき第２の基準電圧源１１が
選択されるように動作する。

１２は、演算増幅器U₂、その両端に接続され
た積分コンデンサC₂及び該コンデンサC₂の両端
に接続されたリセツト用スイツチSW₄より構成さ
れる第２の積分器、R₂は該積分器１２の入力抵
抗、１３は積分器１２の出力と零電位とを比較す
る比較器である。該比較器１３の出力は前記カウ
ンタ９にカウント動作をストツプさせるストツプ
信号として入力する。カウンタ９は、その他にア
ンドゲート７の出力をリセツト信号として、比較
器５の出力をスタート信号として受けている。こ
のように構成された回路の動作を、第２図に示す
タイミングチヤートを参照しながら詳細に説明す
る。第２図において、イは比較器５の出力波形
を、ロは1/2分周器８の出力波形を、ハはフリツ
プフロツプ６の出力波形を、ニは計数クロツクφ
を、ホは鋸歯状波発生回路４の出力波形を、ヘは
アンドゲート７の出力波形を、トは第２の積分器
１２の出力波形を、チは第２の積分器１２の動作
中におけるカウンタ９のカウント期間をそれぞれ
示している。

入力未知電圧Viが入力すると、第１の積分器
１はViと基準電流源２，３からの基準電流の差
を積分する。その積分周期は、鋸歯状波発生回路
４から出力される鋸歯状波の周期Ｔによつて定ま
る。前述したように、鋸歯状波は第２図ホに示す
如く計数クロツクφと同期している。従つて、積
分器１の出力と鋸歯状波発生回路４の出力とを比
較する比較器５の出力の立上りも第２図イに示す
ように計数クロツクφと同期している。比較器５
の出力が“１”に立上ると、カウンタ９は計数ク
ロツクφのカウントを開始する。時刻t₁に比較器
５の出力が“０”に立下ると、この比較器５の出
力状態は、第２図ハに示すように次の計数クロツ
クφの立上りでフリツプフロツプ６にラツチされ
る。

ここで、比較器５の出力が“１”レベルにある
期間T₁或いは“０”レベルにある期間T₂の時間
幅を計数クロツクφで計測して、計測されたデイ
ジタルデータをデイジタル回路（図示せず）で処
理すれば、入力未知電圧Viに比例した値が得ら
れる。このような方式により入力未知電圧のデイ
ジタルデータを求めるのが周知の帰還形パルス幅
変調方式Ａ／Ｄ変換器の原理である。本発明は、
従来の帰還形パルス幅変調方式Ａ／Ｄ変換器に高
分解能化のための改良を加えたものである。アン
ドゲート７は、比較器５が時刻t₁に“０”に立下
つたときに“１”になり、フリツプフロツプ６が
時刻t₂に“０”に立下つたときに“０”になる。
従つて、アンドゲート７の出力は第２図ヘに示す
ようなものとなる。

アンドゲート７の出力が“０”に立下ると、こ
の立下りでカウンタ９はリセツトされる。この間
にカウンタ９がカウントした計数クロツクφのカ
ウント値をC₁とする。このC₁値は計数クロツク
φの整数倍の値をとり正確な値をとる。そして比
較器５の出力幅T₁は正確に入力信号Viの大きさ
を示している。そこで、比較器５の出力が立下つ
てから、フリツプフロツプ６の出力が立下るまで
の時間幅（アンドゲート７の出力パルスのパルス
幅に相当）△ｔを正確に計測しなおせば、更に分
解能を上げることが可能となる。

そこでこの時間幅を示すアンドゲート７の出力
パルス幅△ｔを計測する方法について考察する。
今この時間幅△ｔをｋの分解能で測定しようとす
る。そのために１：ｋの比をもつた２つの基準電
圧源１１，１０を用意する。そして、まずスイツ
チSW₂を基準電圧源１０側に、スイツチSW₃を
SW₂側にそれぞれ接続し、第２の積分器１２で△
ｔの時間だけ基準電圧―kEを積分する。次に、
スイツチSW₂を接地側、スイツチSW₃を基準電圧
源１１側に接続し、基準電圧Ｅの折り返し積分を
行わせる。積分器１２の出力は、第２図トに示す
ように変化する。

前述したように基準電圧ＥとkEは１：ｋの電
圧比をもつている。従つて、基準電圧Ｅの折り返
し積分に要する時間はｋ倍となる。積分器１２の
出力が零を切ると、比較器１３は、この時刻t₄を
検出して、カウンタ９にストツプ信号を送り、該
カウンタ９のカウント動作を停止させる。ここ
で、積分器１２が基準電圧Ｅの折り返し積分を開
始してからその出力が零を切るまでに要する時間
は、ｋ△ｔとなり、時間幅△ｔに比例した値が得
られる。そこで、カウンタ９を基準電圧Ｅの積分
開始時（アンドゲート７の出力パルスの立下り）
でリセツトしてC₁の内容を零にし、計数クロツ
クφの再カウントを開始させる。そして前記ｋ△
ｔ間のカウント値をC₂とする。

前述したように、入力未動電圧Viに比例した
正確なパルス幅はT₁である。しかしこのT₁は計
数クロツクφをカウントさせたのでは得られな
い。計数クロツクφの一周期をtsとすると、C₁カ
ウントするのに要する時間はC₁ tsである。C₁ ts
は正確に測定できる。そこで、前記T₁は間接的
に測定することができ次式で与えられる。

T₁＝C₁ ts―△ｔ (1) 一方、ｋ△ｔとC₂の間には次式が成立する。

ｋ△ｔ＝C₂ ts (2) (2)式より△ｔ＝C₂ ts／ｋを(1)に代入すると、 T₁＝C₁ ts―（C₂／ｋ）ts ＝｛C₁―（C₂／ｋ）｝ts (3) 即ち、(3)式により正確なパルス幅T₁が得られ
る。また、(3)式から、計数クロツクφのｋ倍の分
解能でパルス幅T₁を測定できることがわかる。
なお、1/2分周回路８は、第２の積分器１２が動
作してC₂カウントを行つているときでも第１の
積分器１は動作しＡ／Ｄ変換動作を行つているの
で、その間にアンドゲート７が第１の積分器出力
に基づき出力をしないように動作する。即ち、第
１の積分器１のＡ／Ｄ変換サイクルの１つおきに
データを捨てるためのものである。

ここで、変換時間について考察する。計数クロ
ツクφの周期をts、C₁カウント値の分解能をＭ、
C₂カウント値の分解能を前述したようにｋとす
ると、変換時間は、 Mts＋ｋ ts＝（Ｍ＋ｋ）ts となる。一方、同一周波数の計数クロツクφを用
いて、Ａ／Ｄ全体として同一分解能の従来の変換
方式のみ用いて行うと、変換時間は、 （ｋ×Ｍ）ts となる。例えば16ビツトの分解能用Ａ／Ｄ変換器
を本発明方式により実現するとｋ＝８ビツト、Ｍ
＝８ビツトとして 前者は、（ｋ＋Ｍ）ts＝（2⁸＋2⁸）ts ＝512ts (4) 後者は、（ｋ×Ｍ）ts＝2¹⁶ts ＝65536ts (5) となる。本発明による変換時間は(4)，(5)式の比較
比１／128になり、大幅な高速化が行えることが
わかる。なお、第２積分を行う積分器１２の周辺
回路の精度としては分解能ｋの分のみでよく、例
えば前記の例で説明すれば８ビツトのＡ／Ｄ変換
器に用いる程度の精度で計測できるので設計は楽
である。前述の説明では、C₁カウントの場合比
較器５の出力が“１”に転じてからカウントを開
始し、“０”に転じてからカウントを停止する構
成をとつたが、比較器の出力がこの逆の動作をす
るように構成してもよい。この場合は“０”に転
じてからカウントを開始し、“１”に転じてから
カウントを停止するようにすればよい。

（発明の効果） 以上詳細に説明したように、本発明によれば比
較器の出力が“０”に転じてからカウンタが閉じ
るまでの時間△ｔの間に基準電圧−kEを積分し、
その後反対極性の基準電圧Ｅを折り返し積分させ
る第２の積分器を設けることにより、高精度でか
つ高速化を図つた帰還形パルス幅変調方式Ａ／Ｄ
変換器を実現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す電気的構成
図、第２図は各部の動作状態を示すタイミングチ
ヤートである。 １，１２…積分器、２，３…基準電流源、４…
鋸歯状波発生回路、５，１３…比較器、６…フリ
ツプフロツプ、７…アンドゲート、８…1/2分周
回路、９…カウンタ、１０，１１…基準電圧源、
R₁，R₂…抵抗、SW₁〜SW₄…スイツチ、C₁，C₂
…コンデンサ。

Claims (1)

【特許請求の範囲】
1. １ 入力未知電圧と基準電圧との差を積分する第
   １の積分器と、該積分器出力と計数クロツクと同
   期をとつた鋸歯状波発生回路の出力を比較する比
   較器と、該比較器の出力で駆動され定常状態にお
   ける積分器の流入電流の総和が零になるように前
   記基準電圧を切換える基準電圧切換回路と、前記
   比較器の出力が反転してから計数クロツクのカウ
   ントを開始し、比較器の出力が更に反転してから
   カウントを停止するカウンタと、比較器の出力が
   前記第２回目の反転をしてからカウンタが閉じる
   までの時間にkEなる基準電圧を積分しその後反
   対極性の基準電圧Ｅをその出力が零になるまで折
   り返し積分する第２の積分器とにより構成され、
   前記第１の積分器の積分状態におけるカウンタの
   カウント値と、第２の積分器の折り返し積分状態
   におけるカウンタのカウント値とにより合成され
   た値を全体のカウント値とするように構成された
   ことを特徴とする帰還形パルス幅変調方式Ａ／Ｄ
   変換器。