JPH06101948B2 - 時間情報検出装置 - Google Patents
時間情報検出装置Info
- Publication number
- JPH06101948B2 JPH06101948B2 JP59279428A JP27942884A JPH06101948B2 JP H06101948 B2 JPH06101948 B2 JP H06101948B2 JP 59279428 A JP59279428 A JP 59279428A JP 27942884 A JP27942884 A JP 27942884A JP H06101948 B2 JPH06101948 B2 JP H06101948B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- signal
- circuit
- time signal
- quantization error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/46—Controlling, regulating, or indicating speed
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
- G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
- G01R29/0273—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being duration, i.e. width (indicating that frequency of pulses is above or below a certain limit)
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/90—Specific system operational feature
- Y10S388/901—Sample and hold
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/90—Specific system operational feature
- Y10S388/902—Compensation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/907—Specific control circuit element or device
- Y10S388/915—Sawtooth or ramp waveform generator
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/907—Specific control circuit element or device
- Y10S388/921—Timer or time delay means
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Control Of Electric Motors In General (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Electronic Switches (AREA)
- Control Of Velocity Or Acceleration (AREA)
- Electric Clocks (AREA)
- Analogue/Digital Conversion (AREA)
- Debugging And Monitoring (AREA)
- Communication Control (AREA)
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は時間情報検出装置に関し、特にビデオテープレ
コーダ（VTR）におけるサーボ系に適用して好適なもの
である。
コーダ（VTR）におけるサーボ系に適用して好適なもの
である。
従来、パルス信号のパルス幅のような時間情報を検出す
る時間情報検出装置は種々の装置に用いられており、VT
Rにおいてもモータのサーボ系に適用されていた。
る時間情報検出装置は種々の装置に用いられており、VT
Rにおいてもモータのサーボ系に適用されていた。
すなわち、VTRにおいては、ドラムモータ、キヤプスタ
ンモータ等の直流モータ１を等速回転させるため、第４
図に示すようにモータ１の回転速度を周波数発電機（F
G）２が検出し、その検出速度（時間情報）に応じた制
御電圧信号を時間情報検出装置３で得てモータ駆動増幅
回路４を介してモータ１に与えるようになされている。
ンモータ等の直流モータ１を等速回転させるため、第４
図に示すようにモータ１の回転速度を周波数発電機（F
G）２が検出し、その検出速度（時間情報）に応じた制
御電圧信号を時間情報検出装置３で得てモータ駆動増幅
回路４を介してモータ１に与えるようになされている。
このような速度サーボ系に用いられる時間情報検出装置
３としては従来、第５図に示すものがある。
３としては従来、第５図に示すものがある。
第５図において、FG2からのパルス信号でなる時間信号V
EL（第６図（Ａ））は遅延回路５及びサンプルパルス発
生回路８に与えられる。遅延回路５は時間信号VELの論
理「Ｈ」への１回おきの立上りの時点t1から一定時間TO
の間論理「Ｈ」に立上つているタイミングデイレイ信号
DLY（第６図（Ｂ））を傾斜発生回路６に与え、傾斜発
生回路６はタイミングデイレイ信号DLYの論理「Ｌ」へ
の立下り時点t2から第６図（ｃ）に示すように電圧値を
直線的に徐々に増大して行く電圧信号Ｖをサンプルホー
ルド回路７に与える。
EL（第６図（Ａ））は遅延回路５及びサンプルパルス発
生回路８に与えられる。遅延回路５は時間信号VELの論
理「Ｈ」への１回おきの立上りの時点t1から一定時間TO
の間論理「Ｈ」に立上つているタイミングデイレイ信号
DLY（第６図（Ｂ））を傾斜発生回路６に与え、傾斜発
生回路６はタイミングデイレイ信号DLYの論理「Ｌ」へ
の立下り時点t2から第６図（ｃ）に示すように電圧値を
直線的に徐々に増大して行く電圧信号Ｖをサンプルホー
ルド回路７に与える。
サンプルパルス発生回路８は時間信号VELを受け、遅延
回路５がタイミングデイレイ信号DLYを論理「Ｈ」に立
上げるタイミングt1より１周期TX分遅い時間信号VELの
立上り時間t3を検出してサンプルパルス信号SMPをサン
プルホールド回路７に与える。
回路５がタイミングデイレイ信号DLYを論理「Ｈ」に立
上げるタイミングt1より１周期TX分遅い時間信号VELの
立上り時間t3を検出してサンプルパルス信号SMPをサン
プルホールド回路７に与える。
サンプルホールド回路７はサンプルパルス信号SMPが到
来したときの電圧信号Ｖの値をホールドするものであ
り、その値を制御電圧信号VCONとして出力する。
来したときの電圧信号Ｖの値をホールドするものであ
り、その値を制御電圧信号VCONとして出力する。
従つて、第５図の時間情報検出装置３によれば、モータ
１が所定速度より高速で回転しているときは、時間信号
VELの周期TXが短くなり、サンプルパルス信号SMPが早い
時点で送出されるのでサンプルホールド回路７からは低
レベルの制御電圧信号VCONが出力される。これに対し
て、モータ１が低速で回転しているときには、時間信号
VELの周期TXが長くなり、高レベルの制御電圧時間VOCN
が出力される。
１が所定速度より高速で回転しているときは、時間信号
VELの周期TXが短くなり、サンプルパルス信号SMPが早い
時点で送出されるのでサンプルホールド回路７からは低
レベルの制御電圧信号VCONが出力される。これに対し
て、モータ１が低速で回転しているときには、時間信号
VELの周期TXが長くなり、高レベルの制御電圧時間VOCN
が出力される。
かくして、モータ１は等速回転になるように制御され
る。
る。
しかしながら、この時間情報検出装置３をアナログ回路
構成とした場合には、外界の温度変動、電源電圧変動な
どにより出力電圧信号が変動して安定性に欠けるという
欠点があつた。
構成とした場合には、外界の温度変動、電源電圧変動な
どにより出力電圧信号が変動して安定性に欠けるという
欠点があつた。
そのため、時間情報検出装置３をデイジタル回路構成と
することが考えられる。このようにすると、アナログ量
の時間情報をデイジタル化するため量子化誤差を伴ない
出力信号の精度はこの量子化誤差により制限される。従
つて、例えばモータを安定に制御しようとした場合には
クロツク周波数を高くする必要がある。
することが考えられる。このようにすると、アナログ量
の時間情報をデイジタル化するため量子化誤差を伴ない
出力信号の精度はこの量子化誤差により制限される。従
つて、例えばモータを安定に制御しようとした場合には
クロツク周波数を高くする必要がある。
例えば、FG2からのパルス信号VELの周期が50〔μｓ〕で
あるドラムモータを0.02〔％〕以内の精度で安定に制御
しようとすると、その周期を5000カウント以上の細かさ
で検出する必要があり、そのためにはクロツク周波数と
しては 1/50〔μｓ〕×5000＝100〔MHz〕 ……（１） のものが必要となる。
あるドラムモータを0.02〔％〕以内の精度で安定に制御
しようとすると、その周期を5000カウント以上の細かさ
で検出する必要があり、そのためにはクロツク周波数と
しては 1/50〔μｓ〕×5000＝100〔MHz〕 ……（１） のものが必要となる。
しかし、一般に普及されているデイジタルICの動作最高
周波数は10〜20〔MHz〕程度であるので、100〔MHz〕の
クロツク周波数を実現しようとしても実際上、それに適
合するような汎用デイジタルICが得られないおそれがあ
る。また、100〔MHz〕のクロツク周波数を実現し得たと
しても、各回路に多くのインターフエイス回路が必要と
なる等装置が複雑、大型化すると共に消費電力が大きく
なつて実用的ではない。
周波数は10〜20〔MHz〕程度であるので、100〔MHz〕の
クロツク周波数を実現しようとしても実際上、それに適
合するような汎用デイジタルICが得られないおそれがあ
る。また、100〔MHz〕のクロツク周波数を実現し得たと
しても、各回路に多くのインターフエイス回路が必要と
なる等装置が複雑、大型化すると共に消費電力が大きく
なつて実用的ではない。
本発明は以上の点を考慮してなされたもので、温度変
動、電源電圧変動に対して高安定性を有すると共に、簡
易な構成で時間情報の高い検出分解能を得ることのでき
る時間情報検出装置を提供しようとするものである。
動、電源電圧変動に対して高安定性を有すると共に、簡
易な構成で時間情報の高い検出分解能を得ることのでき
る時間情報検出装置を提供しようとするものである。
かかる目的を達成するため本発明は、時間信号VEL1をク
ロツク信号CLKに基づいて量子化することにより量子化
時間信号VEL2を形成する量子化時間信号形成回路31と、
量子化時間信号VEL2の出力時間T2内に到来するクロツク
信号CLKの個数を計数することにより量子化時間信号VEL
2の出力期間を表わす検出時間信号CNTXを生成する時間
検出回路30と、時間信号VEL1及び量子化時間信号VEL2の
出力期間T1及びT2の差に相当する電荷を蓄積する蓄積手
段Ｃを有し、蓄積手段Ｃの出力を時間信号VEL1及び量子
化時間信号VEL2間の量子化誤差時間TH、TLを表わすアナ
ログ電圧値Vcとして送出する量子化誤差検出回路40と、
量子化誤差検出回路40のアナログ電圧値Vcを所定のタイ
ミングで検出時間信号CNTXに加算することにより、検出
時間信号CNTXを補正する補正回路50とによつて構成する
ようにする。
ロツク信号CLKに基づいて量子化することにより量子化
時間信号VEL2を形成する量子化時間信号形成回路31と、
量子化時間信号VEL2の出力時間T2内に到来するクロツク
信号CLKの個数を計数することにより量子化時間信号VEL
2の出力期間を表わす検出時間信号CNTXを生成する時間
検出回路30と、時間信号VEL1及び量子化時間信号VEL2の
出力期間T1及びT2の差に相当する電荷を蓄積する蓄積手
段Ｃを有し、蓄積手段Ｃの出力を時間信号VEL1及び量子
化時間信号VEL2間の量子化誤差時間TH、TLを表わすアナ
ログ電圧値Vcとして送出する量子化誤差検出回路40と、
量子化誤差検出回路40のアナログ電圧値Vcを所定のタイ
ミングで検出時間信号CNTXに加算することにより、検出
時間信号CNTXを補正する補正回路50とによつて構成する
ようにする。
量子化時間信号形成回路31によつて時間信号VEL1が表わ
す時間T1を量子化して量子化時間信号VEL2を形成したこ
とにより、デイジタル回路構成とすることができ、検出
結果は温度変動、電源電圧変動に対して安定性を有す
る。
す時間T1を量子化して量子化時間信号VEL2を形成したこ
とにより、デイジタル回路構成とすることができ、検出
結果は温度変動、電源電圧変動に対して安定性を有す
る。
しかし、この際量子化時間信号VEL2に量子化誤差時間T
H、TLが生じる。そこで量子化誤差時間検出回路40によ
り量子化誤差時間TH、TLをアナログ電圧値Vcとして検出
し、この検出電圧Vcにより量子化時間信号VEL2から得た
検出時間信号CNTXを補正するようにした。
H、TLが生じる。そこで量子化誤差時間検出回路40によ
り量子化誤差時間TH、TLをアナログ電圧値Vcとして検出
し、この検出電圧Vcにより量子化時間信号VEL2から得た
検出時間信号CNTXを補正するようにした。
この結果、デイジタル回路構成としたために必然的に生
じる量子化誤差時間TH、TLを、検出時間信号CNTXから除
去でき、高精度の検出出力VOUT1を得ることができる。
じる量子化誤差時間TH、TLを、検出時間信号CNTXから除
去でき、高精度の検出出力VOUT1を得ることができる。
以下、図面について本発明をVRTの速度サーボ系に適用
した一実施例を詳述する。
した一実施例を詳述する。
第１図において、ドラムモータ１には出力信号S2A,S2B
の位相が90度異なるように２個のFG2A,2Bが設けられて
おり、FG2A及び2Bの出力信号S2A及びS2Bはそれぞれコン
パレータ回路10A及び10Bに与えられる。
の位相が90度異なるように２個のFG2A,2Bが設けられて
おり、FG2A及び2Bの出力信号S2A及びS2Bはそれぞれコン
パレータ回路10A及び10Bに与えられる。
コンパレータ回路10A及び10Bはそれぞれ出力信号S2A及
びS2Bを基準電圧VREFと比較してパルス信号に整形し、
整形後のパルス信号S10A及びS10Bがエクスクルーシブオ
ア回路11に与えられる。エクスクルーシブオア回路11は
パルス信号S10A及びS10Bのエクスクルーシブオア信号を
原時間信号VE1（第２図（Ｂ））として時間情報検出装
置20に与える。
びS2Bを基準電圧VREFと比較してパルス信号に整形し、
整形後のパルス信号S10A及びS10Bがエクスクルーシブオ
ア回路11に与えられる。エクスクルーシブオア回路11は
パルス信号S10A及びS10Bのエクスクルーシブオア信号を
原時間信号VE1（第２図（Ｂ））として時間情報検出装
置20に与える。
時間情報検出装置20において、時間検出回路30における
Ｄ型フリツプフロツプ回路31は原時間信号VEL1をデータ
入力端に受けると共に、クロツク信号CLK（例えば、７
〔MHz〕）（第２図（Ａ））をクロツク入力端に受け
る。このフリツプフロツプ回路31はクロツク信号CLKの
立上りでトリガされ、原時間信号VEL1をクロツク信号CL
Kに同期させた同期化時間信号VEL2（第２図（Ｃ））が
Ｑ出力として得られ、これが２入力アンド回路32にゲー
ト信号として与えられる。
Ｄ型フリツプフロツプ回路31は原時間信号VEL1をデータ
入力端に受けると共に、クロツク信号CLK（例えば、７
〔MHz〕）（第２図（Ａ））をクロツク入力端に受け
る。このフリツプフロツプ回路31はクロツク信号CLKの
立上りでトリガされ、原時間信号VEL1をクロツク信号CL
Kに同期させた同期化時間信号VEL2（第２図（Ｃ））が
Ｑ出力として得られ、これが２入力アンド回路32にゲー
ト信号として与えられる。
アンド回路32の他方の入力端にはクロツク信号CLKが与
えられており、アンド回路32は同期化時間信号VEL2が論
理「Ｈ」に立上つている期間T2の間、クロツク信号CLK
を通過させてカウンタ33に与える。
えられており、アンド回路32は同期化時間信号VEL2が論
理「Ｈ」に立上つている期間T2の間、クロツク信号CLK
を通過させてカウンタ33に与える。
カウンタ33はクロツク信号CLKが到来するごとにカウン
ト動作し、ラツチ回路34はラツチ信号LAT（第２図
（Ｆ））が与えられたときのカウンタ33の値をラツチし
てデイジタル−アナログ変換回路35に与える。
ト動作し、ラツチ回路34はラツチ信号LAT（第２図
（Ｆ））が与えられたときのカウンタ33の値をラツチし
てデイジタル−アナログ変換回路35に与える。
デイジタル−アナログ変換回路35はそのラツチ出力CNTX
をアナログ信号VOUTOに変換して時間検出回路30からの
出力信号VOUTOとして送出し、これが加算回路52、モー
タ駆動増幅回路４を順次介してモータ１に速度制御信号
として与えるようになされている。
をアナログ信号VOUTOに変換して時間検出回路30からの
出力信号VOUTOとして送出し、これが加算回路52、モー
タ駆動増幅回路４を順次介してモータ１に速度制御信号
として与えるようになされている。
ここでカウンタ33をリセツトするリセツト信号RST及び
ラツチ回路34のラツチタイミングを指示するラツチ信号
LATは制御信号発生回路36から送出される。制御信号発
生回路36は同期化時間信号VEL2及びクロツク信号CLKを
受け、同期化時間信号VEL2の立下りを検出して、先ずそ
の立下り時点t7より遅い時点t8でクロツク信号CLKに同
期して立上つているラツチ信号LAT（第２図（Ｆ））を
ラツチ回路34に与える。
ラツチ回路34のラツチタイミングを指示するラツチ信号
LATは制御信号発生回路36から送出される。制御信号発
生回路36は同期化時間信号VEL2及びクロツク信号CLKを
受け、同期化時間信号VEL2の立下りを検出して、先ずそ
の立下り時点t7より遅い時点t8でクロツク信号CLKに同
期して立上つているラツチ信号LAT（第２図（Ｆ））を
ラツチ回路34に与える。
従つて、ラツチ信号LATが与えられる時点t8におけるカ
ウンタ33のカウント値CNTXは同期化時間信号VEL2の立上
り期間T2に対応した値となる。モータ１が所定速度より
速く回転している場合には、立上り期間T2が短かいため
ラツチされるカウント値CNTXが小さくなり、低レベルの
速度制御信号VOUTOがモータ１にフイードバツクされ、
これに対して所定速度より遅く回転している場合には立
上り期間T2が長くなるためカウント値CNTXが大きくな
り、高レベルの速度制御信号VOUTOがモータ１にフイー
ドバツクされるようになる。
ウンタ33のカウント値CNTXは同期化時間信号VEL2の立上
り期間T2に対応した値となる。モータ１が所定速度より
速く回転している場合には、立上り期間T2が短かいため
ラツチされるカウント値CNTXが小さくなり、低レベルの
速度制御信号VOUTOがモータ１にフイードバツクされ、
これに対して所定速度より遅く回転している場合には立
上り期間T2が長くなるためカウント値CNTXが大きくな
り、高レベルの速度制御信号VOUTOがモータ１にフイー
ドバツクされるようになる。
制御信号発生回路36はラツチ信号LATを送出した時点t8
より遅い時点t9でクロツク信号CLKに同期して立上がる
リセツト信号RST（第２図（Ｇ））を送出する。従つ
て、ラツチ動作が確実に実行されたのちにカウンタ33を
リセツトしている。ここで、リセツト信号RSTの出力時
点t9は同期化時間信号VEL2が次に立上る時点より早くな
るように選定されている。
より遅い時点t9でクロツク信号CLKに同期して立上がる
リセツト信号RST（第２図（Ｇ））を送出する。従つ
て、ラツチ動作が確実に実行されたのちにカウンタ33を
リセツトしている。ここで、リセツト信号RSTの出力時
点t9は同期化時間信号VEL2が次に立上る時点より早くな
るように選定されている。
なお、第１図においてアンド回路32を開制御するゲート
信号として原時間信号VEL1を直接用いて立上り時間の間
クロツク信号CLKを通過させてカウンタ33に与える構成
も考えられるが、第１図のように原時間信号VEL1をクロ
ツク信号CLKに同期化させた同期化時間信号VEL2をゲー
ト信号として用いる方が原時間信号VEL1の立上り時間T1
に通過するクロツク信号CLKが本来の個数より過不足す
ることを防止することができる。
信号として原時間信号VEL1を直接用いて立上り時間の間
クロツク信号CLKを通過させてカウンタ33に与える構成
も考えられるが、第１図のように原時間信号VEL1をクロ
ツク信号CLKに同期化させた同期化時間信号VEL2をゲー
ト信号として用いる方が原時間信号VEL1の立上り時間T1
に通過するクロツク信号CLKが本来の個数より過不足す
ることを防止することができる。
ところで、原時間信号VEL1の立上り時間T1は、モータ１
の回転速度の変化に対して連続的に変化するアナログ量
である。これに対して、実際に検出値に表われる時間、
すなわち同期化時間信号VEL2の立上り時間T2はクロツク
信号CLKの周期を逓倍した時間となつて段階的に変化す
るものとなる。そのため、第２図（Ｄ）及び（Ｅ）に示
すように原時間信号VEL1の立上り部分及び立下り部分に
量子化誤差時間TH及びTLが生ずる。第１図は上述の構成
に加えてこの量子化誤差時間を検出する量子化誤差検出
回路40及びその誤差分を補正する補正回路50を有する。
の回転速度の変化に対して連続的に変化するアナログ量
である。これに対して、実際に検出値に表われる時間、
すなわち同期化時間信号VEL2の立上り時間T2はクロツク
信号CLKの周期を逓倍した時間となつて段階的に変化す
るものとなる。そのため、第２図（Ｄ）及び（Ｅ）に示
すように原時間信号VEL1の立上り部分及び立下り部分に
量子化誤差時間TH及びTLが生ずる。第１図は上述の構成
に加えてこの量子化誤差時間を検出する量子化誤差検出
回路40及びその誤差分を補正する補正回路50を有する。
量子化誤差検出回路40において、２入力アンド回路41及
び42はそれぞれ立上り部分の誤差時間TH及び立下り部分
の誤差時間TLを検出するものである。
び42はそれぞれ立上り部分の誤差時間TH及び立下り部分
の誤差時間TLを検出するものである。
アンド回路41は一方の入力端子に原時間信号VEL1（第２
図（Ｂ））を受けると共に、他方の入力端子に同期化時
間信号VEL2（第２図（Ｃ））の反転信号▲▼を
受ける。かくして、アンド回路41からは立上り誤差時間
信号ERRH（第２図（Ｄ））が出力され、それが第１の定
電流回路43に与えられる。これに対して、アンド回路42
は一方の入力端子に原時間信号VEL1の反転信号▲
▼を受けると共に、他方の入力端子に同期化時間信号
VEL2を受ける。アンド回路42からは立下り誤差時間信号
ERRL（第２図（Ｅ））が出力され、それが第２の低電流
回路44に与えられる。
図（Ｂ））を受けると共に、他方の入力端子に同期化時
間信号VEL2（第２図（Ｃ））の反転信号▲▼を
受ける。かくして、アンド回路41からは立上り誤差時間
信号ERRH（第２図（Ｄ））が出力され、それが第１の定
電流回路43に与えられる。これに対して、アンド回路42
は一方の入力端子に原時間信号VEL1の反転信号▲
▼を受けると共に、他方の入力端子に同期化時間信号
VEL2を受ける。アンド回路42からは立下り誤差時間信号
ERRL（第２図（Ｅ））が出力され、それが第２の低電流
回路44に与えられる。
第１の低電流回路43は立上り誤差時間信号ERRHが論理
「Ｈ」に立上つている立上り誤差時間THの間、コンデン
サＣに定電流IOを供給して充電させるようになされてい
る。これに対して第２の定電流回路44は立下り誤差時間
信号ERRLが論理「Ｈ」に立上つている立下り誤差時間TL
の間定電流I1を流してコンデンサＣを放電させるように
なされている。かくして、充放電動作が終了した後のコ
ンデンサＣの両端電圧Vcは立上り誤差時間TH及び立下り
誤差時間TLの時間差TH−TLに応じた電圧値をとる。時間
差TH−TLは、原時間信号VEL1の立上り時間T1と、同期化
時間信号VEL2の立上り時間T2との時間差T1−T2に等しい
ので、コンデンサＣには総量子化誤差時間T1−T2に応じ
た電圧値が残存していることになり、この残存電圧Vcが
補正回路50に誤差時間検出電圧信号として与えられる。
「Ｈ」に立上つている立上り誤差時間THの間、コンデン
サＣに定電流IOを供給して充電させるようになされてい
る。これに対して第２の定電流回路44は立下り誤差時間
信号ERRLが論理「Ｈ」に立上つている立下り誤差時間TL
の間定電流I1を流してコンデンサＣを放電させるように
なされている。かくして、充放電動作が終了した後のコ
ンデンサＣの両端電圧Vcは立上り誤差時間TH及び立下り
誤差時間TLの時間差TH−TLに応じた電圧値をとる。時間
差TH−TLは、原時間信号VEL1の立上り時間T1と、同期化
時間信号VEL2の立上り時間T2との時間差T1−T2に等しい
ので、コンデンサＣには総量子化誤差時間T1−T2に応じ
た電圧値が残存していることになり、この残存電圧Vcが
補正回路50に誤差時間検出電圧信号として与えられる。
ここで、コンデンサＣの容量、コンデンサＣに流出入す
る定電流I1,I0は、コンデンサＣの単位時間当りの残存
電圧が、デイジタル−アナログ変換回路35から出力され
る速度制御信号VOUTOの単位時間当りの電圧に等しくな
るように選定されている。
る定電流I1,I0は、コンデンサＣの単位時間当りの残存
電圧が、デイジタル−アナログ変換回路35から出力され
る速度制御信号VOUTOの単位時間当りの電圧に等しくな
るように選定されている。
補正回路50において、サンプルホールド回路51はコンデ
ンサＣの誤差時間検出電圧信号Vcを制御信号発生回路36
からラツチ信号LAT（第２図（Ｆ））が与えられたとき
ホールドして加算回路52に与える。
ンサＣの誤差時間検出電圧信号Vcを制御信号発生回路36
からラツチ信号LAT（第２図（Ｆ））が与えられたとき
ホールドして加算回路52に与える。
かくして、加算回路52は同期化時間信号VEL2の立上り時
間T2に応じた制御電圧信号VOUTOに、量子化誤差時間T1
−T2に応じた電圧信号VCを加算して量子化誤差分を補正
し、加算回路52からは原時間信号VEL1の立上り時間T1に
応じた制御電圧信号VOUT1が出力される。
間T2に応じた制御電圧信号VOUTOに、量子化誤差時間T1
−T2に応じた電圧信号VCを加算して量子化誤差分を補正
し、加算回路52からは原時間信号VEL1の立上り時間T1に
応じた制御電圧信号VOUT1が出力される。
また、第１図において、コンデンサＣには並列にスイツ
チ回路45が接続されている。このスイツチ回路45は制御
信号発生回路36からリセツト信号RST（第２図（Ｇ））
が与えられたとき所定時間閉動作する。コンデンサＣは
この閉動作により蓄積電荷を完全に放電して原時間信号
VEL1の次周期の充放電動作に備える状態となる。
チ回路45が接続されている。このスイツチ回路45は制御
信号発生回路36からリセツト信号RST（第２図（Ｇ））
が与えられたとき所定時間閉動作する。コンデンサＣは
この閉動作により蓄積電荷を完全に放電して原時間信号
VEL1の次周期の充放電動作に備える状態となる。
この第１図の構成において、モータ１が回転して原時間
信号VEL1が時間情報検出装置20に与えられると、時間情
報検出装置20において、先ず原時間信号VEL1がＤ型フリ
ツプフロツプ回路31によりクロツク信号CLKに同期化さ
れ、この同期化時間信号VEL2の立上り時間T2がカウンタ
33によりカウントされる。そのカウント値が時点t8でラ
ツチ回路34によりラツチされ、デイジタル−アナログ変
換回路35によりアナログの電圧信号VOUTOに変換されて
加算回路52に与えられる。
信号VEL1が時間情報検出装置20に与えられると、時間情
報検出装置20において、先ず原時間信号VEL1がＤ型フリ
ツプフロツプ回路31によりクロツク信号CLKに同期化さ
れ、この同期化時間信号VEL2の立上り時間T2がカウンタ
33によりカウントされる。そのカウント値が時点t8でラ
ツチ回路34によりラツチされ、デイジタル−アナログ変
換回路35によりアナログの電圧信号VOUTOに変換されて
加算回路52に与えられる。
原時間信号VEL1か与えられると、量子化誤差検出回路40
においては、先ず立上り誤差時間信号ERRHが時点t4から
その誤差時間THの間アンド回路41より定電流回路43に与
えられ、定電流回路43を駆動してコンデンサＣを充電す
る。次いで、立下り誤差時間信号ERRLが時点t6からその
誤差時間TLの間アンド回路42より定電流回路44に与えら
れ、定電流回路44を駆動してコンデンサＣを放電する。
その後、時点t8でコンデンサＣの両端電圧Vcがサンプル
ホールド回路51にホールドされて加算回路52に与えられ
る。
においては、先ず立上り誤差時間信号ERRHが時点t4から
その誤差時間THの間アンド回路41より定電流回路43に与
えられ、定電流回路43を駆動してコンデンサＣを充電す
る。次いで、立下り誤差時間信号ERRLが時点t6からその
誤差時間TLの間アンド回路42より定電流回路44に与えら
れ、定電流回路44を駆動してコンデンサＣを放電する。
その後、時点t8でコンデンサＣの両端電圧Vcがサンプル
ホールド回路51にホールドされて加算回路52に与えられ
る。
かくして、加算回路52からは時点t8から速度制御信号VO
UTOに電圧信号VCが加算されて量子化誤差分が補間され
た速度制御信号VOUT1が送出され、これが増幅回路４を
介してモータ１にフイードバツクされ、モータ１を制御
する。
UTOに電圧信号VCが加算されて量子化誤差分が補間され
た速度制御信号VOUT1が送出され、これが増幅回路４を
介してモータ１にフイードバツクされ、モータ１を制御
する。
この後、時点t9でカウンタ33及びスイツチ回路45にリセ
ツト信号RSTが与えられ、カウント値をクリアすると共
に、コンデンサＣの両端電圧を基準値（例えば０
〔Ｖ〕）に復帰して原時間信号VEL1の次周期に備える。
ツト信号RSTが与えられ、カウント値をクリアすると共
に、コンデンサＣの両端電圧を基準値（例えば０
〔Ｖ〕）に復帰して原時間信号VEL1の次周期に備える。
このように、第１図の装置によれば、量子化時間誤差TH
−TL（＝T1−T2）をコンデンサＣの両端電圧Vcとしてア
ナログ量で検出し、この検出量によりデイジタル的に計
測された時間信号VOUTOを補間するようにしたので、原
時間信号VEL1の計測時間として十分な精度のものを得る
ことができる。この場合、実用上十分な精度を単にデイ
ジタル回路構成により得ようとするとクロツク信号CLK
の周波数が例えば100〔MHz〕と現実不可能な値にしなけ
ればならないのに対して、量子化誤差検出回路40及び補
正回路50を有するため同じ精度を達成しようとしてもク
ロツク信号CLKの周波数は例えば７〔MHz〕程度でよく、
その構成を実用的かつ簡易なものにすることができる。
−TL（＝T1−T2）をコンデンサＣの両端電圧Vcとしてア
ナログ量で検出し、この検出量によりデイジタル的に計
測された時間信号VOUTOを補間するようにしたので、原
時間信号VEL1の計測時間として十分な精度のものを得る
ことができる。この場合、実用上十分な精度を単にデイ
ジタル回路構成により得ようとするとクロツク信号CLK
の周波数が例えば100〔MHz〕と現実不可能な値にしなけ
ればならないのに対して、量子化誤差検出回路40及び補
正回路50を有するため同じ精度を達成しようとしてもク
ロツク信号CLKの周波数は例えば７〔MHz〕程度でよく、
その構成を実用的かつ簡易なものにすることができる。
また、第１図の構成によれば高精度に検出された時間信
号をモータ１の速度制御信号に用いているのでモータ１
の回転速度の精度を高めることができる。
号をモータ１の速度制御信号に用いているのでモータ１
の回転速度の精度を高めることができる。
なお、上述の実施例においては時間情報検出装置20をモ
ータ１の速度制御装置に適用した場合を説明したが、本
発明はこれに限らず、時間信号の時間を計測して電気信
号として送出する構成を必要とするものに広く適用する
ことができる。例えば、２つの信号の位相差を時間信号
として計測し、位相差をなくすような制御装置にも適用
し得る。また、計測される時間信号が２つ以上の立上り
時間の合計であるような場合にも本発明を適用すること
ができる。
ータ１の速度制御装置に適用した場合を説明したが、本
発明はこれに限らず、時間信号の時間を計測して電気信
号として送出する構成を必要とするものに広く適用する
ことができる。例えば、２つの信号の位相差を時間信号
として計測し、位相差をなくすような制御装置にも適用
し得る。また、計測される時間信号が２つ以上の立上り
時間の合計であるような場合にも本発明を適用すること
ができる。
さらに、上述の実施例においてはデイジタル回路構成で
計測されアナログ回路構成で補間された時間信号を出力
段からアナログ量で出力するものを示したが、本発明は
これに限らず、用途に応じて出力段からデイジタル量で
出力させるようにしても良い。例えば、計測時間を表示
させるため表示装置に検出時間信号を与えるような場合
にはデイジタル量で出力することが実際的である。
計測されアナログ回路構成で補間された時間信号を出力
段からアナログ量で出力するものを示したが、本発明は
これに限らず、用途に応じて出力段からデイジタル量で
出力させるようにしても良い。例えば、計測時間を表示
させるため表示装置に検出時間信号を与えるような場合
にはデイジタル量で出力することが実際的である。
デイジタル量で出力する場合には、第１図におけるデイ
ジタル−アナログ変換回路35、アナログ的な加算回路5
2、サンプルホールド回路51の構成に代え、第３図に示
す構成を用い得る。第３図の装置では、コンデンサＣ
（第１図）の両端電圧信号VCをアナログ−デイジタル変
換回路60でデイジタル信号VCDに変換し、そのデイジタ
ル信号VCDをラツチ回路61によりラツチ信号LATの立上り
のタイミングでラツチし、そのラツチされたデイジタル
信号をラツチ回路34（第１図）から到来するラツチ出力
CNTXにデイジタル加算回路62で加算して、計測時間をデ
イジタル信号VOUT1Dとして送出する。
ジタル−アナログ変換回路35、アナログ的な加算回路5
2、サンプルホールド回路51の構成に代え、第３図に示
す構成を用い得る。第３図の装置では、コンデンサＣ
（第１図）の両端電圧信号VCをアナログ−デイジタル変
換回路60でデイジタル信号VCDに変換し、そのデイジタ
ル信号VCDをラツチ回路61によりラツチ信号LATの立上り
のタイミングでラツチし、そのラツチされたデイジタル
信号をラツチ回路34（第１図）から到来するラツチ出力
CNTXにデイジタル加算回路62で加算して、計測時間をデ
イジタル信号VOUT1Dとして送出する。
以上のように本発明によれば、時間信号をデイジタル回
路構成の手段によつて計測し得ると共に、その際に生ず
る量子化誤差をアナログ回路構成の手段によつて検出し
て補間するようにしたので、温度変動、電源電圧変動に
対して安定的に動作すると共に、デイジタル的手段を用
いているのにも拘らず検出値の分解能が高い時間情報検
出装置を得ることができる。かくするにつき、デイジタ
ル化のために用いるクロツク信号の周波数を一般的なデ
イジタルICの動作周波数の範囲内に選定して充分な精度
を得ることができる。
路構成の手段によつて計測し得ると共に、その際に生ず
る量子化誤差をアナログ回路構成の手段によつて検出し
て補間するようにしたので、温度変動、電源電圧変動に
対して安定的に動作すると共に、デイジタル的手段を用
いているのにも拘らず検出値の分解能が高い時間情報検
出装置を得ることができる。かくするにつき、デイジタ
ル化のために用いるクロツク信号の周波数を一般的なデ
イジタルICの動作周波数の範囲内に選定して充分な精度
を得ることができる。
第１図は本発明による時間情報検出装置の一実施例を示
すブロツク図、第２図は第１図装置のタイムチヤート、
第３図は本発明の他の実施例を示すブロツク図、第４図
は時間情報検出装置をモータの速度制御装置に適用した
場合の構成を示すブロツク図、第５図は従来装置を示す
ブロツク図、第６図は第５図装置のタイムチヤートであ
る。 30……時間検出回路、40……量子化誤差検出回路、50…
…補正回路、VEL1……時間信号、VEL2……同期課時間信
号、VC……アナログ電圧信号、CNTX……デイジタル検出
時間信号。
すブロツク図、第２図は第１図装置のタイムチヤート、
第３図は本発明の他の実施例を示すブロツク図、第４図
は時間情報検出装置をモータの速度制御装置に適用した
場合の構成を示すブロツク図、第５図は従来装置を示す
ブロツク図、第６図は第５図装置のタイムチヤートであ
る。 30……時間検出回路、40……量子化誤差検出回路、50…
…補正回路、VEL1……時間信号、VEL2……同期課時間信
号、VC……アナログ電圧信号、CNTX……デイジタル検出
時間信号。
Claims (1)
- 【請求項１】時間信号をクロツク信号に基づいて量子化
することにより量子化時間信号を形成する量子化時間信
号形成回路と、 上記量子化時間信号の出力期間内に到来するクロツク信
号の個数を計数することにより上記量子化時間信号の出
力期間を表わす検出時間信号を生成する時間検出回路
と、 上記時間信号及び上記量子化時間信号の出力期間の差に
相当する電荷を蓄積する蓄積手段を有し、上記蓄積手段
の出力を上記時間信号及び上記量子化時間信号間の量子
化誤差時間を表わすアナログ電圧値として送出する量子
化誤差検出回路と、 上記量子化誤差検出回路の上記アナログ電圧値を所定の
タイミングで上記検出時間信号に加算することにより、
上記検出時間信号を補正する補正回路と を具えることを特徴とする時間情報検出装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59279428A JPH06101948B2 (ja) | 1984-12-25 | 1984-12-25 | 時間情報検出装置 |
| KR1019850009169A KR950000418B1 (ko) | 1984-12-25 | 1985-12-06 | 시간정보 검출장치 |
| US06/807,740 US4694234A (en) | 1984-12-25 | 1985-12-11 | Apparatus for compensating a quantization error |
| DE8585116473T DE3583025D1 (de) | 1984-12-25 | 1985-12-23 | Vorrichtung zur kompensation eines quantisierungsfehlers. |
| EP85116473A EP0191947B1 (en) | 1984-12-25 | 1985-12-23 | An apparatus for compensating a quantization error |
| AT85116473T ATE64015T1 (de) | 1984-12-25 | 1985-12-23 | Vorrichtung zur kompensation eines quantisierungsfehlers. |
| CA000498441A CA1265186A (en) | 1984-12-25 | 1985-12-23 | Apparatus for compensating a quantization error |
| AU51672/85A AU584151B2 (en) | 1984-12-25 | 1985-12-24 | An apparatus for compensating a quantization error |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59279428A JPH06101948B2 (ja) | 1984-12-25 | 1984-12-25 | 時間情報検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61151716A JPS61151716A (ja) | 1986-07-10 |
| JPH06101948B2 true JPH06101948B2 (ja) | 1994-12-12 |
Family
ID=17610934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59279428A Expired - Fee Related JPH06101948B2 (ja) | 1984-12-25 | 1984-12-25 | 時間情報検出装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4694234A (ja) |
| EP (1) | EP0191947B1 (ja) |
| JP (1) | JPH06101948B2 (ja) |
| KR (1) | KR950000418B1 (ja) |
| AT (1) | ATE64015T1 (ja) |
| AU (1) | AU584151B2 (ja) |
| CA (1) | CA1265186A (ja) |
| DE (1) | DE3583025D1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0448182A1 (en) * | 1987-09-01 | 1991-09-25 | Sundstrand Data Control, Inc. | Sampling time determining apparatus and method |
| EP0443693A3 (en) * | 1987-09-01 | 1991-09-18 | Sundstrand Data Control, Inc. | Frequency counting apparatus and method |
| JP2597035B2 (ja) * | 1990-05-22 | 1997-04-02 | 富士写真フイルム株式会社 | モータサーボ装置 |
| JP2850545B2 (ja) * | 1991-02-05 | 1999-01-27 | 三菱電機株式会社 | Ｖｔｒのキャプスタンモータ速度検出機構 |
| CN111538356B (zh) * | 2020-04-03 | 2022-10-18 | 四川知微传感技术有限公司 | 一种分时复用三轴加速度计及其控制方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1324511A (en) * | 1970-01-17 | 1973-07-25 | Int Computers Ltd | Positioning apparatus |
| US4006394A (en) * | 1972-08-21 | 1977-02-01 | Information Storage Systems, Inc. | Coarse and fine control for position servo |
| US3836833A (en) * | 1973-06-28 | 1974-09-17 | Ibm | Adaptive motor acceleration |
| GB1486428A (en) * | 1974-04-11 | 1977-09-21 | Int Computers Ltd | Motor drive control arrangements |
| US3969663A (en) * | 1974-10-17 | 1976-07-13 | Storage Technology Corporation | Capstan control for a tape drive system |
| JPS5447610A (en) * | 1977-09-21 | 1979-04-14 | Toshiba Corp | Digital servo apparatus |
| JPS5842351B2 (ja) * | 1978-04-05 | 1983-09-19 | マツダ株式会社 | 自動さく孔装置 |
| US4315200A (en) * | 1978-08-29 | 1982-02-09 | Canon Kabushiki Kaisha | Servo control apparatus |
| JPS5815476A (ja) * | 1981-07-18 | 1983-01-28 | Brother Ind Ltd | モ−タの速度制御システム |
| AU570922B2 (en) * | 1982-06-30 | 1988-03-31 | Sony Corporation | Digital servo circuit for motor control |
| JPS5913957A (ja) * | 1982-07-15 | 1984-01-24 | Fanuc Ltd | 速度検出回路 |
| JPS5990114A (ja) * | 1982-11-15 | 1984-05-24 | Toshiba Mach Co Ltd | レゾルバによる位置決め装置 |
-
1984
- 1984-12-25 JP JP59279428A patent/JPH06101948B2/ja not_active Expired - Fee Related
-
1985
- 1985-12-06 KR KR1019850009169A patent/KR950000418B1/ko not_active IP Right Cessation
- 1985-12-11 US US06/807,740 patent/US4694234A/en not_active Expired - Lifetime
- 1985-12-23 DE DE8585116473T patent/DE3583025D1/de not_active Expired - Lifetime
- 1985-12-23 EP EP85116473A patent/EP0191947B1/en not_active Expired - Lifetime
- 1985-12-23 CA CA000498441A patent/CA1265186A/en not_active Expired - Lifetime
- 1985-12-23 AT AT85116473T patent/ATE64015T1/de not_active IP Right Cessation
- 1985-12-24 AU AU51672/85A patent/AU584151B2/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| AU5167285A (en) | 1986-07-03 |
| US4694234A (en) | 1987-09-15 |
| AU584151B2 (en) | 1989-05-18 |
| JPS61151716A (ja) | 1986-07-10 |
| ATE64015T1 (de) | 1991-06-15 |
| EP0191947A1 (en) | 1986-08-27 |
| KR860005354A (ko) | 1986-07-21 |
| DE3583025D1 (de) | 1991-07-04 |
| KR950000418B1 (ko) | 1995-01-19 |
| CA1265186A (en) | 1990-01-30 |
| EP0191947B1 (en) | 1991-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4786861A (en) | Frequency counting apparatus and method | |
| CA1252570A (en) | Method and apparatus for calibrating an analog-to- digital conversion apparatus | |
| US6750796B1 (en) | Low noise correlated double sampling modulation system | |
| US3983481A (en) | Digital intervalometer | |
| US3942173A (en) | Offset error compensation for integrating analog-to-digital converter | |
| US4417234A (en) | Multiplexed analog to digital converter having a feedback stabilized ramp | |
| US5790480A (en) | Delta-T measurement circuit | |
| EP0277638B1 (en) | Successive period-to-voltage converting apparatus | |
| JPH06101948B2 (ja) | 時間情報検出装置 | |
| US7075475B1 (en) | Correlated double sampling modulation system with reduced latency of reference to input | |
| Raisanen-Ruotsalainen et al. | A time digitizer with interpolation based on time-to-voltage conversion | |
| US3745556A (en) | Analogue to digital converter | |
| KR19990047954A (ko) | 평판 디스플레이 장치의 트래킹 조정 회로 | |
| JPS62185174A (ja) | 電子式電力量計 | |
| JP3057734B2 (ja) | 遅延掃引回路 | |
| EP0418614A2 (en) | Method and apparatus for calibrating linear delay lines | |
| JPH0355070Y2 (ja) | ||
| GB2227381A (en) | Analogue to digital converters | |
| SU1107293A1 (ru) | Формирователь сложной функции | |
| SU1478148A1 (ru) | Цифровой измеритель временных характеристик флуктуаций амплитуды и фазы | |
| JPS60206326A (ja) | 帰還形パルス幅変調方式ａ／ｄ変換器 | |
| EP0448182A1 (en) | Sampling time determining apparatus and method | |
| SU966662A1 (ru) | Цифровой измеритель временных интервалов | |
| KR100567601B1 (ko) | 동기식 ａ／ｆ 변환기의 양자화 오차 보상장치 | |
| JPS62288597A (ja) | 時間計測装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |