JP3057734B2 - 遅延掃引回路 - Google Patents
遅延掃引回路Info
- Publication number
- JP3057734B2 JP3057734B2 JP2227138A JP22713890A JP3057734B2 JP 3057734 B2 JP3057734 B2 JP 3057734B2 JP 2227138 A JP2227138 A JP 2227138A JP 22713890 A JP22713890 A JP 22713890A JP 3057734 B2 JP3057734 B2 JP 3057734B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- sawtooth
- timing signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Pulse Circuits (AREA)
Description
この発明は、例えば等価サンプリングのためのサンプ
リングパルスを得る場合に使用して好適な遅延掃引回路
に関する。
リングパルスを得る場合に使用して好適な遅延掃引回路
に関する。
例えば、第５図に示すような周期Ｔの所定の繰り返し
波形の被測定信号をサンプリングしてそのサンプリング
値をデジタルデータに変換し、種々の信号分析等を行う
場合、サンプリングパルスの周波数は、サンプリング定
理により被測定信号の周波数の２倍以上の周波数にする
必要がある。すなわち、例えば、同図に示すように、被
測定信号のＮ倍の周波数、したがって被測定信号の周期
ＴをＮ等分した周期ΔＴのサンプリングパルスCK1を用
いる。 したがって、分析する被測定信号の周波数が高くなる
と、サンプリングパルスCK1の周波数は、そのＮ倍とな
り、非常に高くなってしまう。 ところが、このようにサンプリングパルスCK1の周波
数が高くなると、A/Dコンバータは、このサンプリング
パルスCK1の周波数で動作をしているので、A/Dコンバー
タとしては高速で動作するものを使用しなければならな
い。 さらに、A/Dコンバータの出力データもサンプリング
パルスCK1と等しい周波数なので、デジタルデータを蓄
積するためのメモリ回路も高速で書き込みのできるもの
を用いなければならない。 このように、分析の上限周波数を高くするには、高速
動作が可能な部品が必要となり、装置が高価となってし
まう。また、高速動作させるため消費電力が増加すると
ともに、回路設計も困難になってしまう。 そこで、従来から等価サンプリングの方法が用いられ
ている。この等価サンプリングの方法の場合のサンプリ
ングパルスは、次のように形成する。 すなわち、第６図に示すように、被測定信号の周期Ｔ
と等しい周期Ｔのトリガ信号TGを用意し、このトリガ信
号TGに対し、遅延したパルスであって、その遅延量が１
周期毎にΔＴ（T/N）づつ増加するパルスを形成し、こ
れをサンプリングパルスCK2とする。そして、このサン
プリングパルスCK2により被測定信号をサンプリングす
る。 この等価サンプリング方法によれば、サンプリングパ
ルスCK2のＮ個のパルスのサンプリング値は、被測定信
号の１周期分の波形をΔＴ毎に順次サンプリングしたも
のに等しくなる。すなわち、このサンプリングパルスCK
2のＮ倍の周波数の第５図のサンプリングパルスCK1によ
って被測定信号をサンプリングしたのに等しい等価サン
プリングを行うことができる。したがって、被測定信号
の周波数が高くなっても、その被測定信号の周波数Ｎ倍
の周波数のサンプリングパルスを用いなくてもよく、こ
のため、高速の部品を用いなくても、周波数の高い被測
定信号のサンプリングをすることができる。 従来、この等価サンプリング方法に用いるサンプリン
グパルスは、第７図に示すような遅延掃引回路を用いて
形成されている。 第７図で、１はトリガ信号TGの入力端子で、この入力
端子１はフリップフロップ回路２のクロック入力端子に
接続される。このフリップフロップ回路の出力端子は、
電流制御スイッチ回路３のスイッチング制御端子に接続
される。 ６は充放電用コンデンサで、コンデンサ６には、これ
に一定の充電電流I1を流す第１の電流源４が接続される
と共に、前記スイッチ回路３を介して、電流源４の電流
I1とは逆極性の電流I2を流す第２の電流源５が接続され
ている。そして、スイッチ回路３がオフの時、コンデン
サ６は電流I1で充電され、また、スイッチ回路３がオン
の時、コンデンサ６は電流（I2−I1）で放電され、この
充放電によりコンデンサ６の端子間電圧V1は鋸波電圧と
なる。すなわち、電流源４及び５、スイッチ回路３及び
コンデンサ６により、鋸波発生回路を構成している。 ９は階段波発生手段である。この階段波発生手段９
は、そのクロック入力端子にクロックパルスが入力され
ると、所定の電圧ΔV2だけ、その出力電圧のレベルを増
加させる。これにより、この階段波発生手段９からは、
階段波電圧V2が得られる。 この例の場合、被測定信号の１周期ＴをＮ等分するよ
うなタイミングの等価サンプリングパルスを得るため
に、増加ステップ電圧ΔV2は、鋸波電圧V1がトリガ信号
の１周期分の間に直線的に単調増加したときの電圧増加
分の1/Nの大きさに選定されている。この階段波電圧
は、ΔV2づつＮ段階増加すると、最初のレベルにリセッ
トされる。 この階段波発生手段９からの階段波電圧V2は、電圧比
較回路７の一方の入力端子に供給される。この電圧比較
回路７の他方の入力端子には、コンデンサ６の端子間電
圧である鋸波電圧V1が供給される。この電圧比較回路７
は、鋸波電圧V1が階段波電圧V2を越える時点を検出す
る。この電圧比較回路７の出力は、ワンショットパルス
発生回路８に供給され、前記検出時点で一定時間幅のパ
ルスSPを発生する。このパルスSPは、フリップフロップ
回路２にリセット信号として供給されると共に、階段波
発生手段９のクロックパルス入力端子に供給される。ま
た、このパルスSPが、出力端子10に、出力サンプリング
パルスとして導出される。 次に、この第７図の従来の遅延掃引回路の動作を第８
図のタイムチャートを参照しながら説明する。 トリガ入力端子１に、第８図に示すような一定周期Ｔ
のトリガ信号TGが入力されると、このトリガ信号TGの立
ち上がりのエッジによりフリップフロップ回路２の出力
Ｑは反転し、スイッチ回路３はオフとなる。スイッチ回
路３がオフとなると、コンデンサ６は電流源４からの充
電電流I1により充電され、この鋸波電圧V1は、第８図に
示すように一定の傾斜を持って上昇する。そして、この
端子間電圧V1が、階段波発生手段９の出力電圧V2を越え
ると、電圧比較回路７の出力は反転する。すると、この
電圧比較回路７の出力の反転のエッジによりワンショッ
トパルス発生回路８がトリガされ、第８図に示すよう
に、この発生回路８からサンプリングパルスSPが得られ
る。 このとき、入力トリガ信号TGの立上がり時点からサン
プリングパルスSPの発生時点までの遅延時間ΔＴ（１）
は、伝播遅延時間を無視すると、 ΔＴ（１）＝ΔＴ ＝Ｃ×ΔV2/I1 （Ｃはコンデンサ６の容量） となる。 ワンショットパルス発生回路８からパルスSPが発生す
ると、このパルスSPにより階段波発生手段９は、その出
力階段波電圧V2をΔV2だけ増加させる。 また、パルスSPにより、フリップフロップ回路２はリ
セットされ、このフリップフロップ回路の出力信号Ｑは
元の状態に戻り、スイッチ回路３はオンとなる。スイッ
チ回路３がオンとなると、コンデンサ６の端子間電圧で
ある鋸波電圧V1は、第８図に示すようにレベルが降下す
る。そして、この鋸波電圧V1が零になると、電流源５の
電流I2は、I2＝I1となり、コンデンサ６に対しては充電
も放電もされなくなる。 入力端子１に、次のトリガ信号TGが入力されると、上
記と同様の動作を行うが、階段波発生手段９の出力階段
波電圧V2は、ΔV2だけ大きいレベルになっているので、
トリガ信号TGの立ち上がりからサンプリングパルスSPま
での遅延時間ΔＴ（２）は、 ΔＴ（２）＝Ｃ×ΔV2×2/I1 ＝ΔＴ×２ となる。同様に、Ｎ番目のトリガ信号TGに対するサンプ
リングパルスSPの遅延時間ΔＴ（Ｎ）は、 ΔＴ（Ｎ）＝ΔＴ×Ｎ となる。 階段波発生手段９では、その出力電圧V2が、ΔV2×Ｎ
に達するとリセットされて、最初のレベルに戻り、以上
の動作が繰り返される。 以上のようにして、従来、被測定信号の１周期分Ｔを
Ｎ等分したようなタイミングで、ΔＴ毎に異なる時点で
サンプリングするような等価サンプリングパルスSPを得
ている。
波形の被測定信号をサンプリングしてそのサンプリング
値をデジタルデータに変換し、種々の信号分析等を行う
場合、サンプリングパルスの周波数は、サンプリング定
理により被測定信号の周波数の２倍以上の周波数にする
必要がある。すなわち、例えば、同図に示すように、被
測定信号のＮ倍の周波数、したがって被測定信号の周期
ＴをＮ等分した周期ΔＴのサンプリングパルスCK1を用
いる。 したがって、分析する被測定信号の周波数が高くなる
と、サンプリングパルスCK1の周波数は、そのＮ倍とな
り、非常に高くなってしまう。 ところが、このようにサンプリングパルスCK1の周波
数が高くなると、A/Dコンバータは、このサンプリング
パルスCK1の周波数で動作をしているので、A/Dコンバー
タとしては高速で動作するものを使用しなければならな
い。 さらに、A/Dコンバータの出力データもサンプリング
パルスCK1と等しい周波数なので、デジタルデータを蓄
積するためのメモリ回路も高速で書き込みのできるもの
を用いなければならない。 このように、分析の上限周波数を高くするには、高速
動作が可能な部品が必要となり、装置が高価となってし
まう。また、高速動作させるため消費電力が増加すると
ともに、回路設計も困難になってしまう。 そこで、従来から等価サンプリングの方法が用いられ
ている。この等価サンプリングの方法の場合のサンプリ
ングパルスは、次のように形成する。 すなわち、第６図に示すように、被測定信号の周期Ｔ
と等しい周期Ｔのトリガ信号TGを用意し、このトリガ信
号TGに対し、遅延したパルスであって、その遅延量が１
周期毎にΔＴ（T/N）づつ増加するパルスを形成し、こ
れをサンプリングパルスCK2とする。そして、このサン
プリングパルスCK2により被測定信号をサンプリングす
る。 この等価サンプリング方法によれば、サンプリングパ
ルスCK2のＮ個のパルスのサンプリング値は、被測定信
号の１周期分の波形をΔＴ毎に順次サンプリングしたも
のに等しくなる。すなわち、このサンプリングパルスCK
2のＮ倍の周波数の第５図のサンプリングパルスCK1によ
って被測定信号をサンプリングしたのに等しい等価サン
プリングを行うことができる。したがって、被測定信号
の周波数が高くなっても、その被測定信号の周波数Ｎ倍
の周波数のサンプリングパルスを用いなくてもよく、こ
のため、高速の部品を用いなくても、周波数の高い被測
定信号のサンプリングをすることができる。 従来、この等価サンプリング方法に用いるサンプリン
グパルスは、第７図に示すような遅延掃引回路を用いて
形成されている。 第７図で、１はトリガ信号TGの入力端子で、この入力
端子１はフリップフロップ回路２のクロック入力端子に
接続される。このフリップフロップ回路の出力端子は、
電流制御スイッチ回路３のスイッチング制御端子に接続
される。 ６は充放電用コンデンサで、コンデンサ６には、これ
に一定の充電電流I1を流す第１の電流源４が接続される
と共に、前記スイッチ回路３を介して、電流源４の電流
I1とは逆極性の電流I2を流す第２の電流源５が接続され
ている。そして、スイッチ回路３がオフの時、コンデン
サ６は電流I1で充電され、また、スイッチ回路３がオン
の時、コンデンサ６は電流（I2−I1）で放電され、この
充放電によりコンデンサ６の端子間電圧V1は鋸波電圧と
なる。すなわち、電流源４及び５、スイッチ回路３及び
コンデンサ６により、鋸波発生回路を構成している。 ９は階段波発生手段である。この階段波発生手段９
は、そのクロック入力端子にクロックパルスが入力され
ると、所定の電圧ΔV2だけ、その出力電圧のレベルを増
加させる。これにより、この階段波発生手段９からは、
階段波電圧V2が得られる。 この例の場合、被測定信号の１周期ＴをＮ等分するよ
うなタイミングの等価サンプリングパルスを得るため
に、増加ステップ電圧ΔV2は、鋸波電圧V1がトリガ信号
の１周期分の間に直線的に単調増加したときの電圧増加
分の1/Nの大きさに選定されている。この階段波電圧
は、ΔV2づつＮ段階増加すると、最初のレベルにリセッ
トされる。 この階段波発生手段９からの階段波電圧V2は、電圧比
較回路７の一方の入力端子に供給される。この電圧比較
回路７の他方の入力端子には、コンデンサ６の端子間電
圧である鋸波電圧V1が供給される。この電圧比較回路７
は、鋸波電圧V1が階段波電圧V2を越える時点を検出す
る。この電圧比較回路７の出力は、ワンショットパルス
発生回路８に供給され、前記検出時点で一定時間幅のパ
ルスSPを発生する。このパルスSPは、フリップフロップ
回路２にリセット信号として供給されると共に、階段波
発生手段９のクロックパルス入力端子に供給される。ま
た、このパルスSPが、出力端子10に、出力サンプリング
パルスとして導出される。 次に、この第７図の従来の遅延掃引回路の動作を第８
図のタイムチャートを参照しながら説明する。 トリガ入力端子１に、第８図に示すような一定周期Ｔ
のトリガ信号TGが入力されると、このトリガ信号TGの立
ち上がりのエッジによりフリップフロップ回路２の出力
Ｑは反転し、スイッチ回路３はオフとなる。スイッチ回
路３がオフとなると、コンデンサ６は電流源４からの充
電電流I1により充電され、この鋸波電圧V1は、第８図に
示すように一定の傾斜を持って上昇する。そして、この
端子間電圧V1が、階段波発生手段９の出力電圧V2を越え
ると、電圧比較回路７の出力は反転する。すると、この
電圧比較回路７の出力の反転のエッジによりワンショッ
トパルス発生回路８がトリガされ、第８図に示すよう
に、この発生回路８からサンプリングパルスSPが得られ
る。 このとき、入力トリガ信号TGの立上がり時点からサン
プリングパルスSPの発生時点までの遅延時間ΔＴ（１）
は、伝播遅延時間を無視すると、 ΔＴ（１）＝ΔＴ ＝Ｃ×ΔV2/I1 （Ｃはコンデンサ６の容量） となる。 ワンショットパルス発生回路８からパルスSPが発生す
ると、このパルスSPにより階段波発生手段９は、その出
力階段波電圧V2をΔV2だけ増加させる。 また、パルスSPにより、フリップフロップ回路２はリ
セットされ、このフリップフロップ回路の出力信号Ｑは
元の状態に戻り、スイッチ回路３はオンとなる。スイッ
チ回路３がオンとなると、コンデンサ６の端子間電圧で
ある鋸波電圧V1は、第８図に示すようにレベルが降下す
る。そして、この鋸波電圧V1が零になると、電流源５の
電流I2は、I2＝I1となり、コンデンサ６に対しては充電
も放電もされなくなる。 入力端子１に、次のトリガ信号TGが入力されると、上
記と同様の動作を行うが、階段波発生手段９の出力階段
波電圧V2は、ΔV2だけ大きいレベルになっているので、
トリガ信号TGの立ち上がりからサンプリングパルスSPま
での遅延時間ΔＴ（２）は、 ΔＴ（２）＝Ｃ×ΔV2×2/I1 ＝ΔＴ×２ となる。同様に、Ｎ番目のトリガ信号TGに対するサンプ
リングパルスSPの遅延時間ΔＴ（Ｎ）は、 ΔＴ（Ｎ）＝ΔＴ×Ｎ となる。 階段波発生手段９では、その出力電圧V2が、ΔV2×Ｎ
に達するとリセットされて、最初のレベルに戻り、以上
の動作が繰り返される。 以上のようにして、従来、被測定信号の１周期分Ｔを
Ｎ等分したようなタイミングで、ΔＴ毎に異なる時点で
サンプリングするような等価サンプリングパルスSPを得
ている。
ところで、被測定信号の周波数が変わると、入力トリ
ガ信号の周波数も変える必要がある。第７図の従来の遅
延掃引回路の場合、このように入力トリガ信号の周波数
が変わると、電流源４の電流I1及びコンデンサ６の容量
が一定である場合には、鋸波電圧V1の１周期Ｔの間に増
加する電圧が変わってしまう。このため、被測定信号の
１周期ＴをＮ等分するような時点で等価サンプリングす
るためのサンプリングパルスを得るためには、階段波発
生手段９からの階段波電圧V2の増加ステップ電圧ΔV2を
変える必要がある。また、電圧ΔV2を変更しない場合に
は、コンデンサ６の容量や電流源４の電流I1を調整して
鋸波の傾斜部の傾きを変えて、１周期Ｔの間に上昇する
電圧が変わらないようにする必要がある。 被測定信号の周波数が複数通りで、定まっている場合
には、その複数の被測定信号に対応して電圧ΔV2、コン
デンサ６の容量Ｃ、電流源４の電流I1等を被測定信号の
周期に応じて複数通り用意して、これらを切り替えるこ
とで、入力トリガ信号に対応して目的の等価サンプリン
グパルスを得ることができるが、その切替操作は厄介で
ある。 しかも、被測定信号の周波数が任意に変わるような場
合、その周波数変化に対応して等価サンプリングパルス
を得ることは困難である。すなわち、例えば、信号処理
におけるFFT演算のサイドローブを防ぐ目的のサンプリ
ング方式のように、任意の周期に対してこれをＮ等分し
た時点でサンプリングを行うような方式のためのサンプ
リングパルスを得るためには、第７図の従来回路では、
前記の電流値I1、増加ステップ電圧ΔV2、コンデンサ６
の容量を、トリガ信号の周波数の変化に応じて調整する
必要があり、現実的ではない。 この発明は、以上の点にかんがみ、鋸波電圧の傾きと
階段波発生手段の増加ステップ電圧を、入力トリガ信号
の周期に応じて自動的に制御して、任意の周期をＮ等分
するのに等しい等価サンプリングパルスを発生すること
ができるようにした遅延掃引回路を提供することを目的
とする。
ガ信号の周波数も変える必要がある。第７図の従来の遅
延掃引回路の場合、このように入力トリガ信号の周波数
が変わると、電流源４の電流I1及びコンデンサ６の容量
が一定である場合には、鋸波電圧V1の１周期Ｔの間に増
加する電圧が変わってしまう。このため、被測定信号の
１周期ＴをＮ等分するような時点で等価サンプリングす
るためのサンプリングパルスを得るためには、階段波発
生手段９からの階段波電圧V2の増加ステップ電圧ΔV2を
変える必要がある。また、電圧ΔV2を変更しない場合に
は、コンデンサ６の容量や電流源４の電流I1を調整して
鋸波の傾斜部の傾きを変えて、１周期Ｔの間に上昇する
電圧が変わらないようにする必要がある。 被測定信号の周波数が複数通りで、定まっている場合
には、その複数の被測定信号に対応して電圧ΔV2、コン
デンサ６の容量Ｃ、電流源４の電流I1等を被測定信号の
周期に応じて複数通り用意して、これらを切り替えるこ
とで、入力トリガ信号に対応して目的の等価サンプリン
グパルスを得ることができるが、その切替操作は厄介で
ある。 しかも、被測定信号の周波数が任意に変わるような場
合、その周波数変化に対応して等価サンプリングパルス
を得ることは困難である。すなわち、例えば、信号処理
におけるFFT演算のサイドローブを防ぐ目的のサンプリ
ング方式のように、任意の周期に対してこれをＮ等分し
た時点でサンプリングを行うような方式のためのサンプ
リングパルスを得るためには、第７図の従来回路では、
前記の電流値I1、増加ステップ電圧ΔV2、コンデンサ６
の容量を、トリガ信号の周波数の変化に応じて調整する
必要があり、現実的ではない。 この発明は、以上の点にかんがみ、鋸波電圧の傾きと
階段波発生手段の増加ステップ電圧を、入力トリガ信号
の周期に応じて自動的に制御して、任意の周期をＮ等分
するのに等しい等価サンプリングパルスを発生すること
ができるようにした遅延掃引回路を提供することを目的
とする。
この発明による遅延掃引回路は、 入力トリガ信号に対して一定の時間関係を有する出力
タイミング信号を発生するタイミング信号発生手段と、 このタイミング信号発生手段からの第１のタイミング
信号によりタイミング制御されて、鋸波電圧を発生する
ものであって、この鋸波電圧の傾斜部の傾きを制御可能
な鋸波発生手段と、 所定の基準電圧と前記鋸波電圧とを比較し、前記鋸波
電圧が前記所定の基準電圧を越える時点の情報を有する
比較出力信号を得る第１の比較回路と、この第１の比較
回路の比較出力信号と前記タイミング信号発生手段から
の前記第１のタイミング信号に対し入力トリガ信号のｎ
周期分（ｎは自然数）だけ遅延した第２のタイミング信
号とを位相比較して、その位相差に応じた電圧出力を発
生する位相比較回路と、ローパスフィルタとを備え、前
記位相比較回路の出力をローパスフィルタに供給し、こ
のローパスフィルタの出力により前記鋸波発生手段の出
力鋸波電圧の傾斜部の傾きを前記位相差が零になるよう
に制御する制御ループと、 入力クロック毎に、前記基準電圧の1/nN（Ｎは２以上
の整数）の電圧づつＮ段まで上昇または降下する階段波
電圧を繰り返し発生する階段波発生手段と、 この階段波発生手段からの階段波電圧と、前記鋸波電
圧とを比較し、これら鋸波電圧が前記階段波電圧を越え
る時点を検出する第２の比較回路と、 この第２の比較回路の出力を受け、前記鋸波電圧が前
記階段波電圧を越えた時点でパルスを発生し、このパル
スを出力端子に供給すると共に、前記階段波発生手段に
前記入力クロックとして供給するパルス発生手段とを備
える。
タイミング信号を発生するタイミング信号発生手段と、 このタイミング信号発生手段からの第１のタイミング
信号によりタイミング制御されて、鋸波電圧を発生する
ものであって、この鋸波電圧の傾斜部の傾きを制御可能
な鋸波発生手段と、 所定の基準電圧と前記鋸波電圧とを比較し、前記鋸波
電圧が前記所定の基準電圧を越える時点の情報を有する
比較出力信号を得る第１の比較回路と、この第１の比較
回路の比較出力信号と前記タイミング信号発生手段から
の前記第１のタイミング信号に対し入力トリガ信号のｎ
周期分（ｎは自然数）だけ遅延した第２のタイミング信
号とを位相比較して、その位相差に応じた電圧出力を発
生する位相比較回路と、ローパスフィルタとを備え、前
記位相比較回路の出力をローパスフィルタに供給し、こ
のローパスフィルタの出力により前記鋸波発生手段の出
力鋸波電圧の傾斜部の傾きを前記位相差が零になるよう
に制御する制御ループと、 入力クロック毎に、前記基準電圧の1/nN（Ｎは２以上
の整数）の電圧づつＮ段まで上昇または降下する階段波
電圧を繰り返し発生する階段波発生手段と、 この階段波発生手段からの階段波電圧と、前記鋸波電
圧とを比較し、これら鋸波電圧が前記階段波電圧を越え
る時点を検出する第２の比較回路と、 この第２の比較回路の出力を受け、前記鋸波電圧が前
記階段波電圧を越えた時点でパルスを発生し、このパル
スを出力端子に供給すると共に、前記階段波発生手段に
前記入力クロックとして供給するパルス発生手段とを備
える。
鋸波電圧は、第１のタイミング信号の時点t0を起点と
して傾斜部が形成され、第１の制御ループにより、前記
時点t0からnT（Ｔはトリガ信号の１周期）経過した第２
のタイミング信号の時点では、基準電圧VSに等しくなる
ように制御される。すなわち、入力トリガ信号の周期が
変化しても、常に起点t0からnTだけ経過した時点では、
基準電圧VSになるように鋸波電圧の傾斜部の傾きが変え
られる。 階段波発生手段では、出力サンプリングパルス毎に、
この一定の基準電圧VSの1/nNの増加ステップ電圧づつ上
昇または降下する階段波電圧を発生する。そして、鋸波
電圧と階段波電圧とが第２の比較回路で比較され、その
比較出力によりパルス発生回路がトリガされることによ
り、出力サンプリングパルスが形成される。 以上のように、制御ループにより、入力トリガ信号の
周波数が変わっても、常に入力トリガ信号の１周期をＮ
等分したのに等しい等価サンプリングパルスが得られ
る。
して傾斜部が形成され、第１の制御ループにより、前記
時点t0からnT（Ｔはトリガ信号の１周期）経過した第２
のタイミング信号の時点では、基準電圧VSに等しくなる
ように制御される。すなわち、入力トリガ信号の周期が
変化しても、常に起点t0からnTだけ経過した時点では、
基準電圧VSになるように鋸波電圧の傾斜部の傾きが変え
られる。 階段波発生手段では、出力サンプリングパルス毎に、
この一定の基準電圧VSの1/nNの増加ステップ電圧づつ上
昇または降下する階段波電圧を発生する。そして、鋸波
電圧と階段波電圧とが第２の比較回路で比較され、その
比較出力によりパルス発生回路がトリガされることによ
り、出力サンプリングパルスが形成される。 以上のように、制御ループにより、入力トリガ信号の
周波数が変わっても、常に入力トリガ信号の１周期をＮ
等分したのに等しい等価サンプリングパルスが得られ
る。
以下、この発明による遅延掃引回路の一実施例を、図
を参照しながら説明する。 第１図は、この発明の一実施例であって、第２図は、
その説明のためのタイムチャートである。 第１図において、11はトリガ信号の入力端子で、これ
を通じた入力トリガ信号TG（第２図Ａ）は、タイミング
信号発生回路12のクロック端子に供給される。この例の
場合、タイミング信号発生回路12は、ともに4T（Ｔはト
リガ信号TGの１周期）の繰り返し周期であって、互いに
立ち上がりの位相が1Tづつ順次異なる第１〜第４のタイ
ミング信号Q1〜Q4（第２図Ｂ〜Ｅ）を出力する。すなわ
ち、第１のタイミング信号Q1は、このタイミング信号発
生回路12のリセット後の１発目のトリガ信号の入力時点
t1で“0"から“1"になり（同図Ｂ）、第２のタイミング
信号Q2は、このタイミング信号発生回路12のリセット後
の２発目のトリガ信号の入力時点t2で“0"から“1"にな
り（同図Ｃ）、第３のタイミング信号Q3は、このタイミ
ング信号発生回路12のリセット後の３発目のトリガ信号
の入力時点t3で“0"から“1"になり（同図Ｄ）、第４の
タイミング信号Q4は、このタイミング信号発生回路12の
リセット後の２発目のトリガ信号の入力時点t4で“0"か
ら“1"になる（同図Ｅ）。そして、第４のタイミング信
号Q4により、タイミング信号発生回路12がリセットさ
れ、第１〜第４のタイミング信号Q1〜Q4が“0"に戻る。
以後、これを繰り返す。 20は鋸波発生手段で、この例では、第７図の例と同様
に鋸波電圧V1を形成するものであるが、鋸波電圧V1の傾
斜部の傾きは可変とされている。 すなわち、21は充放電用コンデンサで、このコンデン
サ21には、これに充電電流Icを流し、かつ、その電流Ic
の値が制御信号により可変とされる第１の電流源として
の可変電流源22が接続されると共に、スイッチ回路23を
介して前記電流Icとは逆極性の電流I2を流す第２の電流
源24が接続されている。そして、スイッチ回路23がオフ
のとき、コンデンサ21は電流Icで充電され、また、スイ
ッチ回路23がオンのとき、コンデンサ21は電流（I2−I
c）で放電され、この充放電によりコンデンサ23の端子
間電圧は鋸波電圧V1となる。 この場合、スイッチ回路23は、タイミング信号発生回
路12からの第１のタイミング信号Q1によりオン，オフ制
御される。すなわち、第１のタイミング信号Q1が立ち上
がって“1"になると、スイッチ回路23はオフとなり、コ
ンデンサ21が充電され、電流Icに応じた傾きで、鋸波電
圧V1は直線的に上昇する。そして、タイミング信号発生
回路12がリセットされて、第１のタイミング信号Q1が
“0"になると、スイッチ回路23はオンとなり、コンデン
サ21は、電流（I2−Ic）で降下する。そして、コンデン
サ21の端子間電圧V1が零になると、電流源24の電流値I2
は、I2＝Icとなり、コンデンサ21は充電も放電もされな
くなり、電圧V1は零を保持する。 こうして、第２図Ｆに示すような鋸波電圧V1が、4T周
期で繰り返し得られる。 この鋸波電圧V1の傾斜部の傾きは、第１の制御ループ
を構成するPLL30により、入力トリガ信号TGの周期に応
じたものとなるように制御される。 すなわち、鋸波電圧V1は、電圧比較回路32の一方の入
力端に供給され、また、基準電圧発生源31からの一定の
基準電圧VSが電圧比較回路32の他方の入力端子に供給さ
れる。この電圧比較回路32からは、鋸波電圧V1が基準電
圧VSを越えた時点（V1＝VSの時点）で反転する比較出力
CM1（第２図Ｇ）が得られる。この比較出力CM1は、位相
比較回路33の一方の入力端に供給される。この位相比較
回路33の他方の入力端子には、タイミング信号発生回路
12からの第２のタイミング信号Q2が供給され、一方の入
力端の入力信号と位相比較される。そして、この位相比
較回路33からは、両入力信号の位相差に応じた出力が得
られ、これがローパスフィルタ34を通じて可変電流源22
に供給され、前記位相差が零になるように電流Icが制御
される。 例えば、第２図で、鋸波電圧V1の傾斜がS1のとき、電
圧比較回路33の出力CM1の反転時点はts1となる。第２の
タイミング信号Q2の立ち上がり時点は、t2であるので、
比較出力CM1の反転時点ts1は、これより位相が進んでお
り、位相比較回路33の出力により可変電流源22の電流Ic
は減少する方向に制御される。 また、鋸波電圧V1の傾斜が、第２図のS2のときは、電
圧比較回路33の出力CM1の反転時点はts2であり、第２の
タイミング信号Q2の立上がり時点t2に対して遅れてお
り、可変電流源22の電流Icは増加する方向に制御され
る。 そして、以上の制御により、最終的には、鋸波電圧V1
の傾斜は、電圧比較出力CM1の反転時点がts0＝t2となる
傾きにロックする。すなわち、この制御ループ30によ
り、第１のタイミング信号Q1で立ち上がり、一定の傾き
で直線的に上昇した鋸波電圧V1は、第２のタイミング信
号Q2の時点で、常に、電圧VSとなるように制御される。
つまり、鋸波電圧V1は、トリガ信号TGの周期が変化して
も、常に、その１周期Ｔ（＝t2−t1）の間に電圧VSだけ
上昇するように、傾きが制御されるものである。 このとき、上昇時間Tuと鋸波電圧V1との関係は、 Tu＝Ｔ＝V1×C1/Ic ……（１） （C1はコンデンサ21の容量） となる。また、鋸波電圧V1の傾斜部の傾きがロックした
ときの電流Icの値は、 Ic＝VS×C1/ts ……（２） （tsは比較出力CM1の反転時点） となる。 また、基準電圧源31からの基準電圧VSは、階段波発生
手段14に、増加ステップ電圧のリファレンス電圧として
供給される。この階段波発生手段14は、そのクロック入
力端子にクロックが入力される毎に、その出力電圧を、
リファレンス電圧VSの1/Nの電圧ΔVSTだけステップアッ
プすることにより、階段波電圧VSTを形成する。この階
段波電圧VSTは、Ｎ段上昇すると、元のレベルに戻る。 第３図は、この階段波発生手段14の一実施例で、この
例の場合、乗算型D/Aコンバータ141と、Ｎ進カウンタ14
2とで構成され、Ｎ進カウンタ142のカウント値出力が乗
算型D/Aコンバータ141でアナログ電圧に変換される構成
である。そして、乗算型D/Aコンバータ141では、端子14
3を通じて入力されるリファレンス電圧VSを基準としてD
/A変換を行い、カウント値が「１」上がるごとに、VS/N
＝ΔVSTづつ、出力端子145に得られる出力電圧、すなわ
ち階段波電圧VSTがステップアップするものである。そ
して、Ｎ進カウンタ142のクロック端子には、端子144を
通じて、後述するパルス発生回路15からの出力サンプリ
ングパルスが供給されるものである。 この例の場合、トリガ信号の１周期の長さが変わって
も、鋸波電圧V1の傾斜部の傾きが変わるだけで、トリガ
信号の１周期の間の鋸波電圧V1の変化電圧はVSで変わら
ない。したがって、階段波電圧VSTの増加ステップ電圧
ΔVSTは、常にVS/Nで一定である。 前記鋸波発生手段20からの鋸波電圧V1は、電圧比較回
路13の一方の入力端に供給される。また、階段波発生手
段14からの階段波電圧VSTが前記電圧比較回路13の他方
の入力端に供給される。そして、鋸波電圧V1が、階段波
電圧VSTを越えると、電圧比較回路13の出力は反転す
る。すると、この電圧比較回路13の出力の反転のエッジ
によりワンショットパルス発生回路15がトリガされ、こ
のパルス発生回路15から等価サンプリングパルスSPが得
られ、出力端子16に導出される。 そして、このサンプリングパルスSPにより前述したよ
うに、階段波電圧VSTは、増加ステップ電圧ΔVSTだけ、
レベルが大きくなる。 以上のように、第１のタイミング信号Q1が“1"に立ち
上がる時点から第４のタイミング信号Q4が立ち上がる時
点まで、鋸波電圧V1は一定の傾斜で直線的に上昇を行
う。そして、この鋸波電圧V1の傾斜部の電圧と、階段波
電圧VSTとが電圧比較回路13で比較され、鋸波電圧V1が
階段波電圧VSTを越えた時点で、パルス発生回路15から
出力サンプリングが得られる。このとき、階段波電圧V
STは、サンプリングパルスSPが発生する毎に、増加ステ
ップ電圧ΔVSTだけ変化するので、出力サンプリングパ
ルスSPは、順次、ΔＴ（＝T/N）だけ異なる位相で得ら
れ、トリガ信号TGの１周期ＴをＮ等分したのに等しいタ
イミングで等価サンプリングパルスSPが得られる。 そして、入力トリガ信号FGの周期が変化したときは、
PLL30により、常に、入力トリガ信号TGの１周期分の間
の鋸波電圧V1の上昇電圧が、一定の電圧VSとなるよう
に、鋸波電圧V1の傾きが制御される。階段波電圧V1は、
この一定の電圧VSの1/Nの電圧を増加ステップ電圧ΔVST
とするから、入力トリガ信号の周波数が変化しても、そ
の１周期をＮ等分するようなサンプリングパルスを常に
得ることができる。 以上の第１図の実施例では、伝播遅延時間の影響を無
視したが、第４図の実施例のようにすることによって、
この伝播遅延時間の影響を除去することができる。 この第４図の実施例は、第１図の実施例に、さらに、
電圧比較回路41と、位相比較回路42と、ローパスフィル
タ43とからなる第２の制御ループ（PLL）40と、減算回
路18とを加えるものである。 すなわち、この例においては、鋸波発生手段20からの
鋸波電圧V1が電圧比較回路41の一方の入力端に供給され
る。この電圧比較回路41の他方の入力端には、ローパス
フィルタ43の出力電圧Vcが供給される。この電圧比較回
路41からは、鋸波電圧V1が電圧Vcを越えた時点で反転す
る比較出力CM2（第２図Ｈ）が得られる。この比較出力C
M2は、位相比較回路42の一方の入力端に供給され、この
位相比較回路42の他方の入力端子には、タイミング信号
発生回路12からの第３のタイミング信号Q3が供給され、
両入力信号が位相比較される。そして、この位相比較回
路42からは、両入力信号の位相誤差に応じた出力が得ら
れ、これがローパスフィルタ43に供給され、このローパ
スフィルタ43から前記位相差に応じた電圧Vcが得られ
る。 そして、PLL40は、電圧比較回路41の比較出力CM2の反
転時点tcが、第３のタイミング信号Q3の立ち上がり時点
t3と等しくなるように、ローパスフィルタ43の出力電圧
Vcを制御するものである。例えば、第２図で、ローパス
フィルタ43の出力電圧Vcが、Vc1のときは、電圧比較回
路41の比較出力CM2の反転時点はtc1となり、t3より遅れ
ているので、電圧Vcは降下される。また、電圧Vcが、Vc
2のときは、電圧比較回路41の比較出力CM2の反転時点は
ts2となり、t3より進んでいるので、電圧Vcは上昇され
る。 そして、最終的には、ローパスフィルタ43の出力電圧
VcがVc＝Vc0となって、ロックする。このとき、t3＝tc
となる。 こうして、制御された電圧Vcは、減算回路18に供給さ
れ、また、基準電圧源22からの基準電圧VSがこの減算回
路18に供給され、この減算回路18からは、電圧（Vc−V
S）なる両電圧の差の電圧が得られる。そして、この減
算回路18の出力電圧（Vc−VS）が、階段波発生手段14
に、リファレンス電圧として供給される。 第２図から分かるように、減算回路18の出力電圧（Vc
−VS）は、時点t2と時点t3との間の１周期Ｔ分の鋸波電
圧V1の上昇電圧（＝VS）に等しい。したがって、階段波
発生手段14の増加ステップ電圧ΔVSTは、 ΔVST＝（Vc−VS）/N＝VS/N となり、第１図の例と同様に、等価サンプリングパルス
SPが出力端子16から得られる。 ただし、この第４図の例の場合には、階段波発生手段
14の出力階段波電圧VSTは、加算回路17において、基準
電圧VSと加算され、この加算出力電圧VST′が、電圧比
較回路13に供給されるものである。これは、鋸波電圧V1
の電圧VS以上の安定な直線傾斜部分において、階段波電
圧VSTと比較を行うためのものである。 第２の制御ループとしてのPLL40により、以下に説明
するように伝播遅延時間の影響を除去することができ
る。 伝播遅延時間の影響を考慮すると、鋸波電圧の上昇時
間Tuについての前記（１）式は、次のようになる。 Tu＝Ｔ＝V1×C1/Ic＋T0 …（３） （T0は伝播遅延時間） したがって、時点t2及びt3について考えると、 t2＝VS×C1/I1＋T0 t3＝Vc×C1/I1＋T0 t3−t2＝Ｔ＝（Vc−VS）×C1/I1 …（４） となる。この第（４）式から１周期Ｔは、差の電圧（Vc
−VS）に比例しており、しかも、伝播遅延時間T0の影響
が除去されることが分かる。 なお、鋸波発生手段20の構成は、図の例に限られるも
のではないことは勿論である。 また、鋸波の傾斜部の制御の方法としては、可変電流
源を用いるのではなく、例えば可変容量ダイオードをコ
ンデンサ21として用い、その容量を制御して傾斜部の傾
きを制御するようにすることもできる。 また、上記の例では、鋸波電圧の階段波電圧と比較を
行う傾斜部及び階段波電圧は、共に電圧を上昇させる方
向に変化させたが、降下する方向に変化させるようにし
ても良い。 また、第１の制御ループ30は、鋸波電圧の起点からト
リガ信号の１周期後の時点の電圧を一定の電圧にするよ
うに制御したが、起点から２周期以上のｎ周期後の時点
を所定電圧にするように制御するようにしても良い。そ
の場合には、その所定電圧を1/nNにした電圧を階段波電
圧の増加ステップ電圧とすれば良い。第２の制御ループ
40についても同様である。
を参照しながら説明する。 第１図は、この発明の一実施例であって、第２図は、
その説明のためのタイムチャートである。 第１図において、11はトリガ信号の入力端子で、これ
を通じた入力トリガ信号TG（第２図Ａ）は、タイミング
信号発生回路12のクロック端子に供給される。この例の
場合、タイミング信号発生回路12は、ともに4T（Ｔはト
リガ信号TGの１周期）の繰り返し周期であって、互いに
立ち上がりの位相が1Tづつ順次異なる第１〜第４のタイ
ミング信号Q1〜Q4（第２図Ｂ〜Ｅ）を出力する。すなわ
ち、第１のタイミング信号Q1は、このタイミング信号発
生回路12のリセット後の１発目のトリガ信号の入力時点
t1で“0"から“1"になり（同図Ｂ）、第２のタイミング
信号Q2は、このタイミング信号発生回路12のリセット後
の２発目のトリガ信号の入力時点t2で“0"から“1"にな
り（同図Ｃ）、第３のタイミング信号Q3は、このタイミ
ング信号発生回路12のリセット後の３発目のトリガ信号
の入力時点t3で“0"から“1"になり（同図Ｄ）、第４の
タイミング信号Q4は、このタイミング信号発生回路12の
リセット後の２発目のトリガ信号の入力時点t4で“0"か
ら“1"になる（同図Ｅ）。そして、第４のタイミング信
号Q4により、タイミング信号発生回路12がリセットさ
れ、第１〜第４のタイミング信号Q1〜Q4が“0"に戻る。
以後、これを繰り返す。 20は鋸波発生手段で、この例では、第７図の例と同様
に鋸波電圧V1を形成するものであるが、鋸波電圧V1の傾
斜部の傾きは可変とされている。 すなわち、21は充放電用コンデンサで、このコンデン
サ21には、これに充電電流Icを流し、かつ、その電流Ic
の値が制御信号により可変とされる第１の電流源として
の可変電流源22が接続されると共に、スイッチ回路23を
介して前記電流Icとは逆極性の電流I2を流す第２の電流
源24が接続されている。そして、スイッチ回路23がオフ
のとき、コンデンサ21は電流Icで充電され、また、スイ
ッチ回路23がオンのとき、コンデンサ21は電流（I2−I
c）で放電され、この充放電によりコンデンサ23の端子
間電圧は鋸波電圧V1となる。 この場合、スイッチ回路23は、タイミング信号発生回
路12からの第１のタイミング信号Q1によりオン，オフ制
御される。すなわち、第１のタイミング信号Q1が立ち上
がって“1"になると、スイッチ回路23はオフとなり、コ
ンデンサ21が充電され、電流Icに応じた傾きで、鋸波電
圧V1は直線的に上昇する。そして、タイミング信号発生
回路12がリセットされて、第１のタイミング信号Q1が
“0"になると、スイッチ回路23はオンとなり、コンデン
サ21は、電流（I2−Ic）で降下する。そして、コンデン
サ21の端子間電圧V1が零になると、電流源24の電流値I2
は、I2＝Icとなり、コンデンサ21は充電も放電もされな
くなり、電圧V1は零を保持する。 こうして、第２図Ｆに示すような鋸波電圧V1が、4T周
期で繰り返し得られる。 この鋸波電圧V1の傾斜部の傾きは、第１の制御ループ
を構成するPLL30により、入力トリガ信号TGの周期に応
じたものとなるように制御される。 すなわち、鋸波電圧V1は、電圧比較回路32の一方の入
力端に供給され、また、基準電圧発生源31からの一定の
基準電圧VSが電圧比較回路32の他方の入力端子に供給さ
れる。この電圧比較回路32からは、鋸波電圧V1が基準電
圧VSを越えた時点（V1＝VSの時点）で反転する比較出力
CM1（第２図Ｇ）が得られる。この比較出力CM1は、位相
比較回路33の一方の入力端に供給される。この位相比較
回路33の他方の入力端子には、タイミング信号発生回路
12からの第２のタイミング信号Q2が供給され、一方の入
力端の入力信号と位相比較される。そして、この位相比
較回路33からは、両入力信号の位相差に応じた出力が得
られ、これがローパスフィルタ34を通じて可変電流源22
に供給され、前記位相差が零になるように電流Icが制御
される。 例えば、第２図で、鋸波電圧V1の傾斜がS1のとき、電
圧比較回路33の出力CM1の反転時点はts1となる。第２の
タイミング信号Q2の立ち上がり時点は、t2であるので、
比較出力CM1の反転時点ts1は、これより位相が進んでお
り、位相比較回路33の出力により可変電流源22の電流Ic
は減少する方向に制御される。 また、鋸波電圧V1の傾斜が、第２図のS2のときは、電
圧比較回路33の出力CM1の反転時点はts2であり、第２の
タイミング信号Q2の立上がり時点t2に対して遅れてお
り、可変電流源22の電流Icは増加する方向に制御され
る。 そして、以上の制御により、最終的には、鋸波電圧V1
の傾斜は、電圧比較出力CM1の反転時点がts0＝t2となる
傾きにロックする。すなわち、この制御ループ30によ
り、第１のタイミング信号Q1で立ち上がり、一定の傾き
で直線的に上昇した鋸波電圧V1は、第２のタイミング信
号Q2の時点で、常に、電圧VSとなるように制御される。
つまり、鋸波電圧V1は、トリガ信号TGの周期が変化して
も、常に、その１周期Ｔ（＝t2−t1）の間に電圧VSだけ
上昇するように、傾きが制御されるものである。 このとき、上昇時間Tuと鋸波電圧V1との関係は、 Tu＝Ｔ＝V1×C1/Ic ……（１） （C1はコンデンサ21の容量） となる。また、鋸波電圧V1の傾斜部の傾きがロックした
ときの電流Icの値は、 Ic＝VS×C1/ts ……（２） （tsは比較出力CM1の反転時点） となる。 また、基準電圧源31からの基準電圧VSは、階段波発生
手段14に、増加ステップ電圧のリファレンス電圧として
供給される。この階段波発生手段14は、そのクロック入
力端子にクロックが入力される毎に、その出力電圧を、
リファレンス電圧VSの1/Nの電圧ΔVSTだけステップアッ
プすることにより、階段波電圧VSTを形成する。この階
段波電圧VSTは、Ｎ段上昇すると、元のレベルに戻る。 第３図は、この階段波発生手段14の一実施例で、この
例の場合、乗算型D/Aコンバータ141と、Ｎ進カウンタ14
2とで構成され、Ｎ進カウンタ142のカウント値出力が乗
算型D/Aコンバータ141でアナログ電圧に変換される構成
である。そして、乗算型D/Aコンバータ141では、端子14
3を通じて入力されるリファレンス電圧VSを基準としてD
/A変換を行い、カウント値が「１」上がるごとに、VS/N
＝ΔVSTづつ、出力端子145に得られる出力電圧、すなわ
ち階段波電圧VSTがステップアップするものである。そ
して、Ｎ進カウンタ142のクロック端子には、端子144を
通じて、後述するパルス発生回路15からの出力サンプリ
ングパルスが供給されるものである。 この例の場合、トリガ信号の１周期の長さが変わって
も、鋸波電圧V1の傾斜部の傾きが変わるだけで、トリガ
信号の１周期の間の鋸波電圧V1の変化電圧はVSで変わら
ない。したがって、階段波電圧VSTの増加ステップ電圧
ΔVSTは、常にVS/Nで一定である。 前記鋸波発生手段20からの鋸波電圧V1は、電圧比較回
路13の一方の入力端に供給される。また、階段波発生手
段14からの階段波電圧VSTが前記電圧比較回路13の他方
の入力端に供給される。そして、鋸波電圧V1が、階段波
電圧VSTを越えると、電圧比較回路13の出力は反転す
る。すると、この電圧比較回路13の出力の反転のエッジ
によりワンショットパルス発生回路15がトリガされ、こ
のパルス発生回路15から等価サンプリングパルスSPが得
られ、出力端子16に導出される。 そして、このサンプリングパルスSPにより前述したよ
うに、階段波電圧VSTは、増加ステップ電圧ΔVSTだけ、
レベルが大きくなる。 以上のように、第１のタイミング信号Q1が“1"に立ち
上がる時点から第４のタイミング信号Q4が立ち上がる時
点まで、鋸波電圧V1は一定の傾斜で直線的に上昇を行
う。そして、この鋸波電圧V1の傾斜部の電圧と、階段波
電圧VSTとが電圧比較回路13で比較され、鋸波電圧V1が
階段波電圧VSTを越えた時点で、パルス発生回路15から
出力サンプリングが得られる。このとき、階段波電圧V
STは、サンプリングパルスSPが発生する毎に、増加ステ
ップ電圧ΔVSTだけ変化するので、出力サンプリングパ
ルスSPは、順次、ΔＴ（＝T/N）だけ異なる位相で得ら
れ、トリガ信号TGの１周期ＴをＮ等分したのに等しいタ
イミングで等価サンプリングパルスSPが得られる。 そして、入力トリガ信号FGの周期が変化したときは、
PLL30により、常に、入力トリガ信号TGの１周期分の間
の鋸波電圧V1の上昇電圧が、一定の電圧VSとなるよう
に、鋸波電圧V1の傾きが制御される。階段波電圧V1は、
この一定の電圧VSの1/Nの電圧を増加ステップ電圧ΔVST
とするから、入力トリガ信号の周波数が変化しても、そ
の１周期をＮ等分するようなサンプリングパルスを常に
得ることができる。 以上の第１図の実施例では、伝播遅延時間の影響を無
視したが、第４図の実施例のようにすることによって、
この伝播遅延時間の影響を除去することができる。 この第４図の実施例は、第１図の実施例に、さらに、
電圧比較回路41と、位相比較回路42と、ローパスフィル
タ43とからなる第２の制御ループ（PLL）40と、減算回
路18とを加えるものである。 すなわち、この例においては、鋸波発生手段20からの
鋸波電圧V1が電圧比較回路41の一方の入力端に供給され
る。この電圧比較回路41の他方の入力端には、ローパス
フィルタ43の出力電圧Vcが供給される。この電圧比較回
路41からは、鋸波電圧V1が電圧Vcを越えた時点で反転す
る比較出力CM2（第２図Ｈ）が得られる。この比較出力C
M2は、位相比較回路42の一方の入力端に供給され、この
位相比較回路42の他方の入力端子には、タイミング信号
発生回路12からの第３のタイミング信号Q3が供給され、
両入力信号が位相比較される。そして、この位相比較回
路42からは、両入力信号の位相誤差に応じた出力が得ら
れ、これがローパスフィルタ43に供給され、このローパ
スフィルタ43から前記位相差に応じた電圧Vcが得られ
る。 そして、PLL40は、電圧比較回路41の比較出力CM2の反
転時点tcが、第３のタイミング信号Q3の立ち上がり時点
t3と等しくなるように、ローパスフィルタ43の出力電圧
Vcを制御するものである。例えば、第２図で、ローパス
フィルタ43の出力電圧Vcが、Vc1のときは、電圧比較回
路41の比較出力CM2の反転時点はtc1となり、t3より遅れ
ているので、電圧Vcは降下される。また、電圧Vcが、Vc
2のときは、電圧比較回路41の比較出力CM2の反転時点は
ts2となり、t3より進んでいるので、電圧Vcは上昇され
る。 そして、最終的には、ローパスフィルタ43の出力電圧
VcがVc＝Vc0となって、ロックする。このとき、t3＝tc
となる。 こうして、制御された電圧Vcは、減算回路18に供給さ
れ、また、基準電圧源22からの基準電圧VSがこの減算回
路18に供給され、この減算回路18からは、電圧（Vc−V
S）なる両電圧の差の電圧が得られる。そして、この減
算回路18の出力電圧（Vc−VS）が、階段波発生手段14
に、リファレンス電圧として供給される。 第２図から分かるように、減算回路18の出力電圧（Vc
−VS）は、時点t2と時点t3との間の１周期Ｔ分の鋸波電
圧V1の上昇電圧（＝VS）に等しい。したがって、階段波
発生手段14の増加ステップ電圧ΔVSTは、 ΔVST＝（Vc−VS）/N＝VS/N となり、第１図の例と同様に、等価サンプリングパルス
SPが出力端子16から得られる。 ただし、この第４図の例の場合には、階段波発生手段
14の出力階段波電圧VSTは、加算回路17において、基準
電圧VSと加算され、この加算出力電圧VST′が、電圧比
較回路13に供給されるものである。これは、鋸波電圧V1
の電圧VS以上の安定な直線傾斜部分において、階段波電
圧VSTと比較を行うためのものである。 第２の制御ループとしてのPLL40により、以下に説明
するように伝播遅延時間の影響を除去することができ
る。 伝播遅延時間の影響を考慮すると、鋸波電圧の上昇時
間Tuについての前記（１）式は、次のようになる。 Tu＝Ｔ＝V1×C1/Ic＋T0 …（３） （T0は伝播遅延時間） したがって、時点t2及びt3について考えると、 t2＝VS×C1/I1＋T0 t3＝Vc×C1/I1＋T0 t3−t2＝Ｔ＝（Vc−VS）×C1/I1 …（４） となる。この第（４）式から１周期Ｔは、差の電圧（Vc
−VS）に比例しており、しかも、伝播遅延時間T0の影響
が除去されることが分かる。 なお、鋸波発生手段20の構成は、図の例に限られるも
のではないことは勿論である。 また、鋸波の傾斜部の制御の方法としては、可変電流
源を用いるのではなく、例えば可変容量ダイオードをコ
ンデンサ21として用い、その容量を制御して傾斜部の傾
きを制御するようにすることもできる。 また、上記の例では、鋸波電圧の階段波電圧と比較を
行う傾斜部及び階段波電圧は、共に電圧を上昇させる方
向に変化させたが、降下する方向に変化させるようにし
ても良い。 また、第１の制御ループ30は、鋸波電圧の起点からト
リガ信号の１周期後の時点の電圧を一定の電圧にするよ
うに制御したが、起点から２周期以上のｎ周期後の時点
を所定電圧にするように制御するようにしても良い。そ
の場合には、その所定電圧を1/nNにした電圧を階段波電
圧の増加ステップ電圧とすれば良い。第２の制御ループ
40についても同様である。
以上説明したように、この発明によれば、入力トリガ
信号の周期が変わっても、鋸波電圧と比較する階段波電
圧を形成するために基準となる入力トリガ信号の１〜ｎ
周期に対応する電圧が変わらないように、鋸波電圧の傾
斜部の傾きを制御する制御ループを設けたので、任意の
周波数のトリガ信号の１周期をＮ等分するようなタイミ
ング位置でのサンプリングを行う等価サンプリングパル
スを得ることができる。 また、第２の制御ループにより、伝播遅延時間の影響
を除去することができるので、トリガ信号の１周期を、
より精細かつ正確にＮ等分するようなサンプリングタイ
ミング位置となる等価サンプリングパルスを得ることが
できる。
信号の周期が変わっても、鋸波電圧と比較する階段波電
圧を形成するために基準となる入力トリガ信号の１〜ｎ
周期に対応する電圧が変わらないように、鋸波電圧の傾
斜部の傾きを制御する制御ループを設けたので、任意の
周波数のトリガ信号の１周期をＮ等分するようなタイミ
ング位置でのサンプリングを行う等価サンプリングパル
スを得ることができる。 また、第２の制御ループにより、伝播遅延時間の影響
を除去することができるので、トリガ信号の１周期を、
より精細かつ正確にＮ等分するようなサンプリングタイ
ミング位置となる等価サンプリングパルスを得ることが
できる。
第１図は、この発明による遅延掃引回路の一実施例のブ
ロック図、第２図は、その説明のためのタイミングチャ
ート、第３図は、第１図例の一回路の一実施例を示す
図、第４図は、この発明により遅延掃引回路の他の実施
例のブロック図、第５図は、一般的なサンプリング方式
を説明するための図、第６図は、等価サンプリング方式
を説明するための図、第７図は、従来の遅延掃引回路の
一例のブロック図、第８図は、第７図例の説明のための
タイミングチャートである。 11;トリガ信号の入力端子 12;タイミング信号発生回路 13;電圧比較回路 14;階段波発生手段 15;パルス発生回路 18;減算回路 20;鋸波発生手段 21;充放電用コンデンサ 22;可変電流源 30;第１の制御ループ 31;基準電圧源 32;電圧比較回路 33;位相比較回路 40;第２の制御ループ 41;電圧比較回路 42;位相比較回路 43;ローパスフィルタ
ロック図、第２図は、その説明のためのタイミングチャ
ート、第３図は、第１図例の一回路の一実施例を示す
図、第４図は、この発明により遅延掃引回路の他の実施
例のブロック図、第５図は、一般的なサンプリング方式
を説明するための図、第６図は、等価サンプリング方式
を説明するための図、第７図は、従来の遅延掃引回路の
一例のブロック図、第８図は、第７図例の説明のための
タイミングチャートである。 11;トリガ信号の入力端子 12;タイミング信号発生回路 13;電圧比較回路 14;階段波発生手段 15;パルス発生回路 18;減算回路 20;鋸波発生手段 21;充放電用コンデンサ 22;可変電流源 30;第１の制御ループ 31;基準電圧源 32;電圧比較回路 33;位相比較回路 40;第２の制御ループ 41;電圧比較回路 42;位相比較回路 43;ローパスフィルタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 13/00 - 13/42
Claims (2)
- 【請求項１】入力トリガ信号に対して一定の時間関係を
有する出力タイミング信号を発生するタイミング信号発
生手段と、 このタイミング信号発生手段からの第１のタイミング信
号によりタイミング制御されて、鋸波電圧を発生するも
のであって、この鋸波電圧の傾斜部の傾きを制御可能な
鋸波発生手段と、 所定の基準電圧と前記鋸波電圧とを比較し、前記鋸波電
圧が前記所定の基準電圧を越える時点の情報を有する比
較出力信号を得る第１の比較回路と、この第１の比較回
路の比較出力信号と前記タイミング信号発生手段からの
前記第１のタイミング信号に対し入力トリガ信号のｎ周
期分（ｎは自然数）だけ遅延した第２のタイミング信号
とを位相比較して、その位相差に応じた電圧出力を発生
する位相比較回路と、ローパスフィルタとを備え、前記
位相比較回路の出力をローパスフィルタに供給し、この
ローパスフィルタの出力により前記鋸波発生手段の出力
鋸波電圧の傾斜部の傾きを前記位相差が零になるように
制御する制御ループと、 入力クロック毎に、前記基準電圧の1/nN（Ｎは２以上の
整数）の電圧づつＮ段まで上昇または降下する階段波電
圧を繰り返し発生する階段波発生手段と、 この階段波発生手段からの階段波電圧と、前記鋸波電圧
とを比較し、この鋸波電圧が前記階段波電圧を越える時
点を検出する第２の比較回路と、 この第２の比較回路の出力を受け、前記鋸波電圧が前記
階段波電圧を越えた時点でパルスを発生し、このパルス
を出力端子に供給すると共に、前記階段波発生手段に前
記入力クロックとして供給するパルス発生手段と を備える遅延掃引回路。 - 【請求項２】入力トリガ信号に対して一定の時間関係を
有する出力信号を発生するタイミング信号発生手段と、 このタイミング信号発生手段からの第１のタイミング信
号によりタイミング制御されて、鋸波電圧を発生するも
のであって、前記鋸波電圧の傾斜部の傾きを制御可能な
鋸波発生手段と、 所定の基準電圧と前記鋸波電圧とを比較し、前記鋸波電
圧が前記所定の基準電圧を越える時点の情報を有する比
較出力信号を得る第１の比較回路と、この第１の比較回
路の比較出力信号と前記タイミング信号発生手段からの
前記第１のタイミング信号に対し入力トリガ信号のｎ周
期分（ｎは自然数）だけ遅延した第２のタイミング信号
とを位相比較して、その位相差に応じた出力電圧を発生
する第１の位相比較回路とを備え、この第１の位相比較
回路の出力を第１のローパスフィルタに供給し、この第
１のローパスフィルタの出力により前記鋸波発生手段の
出力鋸波電圧の傾斜部の傾きを前記位相差が零になるよ
うに制御する第１の制御ループと、 前記鋸波電圧と第２のローパスフィルタの出力電圧とを
比較し、前記鋸波電圧が前記第２のローパスフィルタの
出力電圧を越える時点の検出信号を得る第２の比較回路
と、この第２の比較回路からの検出信号と、前記第２の
タイミング信号に対し入力トリガ信号のｍ周期分（ｍは
自然数）だけ遅延した第３のタイミング信号とを位相比
較し、その位相差に応じた電圧を前記第２のローパスフ
ィルタに供給する第２の位相比較回路とからなり、前記
位相差が零になるように前記ローパスフィルタの出力電
圧を制御する第２の制御ループと、 この第２の制御ループの前記第２のローパスフィルタの
出力電圧と前記第１の制御ループの前記基準電圧との差
の電圧を得る減算回路と、 入力クロック毎に、前記減算回路の出力電圧の1/mN（Ｎ
は２以上の整数）づつＮ段まで上昇または降下する階段
波電圧を繰り返し発生する階段波発生手段と、 この階段波発生手段の階段波電圧と、前記鋸波電圧とを
比較し、前記鋸波電圧が前記階段波電圧を越える時点を
検出する第３の比較回路と、 この第３の比較回路の出力を受け、前記鋸波電圧が前記
階段波電圧を越えた時点でパルスを発生し、このパルス
を出力端子に供給すると共に、前記階段波発生手段に前
記クロックとして供給するパルス発生手段と を備える遅延掃引回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2227138A JP3057734B2 (ja) | 1990-08-29 | 1990-08-29 | 遅延掃引回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2227138A JP3057734B2 (ja) | 1990-08-29 | 1990-08-29 | 遅延掃引回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04109171A JPH04109171A (ja) | 1992-04-10 |
| JP3057734B2 true JP3057734B2 (ja) | 2000-07-04 |
Family
ID=16856081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2227138A Expired - Fee Related JP3057734B2 (ja) | 1990-08-29 | 1990-08-29 | 遅延掃引回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3057734B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5246478B2 (ja) * | 2008-04-23 | 2013-07-24 | 横河電機株式会社 | ロジック信号測定装置 |
| CN103197108B (zh) * | 2013-03-25 | 2015-11-25 | 大连理工常州研究院有限公司 | 数据采集卡的等效采样方法 |
-
1990
- 1990-08-29 JP JP2227138A patent/JP3057734B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04109171A (ja) | 1992-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110045591B (zh) | 使用具有循环延迟的时间数字转换器 | |
| US6040726A (en) | Digital duty cycle correction loop apparatus and method | |
| KR100721349B1 (ko) | 확산 스펙트럼 클록 생성기를 제어하기 위한 방법 및 확산 스펙트럼 클록 생성 회로 | |
| US3968447A (en) | Method of amplitude-frequency conversion and a converter which operates in accordance with said method | |
| JPS62261963A (ja) | 擬似ランダム等価時間サンプリング装置 | |
| US5200933A (en) | High resolution data acquisition | |
| JPH09119962A (ja) | 可変遅延回路の遅延時間測定装置 | |
| GB2329311A (en) | Sampling timebase system | |
| US3983481A (en) | Digital intervalometer | |
| KR100389608B1 (ko) | 높은데이타속도로동작하는자동테스트장치용타이밍발생기 | |
| US5367204A (en) | Multiple digital clock edge generator circuit and method | |
| US6563350B1 (en) | Timing signal generator employing direct digital frequency synthesis | |
| US10833654B2 (en) | Oscillator circuit with comparator delay cancelation | |
| JP3057734B2 (ja) | 遅延掃引回路 | |
| US5528186A (en) | Timing generator using digital signals to obtain accurate delay time and high resolution | |
| US3979715A (en) | Method and system for achieving vibrator phase lock | |
| JP3431053B2 (ja) | タイミング発生装置 | |
| US4982387A (en) | Digital time base with differential period delay | |
| JP2009038821A (ja) | アナログ信号比較器 | |
| JP3473165B2 (ja) | 周波数ー電圧変換装置 | |
| US4251777A (en) | Method of and apparatus for time-stabilization of sampling pulses | |
| US4694234A (en) | Apparatus for compensating a quantization error | |
| US5353025A (en) | Methods and apparatus for digitally encoding repetitive analog waveforms | |
| RU2788980C1 (ru) | Измерительный генератор парных импульсов | |
| KR920004916B1 (ko) | 구형파의 위상 지연회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |