JP3473165B2 - 周波数ー電圧変換装置 - Google Patents
周波数ー電圧変換装置Info
- Publication number
- JP3473165B2 JP3473165B2 JP09521895A JP9521895A JP3473165B2 JP 3473165 B2 JP3473165 B2 JP 3473165B2 JP 09521895 A JP09521895 A JP 09521895A JP 9521895 A JP9521895 A JP 9521895A JP 3473165 B2 JP3473165 B2 JP 3473165B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- frequency
- voltage
- cycle
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
- G01P3/42—Devices characterised by the use of electric or magnetic means
- G01P3/44—Devices characterised by the use of electric or magnetic means for measuring angular speed
- G01P3/48—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage
- G01P3/4802—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage by using electronic circuits in general
- G01P3/4805—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage by using electronic circuits in general by using circuits for the electrical integration of the generated pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
- H03K9/06—Demodulating pulses which have been modulated with a continuously-variable signal of frequency- or rate-modulated pulses
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
- G01R23/06—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into an amplitude of current or voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/04—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by counting or integrating cycles of oscillations
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【産業上の利用分野】本発明は入力パルス信号の周波数
を電圧に変換する周波数ー電圧変換装置に関する。
を電圧に変換する周波数ー電圧変換装置に関する。
【０００２】
【従来の技術】従来、電磁ピックアップを用いた車両の
エンジン回転数センサ、クランク角センサからの信号を
所定のスレッショルド電圧で比較して波形整形する波形
整形回路において、そのセンサ信号振幅は回転数が上昇
するほど大きくなり、回転数が低下するほど小さくなる
ため、低回転時は前記スレッショルド電圧を低くし、高
回転になるに従ってノイズマージンをとるためスレッシ
ョルド電圧を高くするようにしている。
エンジン回転数センサ、クランク角センサからの信号を
所定のスレッショルド電圧で比較して波形整形する波形
整形回路において、そのセンサ信号振幅は回転数が上昇
するほど大きくなり、回転数が低下するほど小さくなる
ため、低回転時は前記スレッショルド電圧を低くし、高
回転になるに従ってノイズマージンをとるためスレッシ
ョルド電圧を高くするようにしている。
【０００３】この際、回転数が一定値以上又は一定値以
下の領域では、スレッショルド電圧が一定となるような
クランプ機能を有する周波数ー電圧変換装置が用いられ
る。この従来の構成を図１０に示す。図１０において、
信号入力端子１より入力パルス信号が立上がり入力され
る毎にワンショットマルチバイブレータ２より一定幅の
パルス信号が出力される。このパルス信号により電圧変
換回路３におけるスイッチ（トランジタ等のスイッチ手
段）３４がオンし、定電流源３３からの定電流が、抵抗
３１およびコンデンサ３２からなる時定数回路に供給さ
れ、電圧変換回路３の出力電圧は上昇する。パルス信号
が立下がるとスイッチ３４はオフし、電圧変換回路３の
出力電圧は一定時定数に従って低下する。
下の領域では、スレッショルド電圧が一定となるような
クランプ機能を有する周波数ー電圧変換装置が用いられ
る。この従来の構成を図１０に示す。図１０において、
信号入力端子１より入力パルス信号が立上がり入力され
る毎にワンショットマルチバイブレータ２より一定幅の
パルス信号が出力される。このパルス信号により電圧変
換回路３におけるスイッチ（トランジタ等のスイッチ手
段）３４がオンし、定電流源３３からの定電流が、抵抗
３１およびコンデンサ３２からなる時定数回路に供給さ
れ、電圧変換回路３の出力電圧は上昇する。パルス信号
が立下がるとスイッチ３４はオフし、電圧変換回路３の
出力電圧は一定時定数に従って低下する。
【０００４】以上の動作を繰り返すことにより、電圧変
換回路３は、ワンショットマルチバイブレータ２からの
パルス信号のデューティ比、すなわち入力パルス信号の
周波数に応じた電圧を発生する。次に、この電圧をクラ
ンプ回路１００を用いてクランプする。このクランプ回
路１００は、トランジタ１０１〜１０４、定電流源１０
５、１０６、クランプ電圧ＶH 、ＶL ＋ＶBE（ＶBEはト
ランジスタのベース、エミッタ間電圧）を設定する定電
圧源１０７、１０８よりなるもので、入力周波数が所定
の低周波数以下及び所定の高周波数以上でその出力がＶ
H 、ＶL で一定となるようにクランプしている。
換回路３は、ワンショットマルチバイブレータ２からの
パルス信号のデューティ比、すなわち入力パルス信号の
周波数に応じた電圧を発生する。次に、この電圧をクラ
ンプ回路１００を用いてクランプする。このクランプ回
路１００は、トランジタ１０１〜１０４、定電流源１０
５、１０６、クランプ電圧ＶH 、ＶL ＋ＶBE（ＶBEはト
ランジスタのベース、エミッタ間電圧）を設定する定電
圧源１０７、１０８よりなるもので、入力周波数が所定
の低周波数以下及び所定の高周波数以上でその出力がＶ
H 、ＶL で一定となるようにクランプしている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記構
成では、抵抗３１及びコンデンサ３２の値、あるいは定
電流源３３の電流値がばらついたときに、クランプ周波
数がばらつくという問題がある。またクランプ回路１０
０における温度特性によってもそのクランプ周波数が変
動するという問題点がある。そして、それらの変動によ
り、図４（Ａ）に示すように、出力端子３５から出力さ
れる出力電圧はクランプ周波数がｆL1→ｆ L2、ｆH1→ｆ
H2のようにずれてしまうという問題がある。
成では、抵抗３１及びコンデンサ３２の値、あるいは定
電流源３３の電流値がばらついたときに、クランプ周波
数がばらつくという問題がある。またクランプ回路１０
０における温度特性によってもそのクランプ周波数が変
動するという問題点がある。そして、それらの変動によ
り、図４（Ａ）に示すように、出力端子３５から出力さ
れる出力電圧はクランプ周波数がｆL1→ｆ L2、ｆH1→ｆ
H2のようにずれてしまうという問題がある。
【０００６】本発明は上記問題に鑑みてなされたもの
で、入力パルス信号に対してクランプするクランプ周波
数を電圧変換する際の回路定数等に影響されることなく
一定に保つことができるようにすることを第１の目的と
する。本発明は、さらにクランプするもののみならず、
所定の周波数で変化するパターンの周波数ー電圧特性を
得る周波数ー電圧変換において、その変化する周波数を
回路定数等に影響されることなく一定に保つことができ
るようにすることを第２の目的とする。
で、入力パルス信号に対してクランプするクランプ周波
数を電圧変換する際の回路定数等に影響されることなく
一定に保つことができるようにすることを第１の目的と
する。本発明は、さらにクランプするもののみならず、
所定の周波数で変化するパターンの周波数ー電圧特性を
得る周波数ー電圧変換において、その変化する周波数を
回路定数等に影響されることなく一定に保つことができ
るようにすることを第２の目的とする。
【０００７】
【課題を達成するための手段】本発明においては、入力
パルス信号の周波数を電圧に変換した後にクランプする
のではなく、電圧に変換する前に、入力パルス信号の周
波数に対してクランプするようにしている。このため、
請求項１に記載の発明においては、入力パルス信号の周
波数を電圧に変換する電圧変換手段（３）を備えた周波
数ー電圧変換装置において、前記入力パルス信号の周波
数が、所定のクランプ周波数に達したか否かを検出する
周波数検出手段（５、６ａ、６ｂ、５１〜５６、６１〜
６４））と、前記クランプ周波数を有する設定パルス信
号を出力する設定パルス信号発生手段（７ａ、７ｂ、７
１〜７８）と、前記周波数検出手段からの検出結果に基
づき、前記入力パルス信号の周波数が前記クランプ周波
数に達しない時は、前記入力パルス信号の周波数を前記
電圧変換手段にて電圧に変換させ、前記入力パルス信号
の周波数が前記クランプ周波数に達すると、前記設定パ
ルス信号発生手段からの設定パルス信号のクランプ周波
数を前記電圧変換手段にて電圧に変換させる手段（８、
２）とを備えたことを特徴としている。
パルス信号の周波数を電圧に変換した後にクランプする
のではなく、電圧に変換する前に、入力パルス信号の周
波数に対してクランプするようにしている。このため、
請求項１に記載の発明においては、入力パルス信号の周
波数を電圧に変換する電圧変換手段（３）を備えた周波
数ー電圧変換装置において、前記入力パルス信号の周波
数が、所定のクランプ周波数に達したか否かを検出する
周波数検出手段（５、６ａ、６ｂ、５１〜５６、６１〜
６４））と、前記クランプ周波数を有する設定パルス信
号を出力する設定パルス信号発生手段（７ａ、７ｂ、７
１〜７８）と、前記周波数検出手段からの検出結果に基
づき、前記入力パルス信号の周波数が前記クランプ周波
数に達しない時は、前記入力パルス信号の周波数を前記
電圧変換手段にて電圧に変換させ、前記入力パルス信号
の周波数が前記クランプ周波数に達すると、前記設定パ
ルス信号発生手段からの設定パルス信号のクランプ周波
数を前記電圧変換手段にて電圧に変換させる手段（８、
２）とを備えたことを特徴としている。
【０００８】請求項２に記載の発明においては、入力パ
ルス信号の周期を各周期ごとに計数するカウント手段
（５１〜５６）と、このカウント手段により計数された
入力パルス信号の周期とクランプ周波数に対応して設定
された設定周期とを前記入力パルス信号の周期毎に比較
し比較結果を出力する比較手段（６１〜６４）と、前記
設定周期を有する一定周期の設定パルス信号を発生する
設定パルス信号発生手段（４２、４３、７１〜７８）
と、前記比較手段の比較結果により、前記設定パルス信
号発生手段からの設定パルス信号及び前記入力パルス信
号のいずれかを選択して電圧変換用のパルス信号を出力
する選択出力手段（８、２）と、この選択出力手段より
出力されたパルス信号の周波数を電圧に変換する電圧変
換手段（３）とを備えた周波数ー電圧変換装置を特徴と
している。
ルス信号の周期を各周期ごとに計数するカウント手段
（５１〜５６）と、このカウント手段により計数された
入力パルス信号の周期とクランプ周波数に対応して設定
された設定周期とを前記入力パルス信号の周期毎に比較
し比較結果を出力する比較手段（６１〜６４）と、前記
設定周期を有する一定周期の設定パルス信号を発生する
設定パルス信号発生手段（４２、４３、７１〜７８）
と、前記比較手段の比較結果により、前記設定パルス信
号発生手段からの設定パルス信号及び前記入力パルス信
号のいずれかを選択して電圧変換用のパルス信号を出力
する選択出力手段（８、２）と、この選択出力手段より
出力されたパルス信号の周波数を電圧に変換する電圧変
換手段（３）とを備えた周波数ー電圧変換装置を特徴と
している。
【０００９】請求項３に記載の発明においては、入力パ
ルス信号のエッジを検出してエッジ検出信号を出力する
エッジ検出手段（１１）と、このエッジ検出手段からエ
ッジ検出信号が出力される毎に前記入力パルス信号の周
期を各周期ごとに計数するカウント手段（５１〜５６）
と、クランプ周波数に対応して設定された設定周期のデ
ータを出力する設定データ出力手段（６０、７０）と、
前記カウント手段により計数された入力パルス信号の周
期を示すデータと前記設定データ出力手段から出力され
た設定周期のデータとを比較し比較結果を出力する比較
手段（６１〜６４）と、前記設定周期を有する一定周期
の設定パルス信号を発生する設定パルス信号発生手段
（４２、４３、７１〜７８）と、前記比較手段の比較結
果により、前記設定パルス信号発生手段からの設定パル
ス信号及び前記入力パルス信号のいずれかを選択して電
圧変換用のパルス信号を出力する選択出力手段（８、
２）と、この選択出力手段より出力されたパルス信号の
周波数を電圧に変換する電圧変換手段（３）とを備えた
周波数ー電圧変換装置を特徴としている。
ルス信号のエッジを検出してエッジ検出信号を出力する
エッジ検出手段（１１）と、このエッジ検出手段からエ
ッジ検出信号が出力される毎に前記入力パルス信号の周
期を各周期ごとに計数するカウント手段（５１〜５６）
と、クランプ周波数に対応して設定された設定周期のデ
ータを出力する設定データ出力手段（６０、７０）と、
前記カウント手段により計数された入力パルス信号の周
期を示すデータと前記設定データ出力手段から出力され
た設定周期のデータとを比較し比較結果を出力する比較
手段（６１〜６４）と、前記設定周期を有する一定周期
の設定パルス信号を発生する設定パルス信号発生手段
（４２、４３、７１〜７８）と、前記比較手段の比較結
果により、前記設定パルス信号発生手段からの設定パル
ス信号及び前記入力パルス信号のいずれかを選択して電
圧変換用のパルス信号を出力する選択出力手段（８、
２）と、この選択出力手段より出力されたパルス信号の
周波数を電圧に変換する電圧変換手段（３）とを備えた
周波数ー電圧変換装置を特徴としている。
【００１０】請求項４に記載の発明では、請求項２又は
３に記載の周波数ー電圧変換装置において、前記選択出
力手段は、前記設定パルス信号発生手段からの設定パル
ス信号及び前記入力パルス信号のいずれかを選択するセ
レクト手段（８）と、このセレクト手段からの出力のエ
ッジをトリガとして一定幅のパルス信号を発生する一定
幅パルス信号発生手段（２）とを有することを特徴とし
ている。
３に記載の周波数ー電圧変換装置において、前記選択出
力手段は、前記設定パルス信号発生手段からの設定パル
ス信号及び前記入力パルス信号のいずれかを選択するセ
レクト手段（８）と、このセレクト手段からの出力のエ
ッジをトリガとして一定幅のパルス信号を発生する一定
幅パルス信号発生手段（２）とを有することを特徴とし
ている。
【００１１】請求項５に記載の発明では、請求項４に記
載の周波数ー電圧変換装置において、前記電圧変換手段
は、前記一定幅パルス信号発生手段からの一定幅のパル
ス信号によりスイッチング作動するスイッチング手段
（３４）を有し、定電流源（３３）からの定電流を前記
スイッチング手段を介し並列に接続された抵抗（３１）
とコンデンサ（３２）とからなる時定数回路に供給し、
前記抵抗に発生する電圧を出力電圧とするものであるこ
とを特徴としている。
載の周波数ー電圧変換装置において、前記電圧変換手段
は、前記一定幅パルス信号発生手段からの一定幅のパル
ス信号によりスイッチング作動するスイッチング手段
（３４）を有し、定電流源（３３）からの定電流を前記
スイッチング手段を介し並列に接続された抵抗（３１）
とコンデンサ（３２）とからなる時定数回路に供給し、
前記抵抗に発生する電圧を出力電圧とするものであるこ
とを特徴としている。
【００１２】請求項６に記載の発明では、請求項２乃至
５のいずれか１つに記載の周波数ー電圧変換装置におい
て、所定周波数のクロックを発生するクロック発生手段
（４１）を備え、前記カウント手段は前記クロック発生
手段からのクロックに基づき前記計数作動を行うもので
あって、前記設定パルス信号発生手段は前記クロック発
生手段からのクロックを分周して前記設定周期を有する
パルス信号を発生することを特徴としている。
５のいずれか１つに記載の周波数ー電圧変換装置におい
て、所定周波数のクロックを発生するクロック発生手段
（４１）を備え、前記カウント手段は前記クロック発生
手段からのクロックに基づき前記計数作動を行うもので
あって、前記設定パルス信号発生手段は前記クロック発
生手段からのクロックを分周して前記設定周期を有する
パルス信号を発生することを特徴としている。
【００１３】上記した請求項１乃至６に記載の発明にお
いては、上記第１の目的を達成するため、クランプ電圧
に変換する前に、入力パルス信号の周波数に対してクラ
ンプするようにしているが、本発明者等はそのような技
術的思想を基に、必ずしもクランプするものに限らず、
所定の周波数で変化するパターンの周波数ー電圧特性を
得るものであれば、その変化する周波数を回路定数等に
影響されることなく一定に保つことができるということ
を見い出した。
いては、上記第１の目的を達成するため、クランプ電圧
に変換する前に、入力パルス信号の周波数に対してクラ
ンプするようにしているが、本発明者等はそのような技
術的思想を基に、必ずしもクランプするものに限らず、
所定の周波数で変化するパターンの周波数ー電圧特性を
得るものであれば、その変化する周波数を回路定数等に
影響されることなく一定に保つことができるということ
を見い出した。
【００１４】このような着想に基づく請求項７に記載の
発明においては、入力パルス信号の周期を計測して周期
データを出力する周期計測手段（２１０）と、所定の周
波数で変化するパターンの周波数ー電圧特性を得るため
に、前記出力された周期データをデータ変換する周期デ
ータ変換手段（２２０、２４０）と、この変換された周
期データに基づき、その周期データに対応した周期を有
しパルス幅が一定のパルス信号を発生するパルス信号発
生手段（２３０）と、この発生されたパルス信号のデュ
ーティ比に比例した電圧を出力する電圧変換手段（３）
とを備えた周波数ー電圧変換装置を特徴としている。
発明においては、入力パルス信号の周期を計測して周期
データを出力する周期計測手段（２１０）と、所定の周
波数で変化するパターンの周波数ー電圧特性を得るため
に、前記出力された周期データをデータ変換する周期デ
ータ変換手段（２２０、２４０）と、この変換された周
期データに基づき、その周期データに対応した周期を有
しパルス幅が一定のパルス信号を発生するパルス信号発
生手段（２３０）と、この発生されたパルス信号のデュ
ーティ比に比例した電圧を出力する電圧変換手段（３）
とを備えた周波数ー電圧変換装置を特徴としている。
【００１５】請求項８に記載の発明では、請求項７に記
載の周波数ー電圧変換装置において、前記周期データ変
換手段は、前記周期データをクランプデータ（ＮH 、Ｎ
L ）によりクランプするクランプ手段（２２１〜２２
３）を有することを特徴としている。請求項９に記載の
発明では、請求項７に記載の周波数ー電圧変換装置にお
いて、前記周期データ変換手段は、前記周期データを変
換するための変換特性を記憶する記憶手段（２４０）を
有することを特徴としている。
載の周波数ー電圧変換装置において、前記周期データ変
換手段は、前記周期データをクランプデータ（ＮH 、Ｎ
L ）によりクランプするクランプ手段（２２１〜２２
３）を有することを特徴としている。請求項９に記載の
発明では、請求項７に記載の周波数ー電圧変換装置にお
いて、前記周期データ変換手段は、前記周期データを変
換するための変換特性を記憶する記憶手段（２４０）を
有することを特徴としている。
【００１６】請求項１０に記載の発明では、請求項９に
記載の周波数ー電圧変換装置において、前記記憶手段
は、前記周期データの大きさに対して変換される周期デ
ータが段階的に変化する変換特性を記憶することを特徴
としている。
記載の周波数ー電圧変換装置において、前記記憶手段
は、前記周期データの大きさに対して変換される周期デ
ータが段階的に変化する変換特性を記憶することを特徴
としている。
【００１７】
【発明の作用効果】請求項１〜６に記載の発明において
は、入力パルス信号の周波数を電圧に変換する前に、そ
の周波数が周波数検出手段にて所定のクランプ周波数に
達したか否かが判定される。入力パルス信号の周波数が
クランプ周波数に達しない時は、入力パルス信号の周波
数が電圧変換手段にて電圧に変換される。また、入力パ
ルス信号の周波数がクランプ周波数に達すると、設定パ
ルス信号発生手段からの設定パルス信号のクランプ周波
数が電圧変換手段にて電圧に変換される。
は、入力パルス信号の周波数を電圧に変換する前に、そ
の周波数が周波数検出手段にて所定のクランプ周波数に
達したか否かが判定される。入力パルス信号の周波数が
クランプ周波数に達しない時は、入力パルス信号の周波
数が電圧変換手段にて電圧に変換される。また、入力パ
ルス信号の周波数がクランプ周波数に達すると、設定パ
ルス信号発生手段からの設定パルス信号のクランプ周波
数が電圧変換手段にて電圧に変換される。
【００１８】従って、入力パルス信号の周波数を電圧に
変換する前に、その周波数に対してクランプするように
しているため、クランプ周波数を電圧変換する際の回路
定数等に影響されることなく一定に保つことができる。
特に、そのクランプ周波数を水晶発振器等を用いて設定
することにより高い周波数精度を有するクランプ特性を
得ることができる。
変換する前に、その周波数に対してクランプするように
しているため、クランプ周波数を電圧変換する際の回路
定数等に影響されることなく一定に保つことができる。
特に、そのクランプ周波数を水晶発振器等を用いて設定
することにより高い周波数精度を有するクランプ特性を
得ることができる。
【００１９】請求項７〜１０に記載の発明においては、
入力パルス信号の周期を計測して周期データを求め、所
定の周波数で変化するパターンの周波数ー電圧特性を得
るためにデータ変換し、この変換された周期データに基
づき、電圧を得るようにしている。従って、周期データ
に対してデータ変換を用いることにより、所望の変化パ
ターンを有する周波数ー電圧変換を行うことができ、そ
の場合、上記と同様に電圧変換する際の回路定数等に影
響されることなく所望の周波数での変化を一定に保つこ
とができる。
入力パルス信号の周期を計測して周期データを求め、所
定の周波数で変化するパターンの周波数ー電圧特性を得
るためにデータ変換し、この変換された周期データに基
づき、電圧を得るようにしている。従って、周期データ
に対してデータ変換を用いることにより、所望の変化パ
ターンを有する周波数ー電圧変換を行うことができ、そ
の場合、上記と同様に電圧変換する際の回路定数等に影
響されることなく所望の周波数での変化を一定に保つこ
とができる。
【００２０】
【実施例】以下、本発明を図に示す実施例について説明
する。 （第１実施例）図１は、その全体構成を示す構成図であ
る。本実施例においては、クランプ回路１００’が信号
入力端子１とワンショットマルチバイブレータ２の間に
設けられている。
する。 （第１実施例）図１は、その全体構成を示す構成図であ
る。本実施例においては、クランプ回路１００’が信号
入力端子１とワンショットマルチバイブレータ２の間に
設けられている。
【００２１】このクランプ回路１００’において、信号
入力端子１より入力された入力パルス信号の周期が、ク
ロック入力端子４からのクロックを用いてカウンタ５に
てカウントされる。このカウンタ５によりカウントされ
たカウント値は、第１、第２のコンパレータ回路６ａ及
び６ｂにて、高域クランプ周波数に対応して設定された
第１の設定値、低域クランプ周波数に対応して設定され
た第２の設定値とそれぞれ比較される。
入力端子１より入力された入力パルス信号の周期が、ク
ロック入力端子４からのクロックを用いてカウンタ５に
てカウントされる。このカウンタ５によりカウントされ
たカウント値は、第１、第２のコンパレータ回路６ａ及
び６ｂにて、高域クランプ周波数に対応して設定された
第１の設定値、低域クランプ周波数に対応して設定され
た第２の設定値とそれぞれ比較される。
【００２２】カウンタ５のカウント値が第１の設定値以
上になると、第１のコンパレータ回路６ａから第１の比
較信号が出力され、またカウンタ５のカウント値が第２
の設定値以下になると、第２のコンパレータ回路６ｂか
ら第２の比較信号が出力される。また、分周回路７ａ、
７ｂは、クロック入力端子４からのクロックを分周し、
第１、第２の設定パルス信号を出力する。この第１、第
２の設定パルス信号の周波数は、入力パルス信号の周波
数をクランプするための高域クランプ周波数、低域クラ
ンプ周波数にそれぞれ設定されている。
上になると、第１のコンパレータ回路６ａから第１の比
較信号が出力され、またカウンタ５のカウント値が第２
の設定値以下になると、第２のコンパレータ回路６ｂか
ら第２の比較信号が出力される。また、分周回路７ａ、
７ｂは、クロック入力端子４からのクロックを分周し、
第１、第２の設定パルス信号を出力する。この第１、第
２の設定パルス信号の周波数は、入力パルス信号の周波
数をクランプするための高域クランプ周波数、低域クラ
ンプ周波数にそれぞれ設定されている。
【００２３】セレクタ８は、第１、第２のコンパレータ
回路６ａ、６ｂからの出力により、分周回路７ａ、７ｂ
により分周された第１、第２の設定パルス信号、及び入
力パルス信号のうちのひとつを選択してワンショットマ
ルチバイブレータ２に出力する。すなわち、入力パルス
信号の周波数が高域クランプ周波数と低域クランプ周波
数の間にあってコンパレータ回路６ａ、６ｂから上記第
１、第２の比較信号が出力されていない時には、入力パ
ルス信号を選択する。また、入力パルス信号の周波数が
高域クランプ周波数以上となって第１の比較信号が出力
された時には、第１の設定パルス信号を選択する。ま
た、入力パルス信号の周波数が低域クランプ周波数以下
となって第２の比較信号が出力された時には、第２の設
定パルス信号を選択する。
回路６ａ、６ｂからの出力により、分周回路７ａ、７ｂ
により分周された第１、第２の設定パルス信号、及び入
力パルス信号のうちのひとつを選択してワンショットマ
ルチバイブレータ２に出力する。すなわち、入力パルス
信号の周波数が高域クランプ周波数と低域クランプ周波
数の間にあってコンパレータ回路６ａ、６ｂから上記第
１、第２の比較信号が出力されていない時には、入力パ
ルス信号を選択する。また、入力パルス信号の周波数が
高域クランプ周波数以上となって第１の比較信号が出力
された時には、第１の設定パルス信号を選択する。ま
た、入力パルス信号の周波数が低域クランプ周波数以下
となって第２の比較信号が出力された時には、第２の設
定パルス信号を選択する。
【００２４】従って、セレクタ８からの出力は、入力パ
ルス信号の周波数に対し、高域クランプ周波数と低域ク
ランプ周波数に制限されたものとり、ワンショットマル
チバイブレータ２より出力されスイッチ３４を制御する
パルス信号のデューティ比は一定範囲に制限され、定電
流源３３および抵抗３１、コンデンサ３２により電圧変
換される変換電圧値もまた一定範囲内に制限される、す
なわちクランプされた電圧となる。
ルス信号の周波数に対し、高域クランプ周波数と低域ク
ランプ周波数に制限されたものとり、ワンショットマル
チバイブレータ２より出力されスイッチ３４を制御する
パルス信号のデューティ比は一定範囲に制限され、定電
流源３３および抵抗３１、コンデンサ３２により電圧変
換される変換電圧値もまた一定範囲内に制限される、す
なわちクランプされた電圧となる。
【００２５】ここで、クランプする周波数の精度は、ク
ロック入力端子４からのクロック周波数精度に等しいた
め、水晶発振器等を用いれば容易に高いクランプ精度が
得られる。また、クランプ周波数は抵抗３１、コンデン
サ３２等の定数に依存しない。また、クランプ周波数は
第１、第２のコンパレータ回路６ａ、６ｂの第１、第２
の設定値を変えることにより、容易に設定変更すること
ができる。
ロック入力端子４からのクロック周波数精度に等しいた
め、水晶発振器等を用いれば容易に高いクランプ精度が
得られる。また、クランプ周波数は抵抗３１、コンデン
サ３２等の定数に依存しない。また、クランプ周波数は
第１、第２のコンパレータ回路６ａ、６ｂの第１、第２
の設定値を変えることにより、容易に設定変更すること
ができる。
【００２６】次に、図１に示す構成を詳細にした実施例
について図２に基づき説明する。図２において、信号入
力端子１より入力された入力パルス信号（周波数ｆｉ
ｎ）は、エッジ検出回路１１にてその立上がりエッジが
検出される。また、クロック発生器４１からのクロック
（周波数ｆCLK ）は分周器４２、４３にて１／Ｎ1、１
／Ｎ2 に分周される。
について図２に基づき説明する。図２において、信号入
力端子１より入力された入力パルス信号（周波数ｆｉ
ｎ）は、エッジ検出回路１１にてその立上がりエッジが
検出される。また、クロック発生器４１からのクロック
（周波数ｆCLK ）は分周器４２、４３にて１／Ｎ1、１
／Ｎ2 に分周される。
【００２７】アンド回路５１、ｎビットのバイナリカウ
ンタ５２、インバータ回路５３は第１のカウンタを構成
しており、エッジ検出回路１１からのエッジ検出信号を
受けて、分周器４２にて１／Ｎ1 に分周したクロックに
よりカウントを行う。第２のカウンタを構成するアンド
回路５４、ｍビットのバイナリカウンタ５５、インバー
タ回路５６も、同様にして、エッジ検出回路１１からの
エッジ検出信号を受けて、分周器４３にて１／Ｎ2 に分
周したクロックによりカウントを行う。この第１、第２
のカウンタによるカウントはエッジ検出回路１１からの
エッジ検出信号を受ける毎にクリアされて繰り返し行わ
れるため、そのカウント値は入力パルス信号の周期を示
すことになる。
ンタ５２、インバータ回路５３は第１のカウンタを構成
しており、エッジ検出回路１１からのエッジ検出信号を
受けて、分周器４２にて１／Ｎ1 に分周したクロックに
よりカウントを行う。第２のカウンタを構成するアンド
回路５４、ｍビットのバイナリカウンタ５５、インバー
タ回路５６も、同様にして、エッジ検出回路１１からの
エッジ検出信号を受けて、分周器４３にて１／Ｎ2 に分
周したクロックによりカウントを行う。この第１、第２
のカウンタによるカウントはエッジ検出回路１１からの
エッジ検出信号を受ける毎にクリアされて繰り返し行わ
れるため、そのカウント値は入力パルス信号の周期を示
すことになる。
【００２８】ＮH 設定回路６０、ＮL 設定回路７０は、
高域クランプ周波数に対応するバイナリデータＮH 、低
域クランプ周波数に対応するバイナリデータＮL をそれ
ぞれ出力する。一致検出回路６１とＤフリップフロップ
６２は第１のコンパレータ回路を構成しており、一致検
出回路６１は、ＮH 設定回路６０からのバイナリデータ
ＮH とｎビットのカウンタ５２のカウント値とを比較し
て両者が一致した時にハイレベル信号を出力し、Ｄフリ
ップフロップ６２はそのハイレベル信号をエッジ検出回
路１１からの次のエッジ検出信号を受けて出力保持す
る。第２のコンパレータ回路を構成する一致検出回路６
３とＤフリップフロップ６４においても同様に、一致検
出回路６３は、ＮL 設定回路７０からのバイナリデータ
ＮL とｍビットのカウンタ５５のカウント値とを比較
し、両者が一致した時にハイレベル信号を出力し、Ｄフ
リップフロップ６４はそのハイレベル信号をエッジ検出
回路１１からの次のエッジ検出信号を受けて出力保持す
る。
高域クランプ周波数に対応するバイナリデータＮH 、低
域クランプ周波数に対応するバイナリデータＮL をそれ
ぞれ出力する。一致検出回路６１とＤフリップフロップ
６２は第１のコンパレータ回路を構成しており、一致検
出回路６１は、ＮH 設定回路６０からのバイナリデータ
ＮH とｎビットのカウンタ５２のカウント値とを比較し
て両者が一致した時にハイレベル信号を出力し、Ｄフリ
ップフロップ６２はそのハイレベル信号をエッジ検出回
路１１からの次のエッジ検出信号を受けて出力保持す
る。第２のコンパレータ回路を構成する一致検出回路６
３とＤフリップフロップ６４においても同様に、一致検
出回路６３は、ＮL 設定回路７０からのバイナリデータ
ＮL とｍビットのカウンタ５５のカウント値とを比較
し、両者が一致した時にハイレベル信号を出力し、Ｄフ
リップフロップ６４はそのハイレベル信号をエッジ検出
回路１１からの次のエッジ検出信号を受けて出力保持す
る。
【００２９】なお、エッジ検出回路１１からのエッジ検
出信号は、Ｄフリップフロップ６２、６４に出力される
ものと、第１、第２のカウンタ５２、５５に出力される
ものとがあるが、前者の方が時間的に若干早く出力され
ようになっており、従って一致検出回路６１、６３の出
力がＤフリップフロップ６２、６４に記憶された後に、
第１、第２のカウンタ５２、５５がクリアされる。
出信号は、Ｄフリップフロップ６２、６４に出力される
ものと、第１、第２のカウンタ５２、５５に出力される
ものとがあるが、前者の方が時間的に若干早く出力され
ようになっており、従って一致検出回路６１、６３の出
力がＤフリップフロップ６２、６４に記憶された後に、
第１、第２のカウンタ５２、５５がクリアされる。
【００３０】以上の動作より、フリップフロップ６２の
出力は、入力パルス信号の周波数ｆｉｎがｆｉｎ≦ｆ
CLK ／（Ｎ1 ・ＮH ）の場合にハイレベルとなる。同様
に、フリップフロップ６４の出力は、ｆｉｎ≦ｆCLK ／
（Ｎ2 ・ＮL ）の場合にハイレベルとなる。ここで、高
域クランプ周波数ｆH 、低域クランプ周波数ｆL に対し
て、ｆH ＝ｆCLK ／（Ｎ1 ・ＮH ）、ｆL ＝ｆCLK ／
（Ｎ2 ・ＮL ）となるように、Ｎ1 、Ｎ2 、ＮH 、ＮL
を選ぶことにより、フリップフロップ６２の出力は信号
周波数ｆｉｎがｆH 以下の時ハイレベル、ｆH より高い
場合にローレベルとなり、フリップフロップ６４の出力
は信号周波数ｆｉｎがｆL 以下の時ハイレベル、ｆL よ
り高い場合にローレベルとなる。
出力は、入力パルス信号の周波数ｆｉｎがｆｉｎ≦ｆ
CLK ／（Ｎ1 ・ＮH ）の場合にハイレベルとなる。同様
に、フリップフロップ６４の出力は、ｆｉｎ≦ｆCLK ／
（Ｎ2 ・ＮL ）の場合にハイレベルとなる。ここで、高
域クランプ周波数ｆH 、低域クランプ周波数ｆL に対し
て、ｆH ＝ｆCLK ／（Ｎ1 ・ＮH ）、ｆL ＝ｆCLK ／
（Ｎ2 ・ＮL ）となるように、Ｎ1 、Ｎ2 、ＮH 、ＮL
を選ぶことにより、フリップフロップ６２の出力は信号
周波数ｆｉｎがｆH 以下の時ハイレベル、ｆH より高い
場合にローレベルとなり、フリップフロップ６４の出力
は信号周波数ｆｉｎがｆL 以下の時ハイレベル、ｆL よ
り高い場合にローレベルとなる。
【００３１】なお、一致検出回路６１からハイレベル信
号が出力されると、インバータ回路５３の出力がローレ
ベルになり、アンド回路５１を閉じるため、カウンタ５
２のカウント作動は停止する。従って、カウンタ５２は
そのカウント値を維持するため、一致検出回路６１から
ハイレベル信号が継続して出力される。一致検出回路６
３からハイレベル信号が出力された時も、上記と同様に
作動し、カウンタ５５のカウント作動停止にて、一致検
出回路６３からハイレベル信号が継続して出力され
る。。
号が出力されると、インバータ回路５３の出力がローレ
ベルになり、アンド回路５１を閉じるため、カウンタ５
２のカウント作動は停止する。従って、カウンタ５２は
そのカウント値を維持するため、一致検出回路６１から
ハイレベル信号が継続して出力される。一致検出回路６
３からハイレベル信号が出力された時も、上記と同様に
作動し、カウンタ５５のカウント作動停止にて、一致検
出回路６３からハイレベル信号が継続して出力され
る。。
【００３２】ｎビットのバイナリカウンタ７１、一致検
出回路７２、Ｄフリップフロップ７３、インバータ回路
７４は第１の分周回路を構成しており、分周器４２にて
１／Ｎ1 に分周したクロックをさらに１／ＮH に分周す
る。すなわち、分周器４２にて１／Ｎ1 に分周したクロ
ックをｎビットのバイナリカウンタ７１にてカウント
し、そのカウント値がバイナリデータＮH に一致したこ
とを一致検出回路７２にて検出すると、この一致検出回
路７２からハイレベル信号が出力される。Ｄフリップフ
ロップ７３はそのハイレベル信号を、インバータ回路７
４を介したクロック発生器４１からのクロックの入力の
タイミングにて保持し、ハイレベル信号を出力する。こ
のＤフリップフロップ７３からのハイレベル信号により
バイナリカウンタ７１がクリアされる。また、Ｄフリッ
プフロップ７３は、インバータ回路７４を介した次のク
ロック入力にて出力をローレベルにする。従って、上記
作動を繰り返すことにより、クロック発生器４１のクロ
ック周波数ｆCLK に対し、ｆCLK ／（Ｎ1 ・ＮH ）の周
波数を有し、幅が１／ｆCL K である連続周期パルスがＤ
フリップフロップ７３より出力される。
出回路７２、Ｄフリップフロップ７３、インバータ回路
７４は第１の分周回路を構成しており、分周器４２にて
１／Ｎ1 に分周したクロックをさらに１／ＮH に分周す
る。すなわち、分周器４２にて１／Ｎ1 に分周したクロ
ックをｎビットのバイナリカウンタ７１にてカウント
し、そのカウント値がバイナリデータＮH に一致したこ
とを一致検出回路７２にて検出すると、この一致検出回
路７２からハイレベル信号が出力される。Ｄフリップフ
ロップ７３はそのハイレベル信号を、インバータ回路７
４を介したクロック発生器４１からのクロックの入力の
タイミングにて保持し、ハイレベル信号を出力する。こ
のＤフリップフロップ７３からのハイレベル信号により
バイナリカウンタ７１がクリアされる。また、Ｄフリッ
プフロップ７３は、インバータ回路７４を介した次のク
ロック入力にて出力をローレベルにする。従って、上記
作動を繰り返すことにより、クロック発生器４１のクロ
ック周波数ｆCLK に対し、ｆCLK ／（Ｎ1 ・ＮH ）の周
波数を有し、幅が１／ｆCL K である連続周期パルスがＤ
フリップフロップ７３より出力される。
【００３３】同様に、ｍビットのバイナリカウンタ７
５、一致検出回路７６、Ｄフリップフロップ７７、イン
バータ回路７８は第２の分周回路を構成しており、上記
したのと同様な作動により、分周器４３にて１／Ｎ2 に
分周したクロックをさらに１／ＮL に分周する。従っ
て、ｆCLK ／（Ｎ2 ・ＮL ）、幅が１／ｆCLK である連
続周期パルスがＤフリップフロップ７７より出力され
る。
５、一致検出回路７６、Ｄフリップフロップ７７、イン
バータ回路７８は第２の分周回路を構成しており、上記
したのと同様な作動により、分周器４３にて１／Ｎ2 に
分周したクロックをさらに１／ＮL に分周する。従っ
て、ｆCLK ／（Ｎ2 ・ＮL ）、幅が１／ｆCLK である連
続周期パルスがＤフリップフロップ７７より出力され
る。
【００３４】セレクタ８は、セレクト端子Ｓ１にローレ
ベルが入力されると入力端子Ａを選択し、セレクト端子
Ｓ２にハイレベルが入力されると入力端子Ｂを選択し、
セレクト端子Ｓ１にハイレベル、セレクト端子Ｓ２にロ
ーレベルが入力されると入力端子Ｃを選択する。ワンシ
ョットマルチバイブレータ２および電圧変換回路３は図
１に示すものと同一構成であり、セレクタ８からのパル
ス信号の立ち上がりにてトリガされ一定幅のパルス信号
を出力し、この一定幅のパルス信号により電圧変換回路
３にて電圧変換作動を行う。
ベルが入力されると入力端子Ａを選択し、セレクト端子
Ｓ２にハイレベルが入力されると入力端子Ｂを選択し、
セレクト端子Ｓ１にハイレベル、セレクト端子Ｓ２にロ
ーレベルが入力されると入力端子Ｃを選択する。ワンシ
ョットマルチバイブレータ２および電圧変換回路３は図
１に示すものと同一構成であり、セレクタ８からのパル
ス信号の立ち上がりにてトリガされ一定幅のパルス信号
を出力し、この一定幅のパルス信号により電圧変換回路
３にて電圧変換作動を行う。
【００３５】上記構成において、その作動を説明する。
信号入力端子１の入力パルス信号が立ち上がると、エッ
ジ検出回路１１にてそのエッジが検出され、カウンタ５
２及びカウンタ５５はリセットされる。その後、カウン
タ５２及びカウンタ５５は、クロック発生器４１からの
クロックを１／Ｎ1 、１／Ｎ2 に分周したクロックによ
りそれぞれカウントアップし、このカウント動作を入力
パルス信号の立ち上がりに同期して繰り返す。
信号入力端子１の入力パルス信号が立ち上がると、エッ
ジ検出回路１１にてそのエッジが検出され、カウンタ５
２及びカウンタ５５はリセットされる。その後、カウン
タ５２及びカウンタ５５は、クロック発生器４１からの
クロックを１／Ｎ1 、１／Ｎ2 に分周したクロックによ
りそれぞれカウントアップし、このカウント動作を入力
パルス信号の立ち上がりに同期して繰り返す。
【００３６】ここで、入力パルス信号の周波数がバイナ
リデータＮH に対応する高域クランプ周波数とバイナリ
データＮL に対応する低域クランプ周波数との間にある
ものとする。カウンタ５２のカウント値がバイナリデー
タＮH と一致すると、一致検出回路６１の出力がハイレ
ベルとなる。このハイレベル信号により、インバータ回
路５３を介したアンド回路５１の作動によりカウンタ５
２はカウント動作を停止する。
リデータＮH に対応する高域クランプ周波数とバイナリ
データＮL に対応する低域クランプ周波数との間にある
ものとする。カウンタ５２のカウント値がバイナリデー
タＮH と一致すると、一致検出回路６１の出力がハイレ
ベルとなる。このハイレベル信号により、インバータ回
路５３を介したアンド回路５１の作動によりカウンタ５
２はカウント動作を停止する。
【００３７】そして、信号入力端子１の次の信号の立ち
上がりにて、一致検出回路６１のハイレベル信号がＤフ
リップフロップ６２に記憶され、その後、カウンタ５２
がクリアされる。従って、入力パルス信号の周波数が高
域クランプ周波数より低い間はＤフリップフロップ６２
はハイレベル信号を保持して出力する。一方、カウンタ
５５のカウント値がバイナリデータＮL と一致する前
に、入力パルス信号の次の立ち上がりにて、一致検出回
路６３からのローレベル信号がＤフリップフロップ６４
に記憶され、その後カウンタ５５がクリアされる。従っ
て、Ｄフリップフロップ６４はローレベル信号を出力す
る。
上がりにて、一致検出回路６１のハイレベル信号がＤフ
リップフロップ６２に記憶され、その後、カウンタ５２
がクリアされる。従って、入力パルス信号の周波数が高
域クランプ周波数より低い間はＤフリップフロップ６２
はハイレベル信号を保持して出力する。一方、カウンタ
５５のカウント値がバイナリデータＮL と一致する前
に、入力パルス信号の次の立ち上がりにて、一致検出回
路６３からのローレベル信号がＤフリップフロップ６４
に記憶され、その後カウンタ５５がクリアされる。従っ
て、Ｄフリップフロップ６４はローレベル信号を出力す
る。
【００３８】セレクタ８は、セレクト端子Ｓ１にハイレ
ベル、セレクト端子Ｓ２にローレベルの信号が入力され
るため、入力端子Ｃを選択、エッジ検出回路１１にてエ
ッジ検出された入力パルス信号をワンショットマルチバ
イブレータ２に出力する。従って、このワンショットマ
ルチバイブレータ２および電圧変換回路３の作動によ
り、入力パルス信号の周波数が電圧に変換され出力端子
３５より出力される。
ベル、セレクト端子Ｓ２にローレベルの信号が入力され
るため、入力端子Ｃを選択、エッジ検出回路１１にてエ
ッジ検出された入力パルス信号をワンショットマルチバ
イブレータ２に出力する。従って、このワンショットマ
ルチバイブレータ２および電圧変換回路３の作動によ
り、入力パルス信号の周波数が電圧に変換され出力端子
３５より出力される。
【００３９】次に、入力パルス信号の周波数がデータＮ
L に対応する低域クランプ周波数より低くなった場合に
ついて説明する。この場合は、カウンタ５５は、信号入
力端子１の次の信号の立ち上がり前に、そのカウント値
がバイナリデータＮL と一致するため、その出力がハイ
レベルとなり、インバータ回路５６を介したアンド回路
５４の作動によりカウンタ５５はカウント動作を停止す
る。そして、信号入力端子１の次の信号の立ち上がりに
て一致検出回路６３のハイレベル信号がＤフリップフロ
ップ６４に記憶される。
L に対応する低域クランプ周波数より低くなった場合に
ついて説明する。この場合は、カウンタ５５は、信号入
力端子１の次の信号の立ち上がり前に、そのカウント値
がバイナリデータＮL と一致するため、その出力がハイ
レベルとなり、インバータ回路５６を介したアンド回路
５４の作動によりカウンタ５５はカウント動作を停止す
る。そして、信号入力端子１の次の信号の立ち上がりに
て一致検出回路６３のハイレベル信号がＤフリップフロ
ップ６４に記憶される。
【００４０】セレクタ８は、セレクト端子Ｓ２にハイレ
ベル信号が入力されるため、入力端子Ｂを選択し、Ｄフ
リップフロップ７７より出力されるｆCLK ／（Ｎ2 ・Ｎ
L ）の周波数信号をワンショットマルチバイブレータ２
に出力する。従って、このワンショットマルチバイブレ
ータ２および電圧変換回路３の作動により、ｆCLK ／
（Ｎ2 ・ＮL ）の周波数信号が電圧に変換され一定電圧
として出力端子３５より出力される。
ベル信号が入力されるため、入力端子Ｂを選択し、Ｄフ
リップフロップ７７より出力されるｆCLK ／（Ｎ2 ・Ｎ
L ）の周波数信号をワンショットマルチバイブレータ２
に出力する。従って、このワンショットマルチバイブレ
ータ２および電圧変換回路３の作動により、ｆCLK ／
（Ｎ2 ・ＮL ）の周波数信号が電圧に変換され一定電圧
として出力端子３５より出力される。
【００４１】次に、入力パルス信号の周波数がデータＮ
H に対応する高域クランプ周波数より高くなった場合に
ついて説明する。この場合は、カウンタ５２のカウント
値がバイナリデータＮH と一致する前に、入力パルス信
号の次の立ち上がりにて、一致検出回路６１からのロー
レベル信号がＤフリップフロップ６２に記憶され、その
後カウンタ５２がクリアされる。従って、Ｄフリップフ
ロップ６２はローレベル信号を記憶して出力する。
H に対応する高域クランプ周波数より高くなった場合に
ついて説明する。この場合は、カウンタ５２のカウント
値がバイナリデータＮH と一致する前に、入力パルス信
号の次の立ち上がりにて、一致検出回路６１からのロー
レベル信号がＤフリップフロップ６２に記憶され、その
後カウンタ５２がクリアされる。従って、Ｄフリップフ
ロップ６２はローレベル信号を記憶して出力する。
【００４２】セレクタ８は、セレクト端子Ｓ１にローレ
ベル信号が入力されるため、入力端子Ａを選択し、Ｄフ
リップフロップ７３より出力されるｆCLK ／（Ｎ1 ・Ｎ
H ）の周波数信号をワンショットマルチバイブレータ２
に出力する。従って、このワンショットマルチバイブレ
ータ２および電圧変換回路３の作動により、ｆCLK ／
（Ｎ1 ・ＮH ）の周波数信号が電圧に変換され一定電圧
として出力端子３５より出力される。
ベル信号が入力されるため、入力端子Ａを選択し、Ｄフ
リップフロップ７３より出力されるｆCLK ／（Ｎ1 ・Ｎ
H ）の周波数信号をワンショットマルチバイブレータ２
に出力する。従って、このワンショットマルチバイブレ
ータ２および電圧変換回路３の作動により、ｆCLK ／
（Ｎ1 ・ＮH ）の周波数信号が電圧に変換され一定電圧
として出力端子３５より出力される。
【００４３】次に、図３に示す波形図を用いて入力パル
ス信号の周波数が低下（周期が増大）する場合について
説明する。信号入力端子１には、図３（Ａ）に示す入力
パルス信号が入力される。この入力パルス信号の立ち上
がりに同期してカウンタ５５は図３（Ｂ）に示すように
カウント作動を繰り返す。入力パルス信号の周波数が低
域クランプ周波数より高い間はカウンタ５５のカウント
値がバイナリデータＮL に達せず、一致検出回路６３
は、図３（Ｃ）に示すようにローレベル出力を維持し、
Ｄフリップフロップ６４も図３（Ｄ）に示すようにロー
レベル出力を維持する。
ス信号の周波数が低下（周期が増大）する場合について
説明する。信号入力端子１には、図３（Ａ）に示す入力
パルス信号が入力される。この入力パルス信号の立ち上
がりに同期してカウンタ５５は図３（Ｂ）に示すように
カウント作動を繰り返す。入力パルス信号の周波数が低
域クランプ周波数より高い間はカウンタ５５のカウント
値がバイナリデータＮL に達せず、一致検出回路６３
は、図３（Ｃ）に示すようにローレベル出力を維持し、
Ｄフリップフロップ６４も図３（Ｄ）に示すようにロー
レベル出力を維持する。
【００４４】一方、カウンタ７５は図３（Ｅ）に示すよ
うにカウント動作を繰り返し、Ｄフリップフロップ７７
は図３（Ｆ）に示すｆCLK ／（Ｎ2 ・ＮL ）の周波数信
号を出力している。従って、入力パルス信号の周波数が
低域クランプ周波数より高い間は、セレクタ８は、入力
パルス信号のエッジ検出を行った図３（Ｇ）に示すパル
スを出力し、このパルスにより電圧変換回路３は図３
（Ｉ）に示す電圧を出力する。
うにカウント動作を繰り返し、Ｄフリップフロップ７７
は図３（Ｆ）に示すｆCLK ／（Ｎ2 ・ＮL ）の周波数信
号を出力している。従って、入力パルス信号の周波数が
低域クランプ周波数より高い間は、セレクタ８は、入力
パルス信号のエッジ検出を行った図３（Ｇ）に示すパル
スを出力し、このパルスにより電圧変換回路３は図３
（Ｉ）に示す電圧を出力する。
【００４５】ここで、入力パルス信号の周波数が低域ク
ランプ周波数より低くなると、カウンタ５５のカウント
値がバイナリデータＮL に達し、一致検出回路６３は、
ハイレベル信号を出力し、Ｄフリップフロップ６４はハ
イレベル信号を保持して出力する（それぞれ図３（Ｂ）
（Ｃ）（Ｄ）参照）。従って、セレクタ８は、図３
（Ｆ）に示すｆCLK ／（Ｎ2 ・ＮL ）の周波数信号を選
択し出力する。この出力により電圧変換回路３にて変換
される電圧は図３（Ｉ）に示すように一定の電圧に変化
していく。
ランプ周波数より低くなると、カウンタ５５のカウント
値がバイナリデータＮL に達し、一致検出回路６３は、
ハイレベル信号を出力し、Ｄフリップフロップ６４はハ
イレベル信号を保持して出力する（それぞれ図３（Ｂ）
（Ｃ）（Ｄ）参照）。従って、セレクタ８は、図３
（Ｆ）に示すｆCLK ／（Ｎ2 ・ＮL ）の周波数信号を選
択し出力する。この出力により電圧変換回路３にて変換
される電圧は図３（Ｉ）に示すように一定の電圧に変化
していく。
【００４６】なお、入力パルス信号の周波数が増大（周
期が低下）する場合の各部波形図については、上記した
作動説明等から十分推察されるので、ここでは省略す
る。このように、上記実施例によれば、入力パルス信号
の周波数ｆｉｎが、クロック周波数ｆCLK 、分周比
Ｎ1 、Ｎ2 及び内部バイナリデータＮH 、ＮL により決
定される低域側クランプ周波数以下又は高域側クランプ
周波数以上となったときに、出力電圧値を一定値にクラ
ンプする。従って、図４（Ｂ）に示すように、電圧変換
回路３において、回路定数のばらつき等により、出力電
圧がＶL1→ＶL2、ＶH1→ＶH2と変動したとしても、クラ
ンプ周波数を一定とすることができる。このクランプ周
波数の精度はクロック周波数精度のみによって決まるた
め、クロック発生器４１に水晶発振器等を用いることに
より高い周波数精度を有するクランプ特性が得られる。
期が低下）する場合の各部波形図については、上記した
作動説明等から十分推察されるので、ここでは省略す
る。このように、上記実施例によれば、入力パルス信号
の周波数ｆｉｎが、クロック周波数ｆCLK 、分周比
Ｎ1 、Ｎ2 及び内部バイナリデータＮH 、ＮL により決
定される低域側クランプ周波数以下又は高域側クランプ
周波数以上となったときに、出力電圧値を一定値にクラ
ンプする。従って、図４（Ｂ）に示すように、電圧変換
回路３において、回路定数のばらつき等により、出力電
圧がＶL1→ＶL2、ＶH1→ＶH2と変動したとしても、クラ
ンプ周波数を一定とすることができる。このクランプ周
波数の精度はクロック周波数精度のみによって決まるた
め、クロック発生器４１に水晶発振器等を用いることに
より高い周波数精度を有するクランプ特性が得られる。
【００４７】なお、図４（Ａ）（Ｂ）は、横軸が対数目
盛りで記載されており、周波数ー電圧変換ゲインが回路
定数のばらつき等により所望の特性より小さくなった場
合、実際の特性が理想特性からずれていることを若干強
調して表している。また、本実施例において、内部バイ
ナリデータＮH 、ＮL の値をレジスタ等に格納しておく
などの方法により、クランプ周波数をシステムの要求に
応じて任意に変えることも可能である。
盛りで記載されており、周波数ー電圧変換ゲインが回路
定数のばらつき等により所望の特性より小さくなった場
合、実際の特性が理想特性からずれていることを若干強
調して表している。また、本実施例において、内部バイ
ナリデータＮH 、ＮL の値をレジスタ等に格納しておく
などの方法により、クランプ周波数をシステムの要求に
応じて任意に変えることも可能である。
【００４８】なお、上記実施例では、１つのクロックか
ら分周器４２、４３、第１、第２の分周回路によりそれ
ぞれ分周したクロックを得るようにしたものを示した
が、それぞれのクロック周波数を有する別々のクロック
を用いるようにしてもよい。その場合、入力パルス信号
をクランプする周波数とそのクロックにより設定される
上限、下限の周波数を一致させておくようにする必要が
ある。
ら分周器４２、４３、第１、第２の分周回路によりそれ
ぞれ分周したクロックを得るようにしたものを示した
が、それぞれのクロック周波数を有する別々のクロック
を用いるようにしてもよい。その場合、入力パルス信号
をクランプする周波数とそのクロックにより設定される
上限、下限の周波数を一致させておくようにする必要が
ある。
【００４９】また、そのようにクロックを別々に備える
場合には、それぞれにワンショットマルチバイブレータ
を設けるようにし、それらの出力を選択して電圧変換回
路３に加えるようにしてもよい。さらに、上記実施例で
は、上限、下限の周波数にクランプするようにしたもの
を示したが、所望の出力特性に応じてそのいずれか一方
のみのクランプとするようにしてもよい。 （第２実施例）この第２実施例では、入力パルス信号の
周期をディジタルの周期データに変換し、この周期デー
タを、高域クランプ周波数と低域クランプ周波数に対応
するバイナリデータＮH とＮL にてクランプし、このク
ランプされた周期データによりその周期データに対応す
る周期のパルス信号を作成し、このパルス信号を基に、
上記第１実施例と同様、ワンショットマルチバイブレー
タ２および電圧変換回路３により電圧に変換するように
している。
場合には、それぞれにワンショットマルチバイブレータ
を設けるようにし、それらの出力を選択して電圧変換回
路３に加えるようにしてもよい。さらに、上記実施例で
は、上限、下限の周波数にクランプするようにしたもの
を示したが、所望の出力特性に応じてそのいずれか一方
のみのクランプとするようにしてもよい。 （第２実施例）この第２実施例では、入力パルス信号の
周期をディジタルの周期データに変換し、この周期デー
タを、高域クランプ周波数と低域クランプ周波数に対応
するバイナリデータＮH とＮL にてクランプし、このク
ランプされた周期データによりその周期データに対応す
る周期のパルス信号を作成し、このパルス信号を基に、
上記第１実施例と同様、ワンショットマルチバイブレー
タ２および電圧変換回路３により電圧に変換するように
している。
【００５０】この第２実施例における具体的な回路構成
を図５に示す。分周回路２０１は、クロック入力端子４
からのクロックを分周し、周期ＴCLK1と周期ＴCLK2のク
ロックを出力する。カウント回路２１０は、信号入力端
子１からの入力パルス信号をカウントし、入力パルス信
号の周期を示すディジタルの周期データを出力する。こ
のカウント回路２１０は、入力パルス信号の立ち上がり
エッジを検出してエッジ検出信号を出力するエッジ検出
回路２１１と、クロック（周期ＴCLK1）をカウントし、
エッジ検出信号によりクリアされるカウンタ２１２と、
カウンタ２１２のカウント値をエッジ検出回路からのエ
ッジ検出信号のタイミングで保持するｎビットＤフリッ
プフロップ２１３により構成されている。従って、入力
パルス信号の立ち上がりエッジ間にカウントされたクロ
ック数が、入力パルス信号の周期を示すディジタルの周
期データとして出力される。
を図５に示す。分周回路２０１は、クロック入力端子４
からのクロックを分周し、周期ＴCLK1と周期ＴCLK2のク
ロックを出力する。カウント回路２１０は、信号入力端
子１からの入力パルス信号をカウントし、入力パルス信
号の周期を示すディジタルの周期データを出力する。こ
のカウント回路２１０は、入力パルス信号の立ち上がり
エッジを検出してエッジ検出信号を出力するエッジ検出
回路２１１と、クロック（周期ＴCLK1）をカウントし、
エッジ検出信号によりクリアされるカウンタ２１２と、
カウンタ２１２のカウント値をエッジ検出回路からのエ
ッジ検出信号のタイミングで保持するｎビットＤフリッ
プフロップ２１３により構成されている。従って、入力
パルス信号の立ち上がりエッジ間にカウントされたクロ
ック数が、入力パルス信号の周期を示すディジタルの周
期データとして出力される。
【００５１】この周期データは、周期設定回路２２０に
入力され、高域クランプ周波数と低域クランプ周波数に
対応するバイナリデータＮH とＮL にてクランプされ
る。この周期設定回路２２０は、図２のＮH 設定回路６
０、ＮL 設定回路７０と同様の回路（この図５には図示
されない）からのバイナリデータＮH 、ＮL と周期デー
タとをそれぞれ比較するディジタルコンパレータ２２
１、２２２と、この比較結果により、周期データ、バイ
ナリデータＮH 、ＮL のいずれかを出力するセレクタ２
２３とにより構成されている。従って、セレクタ２２３
からは、バイナリデータＮH 、ＮL にてクランプされた
周期データが出力される。
入力され、高域クランプ周波数と低域クランプ周波数に
対応するバイナリデータＮH とＮL にてクランプされ
る。この周期設定回路２２０は、図２のＮH 設定回路６
０、ＮL 設定回路７０と同様の回路（この図５には図示
されない）からのバイナリデータＮH 、ＮL と周期デー
タとをそれぞれ比較するディジタルコンパレータ２２
１、２２２と、この比較結果により、周期データ、バイ
ナリデータＮH 、ＮL のいずれかを出力するセレクタ２
２３とにより構成されている。従って、セレクタ２２３
からは、バイナリデータＮH 、ＮL にてクランプされた
周期データが出力される。
【００５２】パルス信号発生回路２３０は、出力された
周期データに対応した周期を有する一定パルス幅のパル
ス信号を出力する。このパルス信号発生回路２３０は、
分周回路２０１から出力される周期ＴCLK2のクロックを
カウントするカウンタ２３１と、このカウンタ２３１の
カウント値を周期設定回路２２０から出力された周期デ
ータと比較するディジタルコンパレータ２３２と、この
ディジタルコンパレータ２３２の出力を保持するＤフリ
ップフロップ２３３と、このＤフリップフロップ２３３
に周期ＴCLK2のクロックを反転したクロックを出力する
インバータ２３４と、ワンショットマルチバイブレータ
２とから構成されている。
周期データに対応した周期を有する一定パルス幅のパル
ス信号を出力する。このパルス信号発生回路２３０は、
分周回路２０１から出力される周期ＴCLK2のクロックを
カウントするカウンタ２３１と、このカウンタ２３１の
カウント値を周期設定回路２２０から出力された周期デ
ータと比較するディジタルコンパレータ２３２と、この
ディジタルコンパレータ２３２の出力を保持するＤフリ
ップフロップ２３３と、このＤフリップフロップ２３３
に周期ＴCLK2のクロックを反転したクロックを出力する
インバータ２３４と、ワンショットマルチバイブレータ
２とから構成されている。
【００５３】そして、カウンタ２３１は周期ＴCLK2のク
ロックをカウントし、そのカウント値が周期データに達
すると、ディジタルコンパレータ２３２からハイレベル
信号が出力され、そのハイレベル信号がＤフリップフロ
ップ２３３にて保持されるとともにカウンタ２３１がク
リアされる。そのクリアによりディジタルコンパレータ
２３２の出力がローレベルになり、インバータ２３４か
らの次のクロックによりＤフリップフロップ２３３の出
力がローレベルに変化する。従って、その動作を繰り返
すことにより、Ｄフリップフロップ２３３からパルス幅
ＴCLK2で周期データに対応する周期のパルス信号が出力
される。この出力されたパルス信号により、第１実施例
と同様にして、ワンショットマルチバイブレータ２、電
圧変換回路３にて出力電圧が作成される。
ロックをカウントし、そのカウント値が周期データに達
すると、ディジタルコンパレータ２３２からハイレベル
信号が出力され、そのハイレベル信号がＤフリップフロ
ップ２３３にて保持されるとともにカウンタ２３１がク
リアされる。そのクリアによりディジタルコンパレータ
２３２の出力がローレベルになり、インバータ２３４か
らの次のクロックによりＤフリップフロップ２３３の出
力がローレベルに変化する。従って、その動作を繰り返
すことにより、Ｄフリップフロップ２３３からパルス幅
ＴCLK2で周期データに対応する周期のパルス信号が出力
される。この出力されたパルス信号により、第１実施例
と同様にして、ワンショットマルチバイブレータ２、電
圧変換回路３にて出力電圧が作成される。
【００５４】上記構成において、その作動を図６に示す
タイミングチャートに従って説明する。この図６は、入
力パルス信号の周波数が時間とともに増大、すなわち周
期が時間とともに短くなっていく状態を示している。図
６（Ａ）に示す入力パルス信号の立ち上がりエッジがエ
ッジ検出回路２１１にて検出され、そのエッジ検出信号
によりカウンタ２１２のカウント値がＤフリップフロッ
プ２１３に取り込まれ、その直後カウンタ２１２はリセ
ットされる。図６（Ｂ）にＤフリップフロップ２１３の
出力データ（周期データ）を示す。ここで、その値ｎ
１、ｎ２、ｎ３…はそれぞれ図６（Ａ）の周期Ｔ１、Ｔ
２、Ｔ３…に対応している。
タイミングチャートに従って説明する。この図６は、入
力パルス信号の周波数が時間とともに増大、すなわち周
期が時間とともに短くなっていく状態を示している。図
６（Ａ）に示す入力パルス信号の立ち上がりエッジがエ
ッジ検出回路２１１にて検出され、そのエッジ検出信号
によりカウンタ２１２のカウント値がＤフリップフロッ
プ２１３に取り込まれ、その直後カウンタ２１２はリセ
ットされる。図６（Ｂ）にＤフリップフロップ２１３の
出力データ（周期データ）を示す。ここで、その値ｎ
１、ｎ２、ｎ３…はそれぞれ図６（Ａ）の周期Ｔ１、Ｔ
２、Ｔ３…に対応している。
【００５５】この周期データの値がＮL より小さく、Ｎ
H より大きい間は、セレクタ２３３はその周期データを
出力する。図２（Ｃ）にその出力される周期データを示
す。カウンタ２３１は、分周回路２０１からの周期Ｔ
CLK2のクロックをカウントしており、そのカウント値は
コンパレータ２３２にて周期データと比較される。そし
て、カウンタ２３１のカウント値が周期データ以上にな
る毎に、カウンタ２３１はリセットされ、またＤフリッ
プフロップ２３３からパルス幅ＴCLK2のパルス信号が出
力される。
H より大きい間は、セレクタ２３３はその周期データを
出力する。図２（Ｃ）にその出力される周期データを示
す。カウンタ２３１は、分周回路２０１からの周期Ｔ
CLK2のクロックをカウントしており、そのカウント値は
コンパレータ２３２にて周期データと比較される。そし
て、カウンタ２３１のカウント値が周期データ以上にな
る毎に、カウンタ２３１はリセットされ、またＤフリッ
プフロップ２３３からパルス幅ＴCLK2のパルス信号が出
力される。
【００５６】このカウンタ２３１のカウント値の変化を
図６（Ｄ）に示し、Ｄフリップフロップ２３３から出力
されるパルス信号の波形を図６（Ｅ）に示す。ここで、
パルス信号の周期ｔ１、ｔ２、ｔ３、ｔＨは、それぞれ
ｎ１・ＴCLK2、ｎ２・ＴCLK2、ｎ３・ＴCLK2、ＮH ・Ｔ
CLK2で表される。また、そのパルス信号に基づき、ワン
ショットマルチバイブレータ２、電圧変換回路３にて作
成された電圧波形は図６（Ｆ）に示すようになる。
図６（Ｄ）に示し、Ｄフリップフロップ２３３から出力
されるパルス信号の波形を図６（Ｅ）に示す。ここで、
パルス信号の周期ｔ１、ｔ２、ｔ３、ｔＨは、それぞれ
ｎ１・ＴCLK2、ｎ２・ＴCLK2、ｎ３・ＴCLK2、ＮH ・Ｔ
CLK2で表される。また、そのパルス信号に基づき、ワン
ショットマルチバイブレータ２、電圧変換回路３にて作
成された電圧波形は図６（Ｆ）に示すようになる。
【００５７】一方、周期データの値が小さくなり、ＮH
より小さくなると、コンパレータ２２１の出力がハイレ
ベルに変化し、その結果セレクタ２２３からＮH のデー
タが出力される。この出力されたＮH のデータに基づ
き、そのＮH に対応した周期のパルス信号がＤフリップ
フロップ回路２３３から出力され、電圧に変換される。
従って、入力パルス信号の周波数が高域クランプ周波数
にてクランプされ、電圧に変換されることになる。
より小さくなると、コンパレータ２２１の出力がハイレ
ベルに変化し、その結果セレクタ２２３からＮH のデー
タが出力される。この出力されたＮH のデータに基づ
き、そのＮH に対応した周期のパルス信号がＤフリップ
フロップ回路２３３から出力され、電圧に変換される。
従って、入力パルス信号の周波数が高域クランプ周波数
にてクランプされ、電圧に変換されることになる。
【００５８】同様にして、入力パルス信号の周波数が時
間とともに低下していく場合には、低域クランプ周波数
にてクランプされる。 （第３実施例）この第３実施例は、上記のような高域ク
ランプ周波数、低域クランプ周波数の２段階にてクラン
プするものでなく、複数の周波数で段階的に変化する電
圧パターンを作成するようにしたものである。
間とともに低下していく場合には、低域クランプ周波数
にてクランプされる。 （第３実施例）この第３実施例は、上記のような高域ク
ランプ周波数、低域クランプ周波数の２段階にてクラン
プするものでなく、複数の周波数で段階的に変化する電
圧パターンを作成するようにしたものである。
【００５９】この第３実施例の具体的な回路構成を図７
に示す。この図７に示すものは、図５に示す回路構成に
対し、周期設定回路２２０の構成を、ＲＯＭにて構成さ
れる記憶回路２４０とした点が異なり、他の構成につい
ては図５に示すものと同様である。このＲＯＭの中に
は、図８に示すように、カウント回路２１０から出力さ
れる周期データに対応して、段階的に変化する出力周期
データがテーブルとして記憶されている。具体的には、
周期データが０〜ａ１の間は出力周期データをｄ１と
し、ａ１〜ａ２の間はｄ２、ａ２〜ａ３の間はｄ３、ａ
２〜ａ３の間はｄ４…というように、所定の周期データ
の範囲毎に、一定の周期データを出力するようにしてい
る。従って、ＲＯＭの出力周期データに比例した周期を
有するパルス信号がパルス信号発生回路２３０から出力
され、その結果、入力信号周波数に対し、図９に示すよ
うに段階的に変化する電圧に変換されて出力される。
に示す。この図７に示すものは、図５に示す回路構成に
対し、周期設定回路２２０の構成を、ＲＯＭにて構成さ
れる記憶回路２４０とした点が異なり、他の構成につい
ては図５に示すものと同様である。このＲＯＭの中に
は、図８に示すように、カウント回路２１０から出力さ
れる周期データに対応して、段階的に変化する出力周期
データがテーブルとして記憶されている。具体的には、
周期データが０〜ａ１の間は出力周期データをｄ１と
し、ａ１〜ａ２の間はｄ２、ａ２〜ａ３の間はｄ３、ａ
２〜ａ３の間はｄ４…というように、所定の周期データ
の範囲毎に、一定の周期データを出力するようにしてい
る。従って、ＲＯＭの出力周期データに比例した周期を
有するパルス信号がパルス信号発生回路２３０から出力
され、その結果、入力信号周波数に対し、図９に示すよ
うに段階的に変化する電圧に変換されて出力される。
【００６０】なお、その記憶回路２４０として、ＥＰＲ
ＯＭのような書換え可能なメモリを用い、ＥＰＲＯＭに
記憶されるデータを変えることにより、所望のＦ−Ｖ変
換特性を得ることができる。その場合、電気的に書換え
可能なＥＥＰＲＯＭを用いれば、一層容易にデータの書
換えを行うことができる。
ＯＭのような書換え可能なメモリを用い、ＥＰＲＯＭに
記憶されるデータを変えることにより、所望のＦ−Ｖ変
換特性を得ることができる。その場合、電気的に書換え
可能なＥＥＰＲＯＭを用いれば、一層容易にデータの書
換えを行うことができる。
【図１】本発明の第１実施例を示す回路構成図である。
【図２】図１に示す実施例をより具体的に構成した実施
例を示す回路構成図である。
例を示す回路構成図である。
【図３】図２に示す構成の各部の信号波形を示す波形図
である。
である。
【図４】従来構成と本実施例におけるそれぞれの、入力
パルス信号と出力電圧の特性を示す特性図である。
パルス信号と出力電圧の特性を示す特性図である。
【図５】本発明の第２実施例を示す回路構成図である。
【図６】図５に示す構成の各部の信号波形を示す波形図
である。
である。
【図７】本発明の第３実施例を示す回路構成図である。
【図８】図７中の記憶回路に記憶されているテーブルの
内容を示す図である。
内容を示す図である。
【図９】第３実施例における入力信号周波数と出力電圧
との関係を示す特性図である。
との関係を示す特性図である。
【図１０】従来の構成を示す回路構成図である。
１…信号入力端子、２…ワンショットマルチバイブレー
タ、３…電圧変換回路 ４…クロック入力端子、５…カウンタ、６ａ、６ｂ…コ
ンパレータ、７ａ、７ｂ…分周回路、８…セレクタ。
タ、３…電圧変換回路 ４…クロック入力端子、５…カウンタ、６ａ、６ｂ…コ
ンパレータ、７ａ、７ｂ…分周回路、８…セレクタ。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｇ０１Ｒ 23/15 Ｇ０１Ｒ 23/15 Ｈ
(56)参考文献 特開 昭54−25877（ＪＰ，Ａ)
特開 平２−242168（ＪＰ，Ａ)
特開 平３−110482（ＪＰ，Ａ)
実開 昭57−61569（ＪＰ，Ｕ)
実開 平５−47872（ＪＰ，Ｕ)
実開 平３−35474（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01R 23/06
G01R 23/15
G01P 3/489
Claims (10)
- 【請求項１】 入力パルス信号の周波数を電圧に変換す
る電圧変換手段を備えた周波数ー電圧変換装置におい
て、 前記入力パルス信号の周波数が、所定のクランプ周波数
に達したか否かを判定する周波数判定手段と、 前記クランプ周波数を有する設定パルス信号を出力する
設定パルス信号発生手段と、 前記周波数判定手段の判定結果に基づき、前記入力パル
ス信号の周波数が前記クランプ周波数に達しない時は、
前記入力パルス信号の周波数を前記電圧変換手段にて電
圧に変換させ、前記入力パルス信号の周波数が前記クラ
ンプ周波数に達すると、前記設定パルス信号発生手段か
らの設定パルス信号のクランプ周波数を前記電圧変換手
段にて電圧に変換させる手段とを備えたことを特徴とす
る周波数ー電圧変換装置。 - 【請求項２】 入力パルス信号の周期を各周期ごとに計
数するカウント手段と、 このカウント手段により計数された入力パルス信号の周
期とクランプ周波数に対応して設定された設定周期とを
前記入力パルス信号の周期毎に比較して比較結果を出力
する比較手段と、 前記設定周期を有する一定周期の設定パルス信号を発生
する設定パルス信号発生手段と、 前記比較手段の比較結果により、前記設定パルス信号発
生手段からの設定パルス信号及び前記入力パルス信号の
いずれかを選択して電圧変換用のパルス信号を出力する
選択出力手段と、 この選択出力手段より出力されたパルス信号の周波数を
電圧に変換する電圧変換手段とを備えたことを特徴とす
る周波数ー電圧変換装置。 - 【請求項３】入力パルス信号のエッジを検出してエッジ
検出信号を出力するエッジ検出手段と、 このエッジ検出手段からエッジ検出信号が出力される毎
に前記入力パルス信号の周期を各周期ごとに計数するカ
ウント手段と、 クランプ周波数に対応して設定された設定周期のデータ
を出力する設定データ出力手段と、 前記カウント手段により計数された入力パルス信号の周
期を示すデータと前記設定データ出力手段から出力され
た設定周期のデータとを比較し比較結果を出力する比較
手段と、 前記設定周期を有する一定周期の設定パルス信号を発生
する設定パルス信号発生手段と、 前記比較手段の比較結果により、前記設定パルス信号発
生手段からの設定パルス信号及び前記入力パルス信号の
いずれかを選択して電圧変換用のパルス信号を出力する
選択出力手段と、 この選択出力手段より出力されたパルス信号の周波数を
電圧に変換する電圧変換手段とを備えたことを特徴とす
る周波数ー電圧変換装置。 - 【請求項４】 前記選択出力手段は、前記設定パルス信
号発生手段からの設定パルス信号及び前記入力パルス信
号のいずれかを選択するセレクト手段と、このセレクト
手段からの出力のエッジをトリガとして一定幅のパルス
信号を発生する一定幅パルス信号発生手段とを有するこ
とを特徴とする請求項２又は３に記載の周波数ー電圧変
換装置。 - 【請求項５】 前記電圧変換手段は、前記一定幅パルス
信号発生手段からの一定幅のパルス信号によりスイッチ
ング作動するスイッチング手段を有し、定電流源からの
定電流を前記スイッチング手段を介し並列に接続された
抵抗とコンデンサとからなる時定数回路に供給し、前記
抵抗に発生する電圧を出力電圧とするものであることを
特徴とする請求項４に記載の周波数ー電圧変換装置。 - 【請求項６】 所定周波数のクロックを発生するクロッ
ク発生手段を備え、前記カウント手段は前記クロック発
生手段からのクロックに基づき前記計数作動を行うもの
であって、前記設定パルス信号発生手段は前記クロック
発生手段からのクロックを分周して前記設定周期を有す
るパルス信号を発生することを特徴とする請求項２乃至
５のいずれか１つに記載の周波数ー電圧変換装置。 - 【請求項７】 入力パルス信号の周期を計測して周期デ
ータを出力する周期計測手段と、 所定の周波数で変化するパターンの周波数ー電圧特性を
得るために、前記出力された周期データをデータ変換す
る周期データ変換手段と、 この変換された周期データに基づき、その周期データに
対応した周期を有しパルス幅が一定のパルス信号を発生
するパルス信号発生手段と、 この発生されたパルス信号のデューティ比に比例した電
圧を出力する電圧出力手段とを備えたことを特徴とする
周波数ー電圧変換装置。 - 【請求項８】 前記周期データ変換手段は、前記周期デ
ータをクランプデータによりクランプするクランプ手段
を有することを特徴とする請求項７に記載の周波数ー電
圧変換装置。 - 【請求項９】 前記周期データ変換手段は、前記周期デ
ータを変換するための変換特性を記憶する記憶手段を有
することを特徴とする請求項７に記載の周波数ー電圧変
換装置。 - 【請求項１０】 前記記憶手段は、前記周期データの大
きさに対して変換される周期データが段階的に変化する
変換特性を記憶することを特徴とする請求項９に記載の
周波数ー電圧変換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09521895A JP3473165B2 (ja) | 1994-05-31 | 1995-04-20 | 周波数ー電圧変換装置 |
| US08/455,895 US5708378A (en) | 1994-05-31 | 1995-05-31 | Frequency-to-voltage converting apparatus |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11782294 | 1994-05-31 | ||
| JP6-117822 | 1994-05-31 | ||
| JP09521895A JP3473165B2 (ja) | 1994-05-31 | 1995-04-20 | 周波数ー電圧変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0850151A JPH0850151A (ja) | 1996-02-20 |
| JP3473165B2 true JP3473165B2 (ja) | 2003-12-02 |
Family
ID=26436492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09521895A Expired - Fee Related JP3473165B2 (ja) | 1994-05-31 | 1995-04-20 | 周波数ー電圧変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5708378A (ja) |
| JP (1) | JP3473165B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8015792B2 (en) | 2007-01-08 | 2011-09-13 | United Technologies Corporation | Timing control system for pulse detonation engines |
| US8824252B2 (en) * | 2007-09-29 | 2014-09-02 | Mediatek Inc. | Signal clamping device and method thereof and related optical storage system |
| JP5686071B2 (ja) * | 2011-08-26 | 2015-03-18 | 株式会社デンソー | クロック周波数検出装置 |
| WO2014067561A1 (en) * | 2012-10-30 | 2014-05-08 | Pyroban Ltd. | Engine over speed detection circuit and method |
| CN110174567B (zh) * | 2019-05-16 | 2024-07-30 | 长江大学 | 一种电子设备故障检测电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3778638A (en) * | 1972-11-09 | 1973-12-11 | Gen Electric | Frequency-to-voltage converter having high noise immunity |
| JPS57152218A (en) * | 1981-03-13 | 1982-09-20 | Pioneer Electronic Corp | Frequency and voltage converting circuit |
-
1995
- 1995-04-20 JP JP09521895A patent/JP3473165B2/ja not_active Expired - Fee Related
- 1995-05-31 US US08/455,895 patent/US5708378A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0850151A (ja) | 1996-02-20 |
| US5708378A (en) | 1998-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5568071A (en) | Pulse phase difference encoding circuit | |
| KR100721349B1 (ko) | 확산 스펙트럼 클록 생성기를 제어하기 위한 방법 및 확산 스펙트럼 클록 생성 회로 | |
| JPWO2006038468A1 (ja) | 位相差測定回路 | |
| US5264844A (en) | Apparatus for detecting rotational angular position for internal combustion engine | |
| JPH1010179A (ja) | 遅延素子試験装置および試験機能を有する集積回路 | |
| JP3473165B2 (ja) | 周波数ー電圧変換装置 | |
| US6597735B1 (en) | Timer assembly for generating a PWM signal | |
| KR100205354B1 (ko) | 데이터 분리 회로 | |
| US4626621A (en) | Circuit for generating a position in digital form | |
| US6563350B1 (en) | Timing signal generator employing direct digital frequency synthesis | |
| KR100576827B1 (ko) | 주파수 측정회로 및 이를 이용한 반도체 메모리 장치 | |
| JP3458457B2 (ja) | 車速検出装置 | |
| US6693845B2 (en) | Semiconductor device having PLL-circuit | |
| JPH11177427A (ja) | 信号位相差検出回路及び信号位相差検出方法 | |
| JP3201437B2 (ja) | 波形発生器のトリガ同期化回路 | |
| JPH1114714A (ja) | 半導体試験装置 | |
| JP3057734B2 (ja) | 遅延掃引回路 | |
| JP3864583B2 (ja) | 可変遅延回路 | |
| JPH06104740A (ja) | 入力信号のエッジ時刻測定回路及びディジタルｐｌｌ装置 | |
| JP2908080B2 (ja) | 可変分周回路 | |
| JP2936800B2 (ja) | 信号発生装置 | |
| JPS62280656A (ja) | パルス発生器 | |
| JP2001292058A (ja) | クロック分周装置 | |
| JP3163244B2 (ja) | 多位相補間を用いてパルス幅をディジタル値に変換する回路 | |
| JPH0769358B2 (ja) | 周波数―電圧変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |