JP2936800B2 - 信号発生装置 - Google Patents
信号発生装置Info
- Publication number
- JP2936800B2 JP2936800B2 JP3154439A JP15443991A JP2936800B2 JP 2936800 B2 JP2936800 B2 JP 2936800B2 JP 3154439 A JP3154439 A JP 3154439A JP 15443991 A JP15443991 A JP 15443991A JP 2936800 B2 JP2936800 B2 JP 2936800B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- clock
- output
- pulse input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Pulse Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、たとえば映像同期信号
により映像帰線期間のブランキング信号の出力などに適
用して好適な信号発生装置に関する。
により映像帰線期間のブランキング信号の出力などに適
用して好適な信号発生装置に関する。
【０００２】
【従来の技術】近年、映像機器において入力される映像
信号はハイビジョンやコンピューター映像など、より高
周波になりつつある。そのためその映像信号の帰線期間
が短くなり、その帰線期間映像を消去するブランキング
信号もより高精度な信号が必要とされるようになってき
た。
信号はハイビジョンやコンピューター映像など、より高
周波になりつつある。そのためその映像信号の帰線期間
が短くなり、その帰線期間映像を消去するブランキング
信号もより高精度な信号が必要とされるようになってき
た。
【０００３】従来のブランキング信号発生装置には、た
とえばコンデンサと抵抗の時定数を利用した単安定マル
チバイブレイターで構成したものがある。
とえばコンデンサと抵抗の時定数を利用した単安定マル
チバイブレイターで構成したものがある。
【０００４】以下に従来のブランキング信号発生装置に
ついて、図３および図４を用いて説明する。この装置で
は、パルス入力信号として同期信号を入力したとき、パ
ルス入力信号２１の立ち上がりを利用して単安定マルチ
バイブレイター２５によって信号を１周期近く（τ1）
遅らせて出力する。そして、単安定マルチバイブレイタ
ー１６によって、単安定マルチバイプレータ２５のパル
ス出力信号２２の反転信号２３の立ち上がりを利用して
入力信号２１よりパルス幅の広いブランキング信号２４
を出力している。その遅延時間（τ1）は単安定マルチ
バイブレイター２５のコンデンサ１７の容量と抵抗１８
の値によって調節し、またブランキング信号２４のパル
ス幅（τ2）は単安定マルチバイブレイター１６のコン
デンサ１９の容量と抵抗２０の値によって調節し出力し
ている。
ついて、図３および図４を用いて説明する。この装置で
は、パルス入力信号として同期信号を入力したとき、パ
ルス入力信号２１の立ち上がりを利用して単安定マルチ
バイブレイター２５によって信号を１周期近く（τ1）
遅らせて出力する。そして、単安定マルチバイブレイタ
ー１６によって、単安定マルチバイプレータ２５のパル
ス出力信号２２の反転信号２３の立ち上がりを利用して
入力信号２１よりパルス幅の広いブランキング信号２４
を出力している。その遅延時間（τ1）は単安定マルチ
バイブレイター２５のコンデンサ１７の容量と抵抗１８
の値によって調節し、またブランキング信号２４のパル
ス幅（τ2）は単安定マルチバイブレイター１６のコン
デンサ１９の容量と抵抗２０の値によって調節し出力し
ている。
【０００５】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、装置内の温度変化によってコンデンサの
容量と抵抗の値が変化し、その結果パルス幅τ2や遅延
時間τ1が変化するため信頼性が劣るという欠点があ
る。
うな構成では、装置内の温度変化によってコンデンサの
容量と抵抗の値が変化し、その結果パルス幅τ2や遅延
時間τ1が変化するため信頼性が劣るという欠点があ
る。
【０００６】さらに、パルス幅を変更する際、コンデン
サの容量と抵抗の値をその度に変更する必要があり、ま
たブランキングの後縁を固定して前縁を変更するときは
単安定マルチバイブレイター２５のコンデンサ１７の容
量と抵抗１８の値を変更すると同時に、単安定マルチバ
イブレイター１６のコンデンサ１９の容量と抵抗２０の
値をも同時に変更しなければならないという欠点があっ
た。
サの容量と抵抗の値をその度に変更する必要があり、ま
たブランキングの後縁を固定して前縁を変更するときは
単安定マルチバイブレイター２５のコンデンサ１７の容
量と抵抗１８の値を変更すると同時に、単安定マルチバ
イブレイター１６のコンデンサ１９の容量と抵抗２０の
値をも同時に変更しなければならないという欠点があっ
た。
【０００７】本発明は上述の欠点に鑑み、出力信号の前
縁と後縁の時間的位置の温度変化に対する安定性を得る
とともに、出力信号の前縁と後縁の時間的位置の容易な
変更を可能とすることを目的とする。
縁と後縁の時間的位置の温度変化に対する安定性を得る
とともに、出力信号の前縁と後縁の時間的位置の容易な
変更を可能とすることを目的とする。
【０００８】
【課題を解決するための手段】上記問題を解決するため
に、本発明はあるパルス入力信号に同期したクロック信
号を出力するクロック発生器と、そのパルス入力信号を
クロック信号に同期して遅らせることのできるシフトレ
ジスタと、クロック信号によってパルス入力信号を一定
の値でカウントするカウンタと、カウンタの値と比較デ
ータとの大小を比較してパルス信号を出力する比較器
と、そのパルス信号をクロック信号に同期してクロック
信号の１周期分遅延させて出力するデータラッチとを備
え、あるパルス入力信号に対して任意に決められる相対
的な位置とパルス幅を持つパルス出力信号を出力するこ
とができる構成とする。
に、本発明はあるパルス入力信号に同期したクロック信
号を出力するクロック発生器と、そのパルス入力信号を
クロック信号に同期して遅らせることのできるシフトレ
ジスタと、クロック信号によってパルス入力信号を一定
の値でカウントするカウンタと、カウンタの値と比較デ
ータとの大小を比較してパルス信号を出力する比較器
と、そのパルス信号をクロック信号に同期してクロック
信号の１周期分遅延させて出力するデータラッチとを備
え、あるパルス入力信号に対して任意に決められる相対
的な位置とパルス幅を持つパルス出力信号を出力するこ
とができる構成とする。
【０００９】
【作用】本発明は上記した構成によって、コンデンサと
抵抗を用いないため温度変化の影響を受けにくくしてい
る。また、パルス入力信号より作成したクロック信号
と、そのクロック信号によってパルス入力信号を常に一
定の値でカウントしたカウントデータとを利用して、パ
ルス出力信号を出力することにより、正確にパルス出力
信号を出力することができる。さらに容易にパルス出力
信号を、パルス入力信号に対して任意に決められる相対
的な位置とパルス幅を変えることができる。
抵抗を用いないため温度変化の影響を受けにくくしてい
る。また、パルス入力信号より作成したクロック信号
と、そのクロック信号によってパルス入力信号を常に一
定の値でカウントしたカウントデータとを利用して、パ
ルス出力信号を出力することにより、正確にパルス出力
信号を出力することができる。さらに容易にパルス出力
信号を、パルス入力信号に対して任意に決められる相対
的な位置とパルス幅を変えることができる。
【００１０】
【実施例】以下図面に基づいて、本発明を映像機器での
ブランキング信号発生器に適用した一実施例を詳述す
る。
ブランキング信号発生器に適用した一実施例を詳述す
る。
【００１１】図１は、本発明の一実施例における信号発
生装置のブロック図、図２はこの実施例を説明するため
の信号のタイムチャートである。
生装置のブロック図、図２はこの実施例を説明するため
の信号のタイムチャートである。
【００１２】図１において、まずパルス入力信号７よ
り、クロック発生器２によってパルス入力信号７の１周
期分において常に一定の数のクロックが入るクロック信
号８を出力する。またパルス入力信号７の反転信号９を
シフトレジスタ１の入力及びシフトレジスタ１のクリア
入力とし、クロック入力に上記のクロック信号８を用い
る。その結果、出力信号は図２の１０のようになり、そ
の反転信号は図２の１１のようにパルス入力信号７より
一定クロックだけ立ち下がりの遅い信号となる。この立
ち上がりの位置はシフトレジスタ１におけるシフトレジ
スタ段数を変更するだけで容易に変更ができる。
り、クロック発生器２によってパルス入力信号７の１周
期分において常に一定の数のクロックが入るクロック信
号８を出力する。またパルス入力信号７の反転信号９を
シフトレジスタ１の入力及びシフトレジスタ１のクリア
入力とし、クロック入力に上記のクロック信号８を用い
る。その結果、出力信号は図２の１０のようになり、そ
の反転信号は図２の１１のようにパルス入力信号７より
一定クロックだけ立ち下がりの遅い信号となる。この立
ち上がりの位置はシフトレジスタ１におけるシフトレジ
スタ段数を変更するだけで容易に変更ができる。
【００１３】さらに、パルス入力信号７をクリア入力と
して、クロック信号８をカウントするカウンタ３の出力
データとパルス入力信号７より、予めカウンタ３の出力
データのパルス入力信号７一周期分より小さく設定して
おいた比較データ４とを比較器５においてその大小を比
較した出力は、図２の１２のようになる。その結果、出
力信号１３はパルス入力信号７より数クロックだけ早く
立ち上がり、パルス入力信号７が立ち上がるときに立ち
下がる信号となる。この出力信号１３の立ち上がる位置
も比較データ４を変化させるだけで容易に変更ができ
る。
して、クロック信号８をカウントするカウンタ３の出力
データとパルス入力信号７より、予めカウンタ３の出力
データのパルス入力信号７一周期分より小さく設定して
おいた比較データ４とを比較器５においてその大小を比
較した出力は、図２の１２のようになる。その結果、出
力信号１３はパルス入力信号７より数クロックだけ早く
立ち上がり、パルス入力信号７が立ち上がるときに立ち
下がる信号となる。この出力信号１３の立ち上がる位置
も比較データ４を変化させるだけで容易に変更ができ
る。
【００１４】この比較器５の出力信号１２をデータラッ
チ６においてクロック信号８によりラッチし、クロック
の１周期分遅れてかつクロックに同期している信号１３
としている。
チ６においてクロック信号８によりラッチし、クロック
の１周期分遅れてかつクロックに同期している信号１３
としている。
【００１５】したがって、ＯＲ回路１５で信号１１と信
号１３とのＯＲをとると、パルス入力信号７のパルス幅
を前後に広げた、パルス出力信号１４が得られることに
なる。
号１３とのＯＲをとると、パルス入力信号７のパルス幅
を前後に広げた、パルス出力信号１４が得られることに
なる。
【００１６】
【発明の効果】前記実施例の説明より明らかなように本
発明の信号発生装置によれば、パルス入力信号より作成
したクロック信号とそのクロック信号によってパルス入
力信号を常に一定の値でカウントしたカウントデータを
利用してパルス出力信号を出力するために、パルス入力
信号に対する相対的な位置とパルス幅が共に温度変化の
影響を受けないパルス出力信号を出力することができ
る。
発明の信号発生装置によれば、パルス入力信号より作成
したクロック信号とそのクロック信号によってパルス入
力信号を常に一定の値でカウントしたカウントデータを
利用してパルス出力信号を出力するために、パルス入力
信号に対する相対的な位置とパルス幅が共に温度変化の
影響を受けないパルス出力信号を出力することができ
る。
【図１】本発明の一実施例における信号発生装置のブロ
ック図
ック図
【図２】一実施例の動作を説明するための信号発生装置
における信号のタイムチャート
における信号のタイムチャート
【図３】従来の技術による信号発生装置のブロック図
【図４】従来の技術による信号発生装置における信号の
タイムチャート
タイムチャート
１ シフトレジスタ ２ クロック発生器 ３ カウンタ ４ 比較データ ５ 比較器 ６ データラッチ ７ パルス入力信号 １４ パルス出力信号
Claims (1)
- 【請求項１】 パルス入力信号に同期して前記パルス入
力信号の一周期の間において所定数のクロック信号を出
力するクロック発生器と、前記パルス入力信号を前記ク
ロック信号に同期して遅延させるためのシフトレジスタ
と、前記クロック信号によってパルス入力信号を一定の
値でカウントするカウンタと、前記パルス入力信号をカ
ウントしたカウンタ値と比較するためのデータ信号を出
力するための比較データ発生器と、前記カウンタから出
力されるカウンタ値と前記比較データ発生器から出力さ
れる比較データとの大小を比較してパルス信号を出力す
る比較器と、前記比較器から出力されるパルス信号を前
記クロック発生器からのクロック信号に同期してクロッ
ク信号の一周期分遅延させて出力するデータラッチと、
前記シフトレジスタにおいて前記クロック信号に同期し
て遅延させられたパルス入力信号と前記データラッチに
おいて前記クロック信号に同期してクロック信号の一周
期分遅延させられたパルス信号とのＯＲをとるＯＲ回路
とを備え、 前記パルス入力信号に対して任意に決められる相対的な
位置とパルス幅を持つパルス信号が前記ＯＲ回路から出
力されるようにしたことを特徴とする信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3154439A JP2936800B2 (ja) | 1991-06-26 | 1991-06-26 | 信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3154439A JP2936800B2 (ja) | 1991-06-26 | 1991-06-26 | 信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH057136A JPH057136A (ja) | 1993-01-14 |
| JP2936800B2 true JP2936800B2 (ja) | 1999-08-23 |
Family
ID=15584222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3154439A Expired - Fee Related JP2936800B2 (ja) | 1991-06-26 | 1991-06-26 | 信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2936800B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3281298B2 (ja) | 1997-09-22 | 2002-05-13 | シャープ株式会社 | 液晶表示素子の駆動装置 |
| JP3516330B2 (ja) * | 1997-10-27 | 2004-04-05 | シャープ株式会社 | 信号作成回路 |
-
1991
- 1991-06-26 JP JP3154439A patent/JP2936800B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH057136A (ja) | 1993-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8280559B2 (en) | Apparatus and method for providing cooling to multiple components | |
| US5592659A (en) | Timing signal generator | |
| JP3338776B2 (ja) | 半導体装置 | |
| JP2936800B2 (ja) | 信号発生装置 | |
| JPH0411051B2 (ja) | ||
| KR100242972B1 (ko) | 평판 디스플레이 장치의 트래킹 조정 회로 | |
| KR970701474A (ko) | 수직 위치 지터 제거 방법 및 회로(Vertical position-jitter elimination) | |
| JP2775822B2 (ja) | インバータのオンディレイ回路 | |
| JPH066835A (ja) | 水平周波数測定回路 | |
| JPH06209243A (ja) | デューティファクタ補償回路 | |
| JP2000138588A (ja) | パルス幅信号変換回路 | |
| KR100393421B1 (ko) | 동기식 에이에프 변환기의 카운터 시스템 | |
| US5357545A (en) | Synchronizing signal detecting circuit | |
| JP3147129B2 (ja) | タイミング発生装置 | |
| US6115437A (en) | Synchronizing circuit | |
| JP2605894B2 (ja) | トリガ信号発生器 | |
| JPH0645894A (ja) | 遅延パルス発生回路 | |
| JP3417793B2 (ja) | クロック同期装置 | |
| JP2605895B2 (ja) | トリガ信号発生器 | |
| KR0123725B1 (ko) | 비디오헤드 스위칭펄스 자동조절장치 | |
| JPH07200095A (ja) | データ転送回路 | |
| JPH0481123A (ja) | パルス発生回路 | |
| JPH0710042B2 (ja) | タイミング信号発生装置 | |
| JPH0738686B2 (ja) | 水平同期回路 | |
| JPH0537361A (ja) | 同期式カウンタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |