JP3417793B2 - クロック同期装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、テレビジョン画面
に文字を表示するオンスクリーンディスプレイ装置に使
用される表示文字出力タイミングクロック(以下、ドッ
トクロックと呼ぶ)の生成を行うクロック同期装置に関
するものである。

【０００２】

【従来の技術】従来より、オンスクリーンディスプレイ
装置に使用されるドットクロックとしては、ＬＣ発振器
が用いられている。以下、従来のクロック同期装置につ
いて説明する。

【０００３】図５は従来のクロック同期装置の構成を示
したもので、１は一方の入力端から同期信号を入力する
ＮＯＲゲート回路、２はＮＯＲゲート回路１の他方の入
力端と出力端との間に接続されたインダクタンス素子、
３はインダクタンス素子２の一端とアース間に接続され
たコンデンサー、４はインダクタンス素子２の他端とア
ース間に接続された容量値可変のトリマーコンデンサー
である。

【０００４】以上のように構成されたクロック同期装置
について、以下、その動作を説明する。まず、同期信号
がＨレベルの時、ＮＯＲゲート１の出力がＬレベルとな
る。次に同期信号がＬレベルになると、ＮＯＲゲートは
増幅器として働き、インダクタンス素子２とコンデンサ
ー３、およびトリマーコンデンサー４で決定される発振
周波数で発振を開始する。発振の開始は同期信号がＨレ
ベルからＬレベルに変化するタイミングに依存している
ため、ＮＯＲゲート１の出力は同期信号に同期したクロ
ックとなる。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来の構成では、インダクタンス素子、コンデンサーおよ
びトリマーコンデンサーは半導体装置の外部につける必
要があるので、半導体装置側にＬＣ発振専用の２つの端
子が必要になり、また半導体装置外部の外付け部品も多
くなるという問題があった。また、インダクタンス素子
やコンデンサーなどの外付け部品を使用すると、部品毎
に発振周波数がばらつくため、このクロック同期装置を
搭載する製品の出荷時に、トリマーコンデンサーを調整
して発振周波数の調整を行う工程調整が必要になるとい
う問題があった。さらに、ＬＣ発振を行うことによる電
磁妨害波の対策が必要になるという問題もあった。

【０００６】本発明は上記従来の問題点を解決するもの
で、ＬＣ発振とは別の方法で同様の働きをさせ、クロッ
ク同期装置搭載製品の出荷時の工程調整を不要にするこ
とができるクロック同期装置を提供することを目的とす
る。

【０００７】

【課題を解決するための手段】この目的を達成するため
に本発明のクロック同期装置は、マイクロコンピュータ
装置の水晶発振クロック等の、発振周波数にばらつきが
少なく、本来、別の目的で使用されるクロックを使用
し、このクロックに同期したのこぎり波をつくるのこぎ
り波発生手段と、同期信号終了端でののこぎり波の電圧
とその後ののこぎり波の電圧との比較出力を得る回路か
ら構成されている。

【０００８】従って、請求項１に記載の発明は、入力す
るクロックに同期してのこぎり波を発生する第１ののこ
ぎり波発生手段、前記第１ののこぎり波発生手段の出力
端に一端が接続された第１のコンデンサー、前記第１の
コンデンサーの他端に入力端が接続された第１のインバ
ータ回路および同期信号の入力期間に前記第１のインバ
ータ回路の入出力端を短絡する第１のスイッチング素子
からなる回路を単位ブロックとし、入力するクロックの
位相の種類だけの複数の回路ブロックと、前記複数の回
路ブロックの出力のうち、同期信号に同期した出力を選
択して出力する出力選択手段とを備えた構成とする。

【０００９】この構成により、本来、別の目的で使用さ
れるクロックでも、同期信号終了端に同期するためにク
ロック同期装置としてＬＣ発振と同様の動作が可能にな
る。またＬＣ発振が不要になることで半導体装置側のＬ
Ｃ発振専用の２端子が不要となり、外付け部品も不要に
することができ、電磁妨害波対策を不要にすることがで
きる。

【００１０】また、請求項２に記載の発明は、入力する
クロックに同期してのこぎり波を発生する第２ののこぎ
り波発生手段と、前記第２ののこぎり波発生手段の出力
端に一端が接続され、キャリブレーション信号の入力期
間に導通する第２のスイッチング素子と、一端に制御電
圧が印加され、キャリブレーション信号の非入力期間に
導通する第３のスイッチング素子と、前記第２のスイッ
チング素子の他端と前記第３のスイッチング素子の他端
の両方に一端が接続された第２のコンデンサーと、前記
第２のコンデンサーの他端に入力端が接続された第２の
インバータ回路と、キャリブレーション信号の非入力期
間に前記第２のインバータ回路の入出力端を短絡する第
４のスイッチング素子と、キャリブレーション開始時に
リセットされ、前記第２のインバータ回路の出力をカウ
ントするカウンタと、前記カウンタのカウント値をアナ
ログ電圧に変換するＤ／Ａコンバータとを備え、前記Ｄ
／Ａコンバータの出力電圧を前記第２ののこぎり波発生
手段および請求項１に記載のすべての第１ののこぎり波
発生手段にフィードバックし、出力されるすべてののこ
ぎり波の振幅を所定の範囲に収めるキャリブレーション
装置を付加した構成とするものである。

【００１１】この構成により、のこぎり波発生手段の振
幅がばらついても、キャリブレーション装置により所定
の振幅範囲に収めるため、振幅が大きいことにより生じ
るスイッチング素子の電流漏れによる性能の低下やイン
バータへの過大な電圧印加を防止することができる。

【００１２】ところで、入力クロックの周期が変化する
と、のこぎり波発生手段の振幅が変化するが、上記キャ
リブレーションにより所定の振幅に収められる。言い替
えれば、上記キャリブレーション装置の使用により、よ
り広範な周期の入力クロックを使用することが可能にな
るということである。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら詳細に説明する。 (実施の形態１)図１は、本発明の実施の形態１における
クロック同期装置の構成を示したものである。図１にお
いて、５は入力クロックＣＫ1に同期してのこぎり波を
発生するのこぎり波発生器、６はのこぎり波発生器５の
出力端に一端が接続されたコンデンサー、７はコンデン
サー６の他端に入力端が接続されたインバータ回路、８
は同期信号の入力期間にインバータ回路７の入出力端を
短絡するスイッチング素子である。また、９は入力クロ
ックＣＫ2に同期してのこぎり波を発生するのこぎり波
発生器、10はのこぎり波発生器９の出力端に一端が接続
されたコンデンサー、11はコンデンサー10の他端に入力
端が接続されたインバータ回路、12は同期信号の入力期
間にインバータ回路11の入出力端を短絡するスイッチン
グ素子である。13はインバータ回路７，11の出力のう
ち、同期信号に同期した方の出力を選択して出力する出
力選択器である。同期信号に同期する出力は、同期信号
の終了端でのこぎり波が電圧上昇期間にある方を検出す
ることにより選択することができる。

【００１４】次に、本実施の形態１における動作を図２
の各部信号のタイミングチャートを用いて説明する。な
お、各部信号の符号は図１にも記載している。(a)は同
期信号、(b)は入力クロックＣＫ1、(c)はのこぎり波発
生器５の出力信号、(d)はインバータ回路７の入力信
号、(e)はインバータ回路７の出力信号、(f)は信号(b)
とは位相が180度異なる入力クロックＣＫ2、(g)はのこ
ぎり波発生器９の出力信号、(h)はインバータ回路11の
入力信号、(i)はインバータ回路11の出力信号、(j)は同
期クロックの選択出力信号である。

【００１５】ここで、入力クロックＣＫ1(b)がＨレベル
の期間は信号(c)はＬレベルであり、入力クロックＣＫ1
(b)がＬレベルの期間は信号(c)は時間とともに上昇す
る。また同様に入力クロックＣＫ2(f)がＨレベルの期間
は信号(g)はＬレベルであり、入力クロックＣＫ2(f)が
Ｌレベルの期間は信号(g)は時間とともに上昇する。の
こぎり波発生器５，９は上記動作を繰り返し、のこぎり
波の傾きは常に一定であるようにつくられている。

【００１６】まず、同期信号(a)がＨレベルの期間で
は、スイッチング素子８，12は閉じた状態になるので、
インバータ回路７，11の入出力端は短絡され、信号
(d)，(h)はそれぞれ各インバータのスイッチング電圧で
平衡している。次に同期信号がＨレベルからＬレベルに
変化すると、スイッチング素子８，12は開放状態となる
ため、コンデンサー６，10は一端が開放状態となり、同
期信号がＬレベルとなる直前の電荷をそれぞれ保持する
ことになって、それぞれののこぎり波の出力にこの電荷
量に応じたオフセット電圧を加えたのこぎり波が各イン
バータ回路７，11の入力端にそれぞれ印加される。

【００１７】もし、同期信号(a)の終了端が信号(c)のの
こぎり波の電圧上昇期間に当れば、同期信号の終了端で
の信号(c)ののこぎり波の電圧がインバータ回路７のス
イッチング電圧と等しくなるようなオフセット電圧を持
った信号(d)ののこぎり波がインバータ回路７に入力さ
れることになり、信号(e)は同期信号終了端でＬレベル
になる。次に信号(c)ののこぎり波がＬレベルになると
信号(d)はインバータ回路７自身のスイッチング電圧よ
り低くなり、信号(e)はＨレベルになる。次に信号(c)の
のこぎり波が時間とともに上昇しインバータ回路７のス
イッチング電圧まで上昇すると信号(e)は再びＬレベル
になるが、コンデンサー６の電荷は同期信号終了端で保
持されており、信号(c)ののこぎり波が同期信号終了端
での信号(c)ののこぎり波と同一の電圧となった時刻に
インバータ回路７の出力がＬレベルとなる。のこぎり波
の傾きはクロック１周期前と同じであるから、インバー
タ回路７の出力がＬレベルとなった時刻は同期信号の終
了端からクロック１周期後の時刻となる。同様に次にイ
ンバータ回路７がＬレベルになる時刻は同期信号の終了
端からクロック２周期後の時刻となる。以上の動作の繰
り返しにより、インバータ回路７の出力信号(e)がＬレ
ベルになるタイミングは同期信号の終了端に同期するこ
とになる。

【００１８】一方、信号(g)ののこぎり波は、同期信号
(a)の終了端ではＬレベルである期間にあたり、信号(h)
は、同期信号終了端で信号(g)のＬレベルがインバータ
回路11のスイッチング電圧となるようにオフセット電圧
が加えられる。信号(i)がＬレベルになる時刻は信号(g)
ののこぎり波がＬレベルから電圧上昇期間に入った時刻
であり、同期信号の終了端とは同期しない。

【００１９】もし同期信号の終了端が、信号(g)ののこ
ぎり波の電圧が時間とともに上昇する期間であり、信号
(c)ののこぎり波がＬレベルの期間であれば上記とは逆
のことが起こり、インバータ回路11の出力信号(i)は同
期信号に同期するが、インバータ回路７の出力信号(e)
は同期信号に同期しない。

【００２０】このようにして、同期信号に同期するクロ
ックを常に得るためには、インバータ回路７の出力信号
(e)か、あるいはインバータ回路11の出力信号(i)のいず
れかの、同期信号に同期する方を選択出力する必要があ
る。出力を選択する方法は、同期信号の終了端で電圧が
上昇する期間側ののこぎり波で動作する出力を選択する
ことによって実現され、本実施の形態１では、同期信号
(a)の終了端でクロック(b)とクロック(f)の状態をラッ
チしてその結果がＬレベルである方を選択出力すればよ
いことになる。

【００２１】以上のように、本実施の形態１によれば、
マイクロコンピュータ装置の水晶発振クロック等の、発
振周波数のばらつきが少なく、本来、別の目的で使用さ
れるクロックを利用し、このクロックに同期したのこぎ
り波をつくるのこぎり波発生器と、同期信号終了端での
のこぎり波の電圧とその後ののこぎり波の電圧との比較
出力を得る回路とで構成したことにより、水晶発振はＬ
Ｃ発振より発振精度が高いため工程調整の必要がなく、
ＬＣ発振が不要であるため、半導体装置側の端子の削
減、外付け部品の削減、および電磁妨害波の対策を不要
にすることができる。

【００２２】(実施の形態２)図３は、本発明の実施の形
態２におけるキャリブレーション装置の構成を示したも
ので、図１のクロック同期装置に付加したものである。
図３において、14はクロックＣＫ1に同期してのこぎり
波を発生するのこぎり波発生器、15は、のこぎり波発生
器14の出力端に一端が接続され、キャリブレーション信
号の入力期間に導通するスイッチング素子、16は、一端
に制御電圧を印加され、キャリブレーション信号の非入
力期間に導通するスイッチング素子、17はスイッチング
素子15の他端とスイッチング素子16の他端の両方に一端
が接続されたコンデンサー、18はコンデンサー17の他端
に入力端が接続されたインバータ回路、19はキャリブレ
ーション信号の非入力期間にインバータ回路18の入出力
端を短絡するスイッチング素子、20は、キャリブレーシ
ョン開始時にリセットされ、インバータ回路18の出力を
カウントするカウンタ、21はカウンタ20のカウント値を
アナログ電圧に変換するＤ／Ａコンバータである。Ｄ／
Ａコンバータ21の出力電圧はのこぎり波発生器14および
図１のクロック同期装置のすべてののこぎり波発生器
５，９にフィードバックされ、すべてののこぎり波の出
力振幅を所定の範囲に収めるようにする。本実施の形態
２では、カウンタ20のカウント値が大きいほどＤ／Ａコ
ンバータ21の出力電圧が大きくなり、のこぎり波の振幅
が小さくなるようにつくられている。

【００２３】以下、本実施の形態２におけるキャリブレ
ーション動作を図４の各部信号のタイミングチャートを
用いて説明する。図４において、(k)はキャリブレーシ
ョン信号、(l)はクロックＣＫ1、(m)はインバータ18の
入力信号、(n)はインバータ18の出力信号、(o)はカウン
タ20の出力信号、(p)はＤ／Ａコンバータ21の出力信号
である。なお、各部信号の符号は図３にも記載してい
る。

【００２４】キャリブレーション装置の動作は、まず、
キャリブレーション信号(k)がＬレベルの期間では、ス
イッチング素子16が導通し、スイッチング素子15が非導
通であるため、制御電圧がコンデンサー17の一端に印加
される。またスイッチング素子19も導通状態であるた
め、コンデンサー17の他端はインバータ回路18のスイッ
チング電圧が印加される。

【００２５】次にキャリブレーション信号(k)が立ち上
がるタイミングでカウンタ20がリセットされ、キャリブ
レーション信号がＨレベルでスイッチング素子15が導
通、スイッチング素子16およびスイッチング素子19が非
導通となる。コンデンサー17の一端にはのこぎり波が印
加されるが、他端は開放状態であるためキャリブレーシ
ョン信号立ち上がり直前の電荷が保持される。この結
果、インバータ回路18の入力信号(m)には、制御電圧が
インバータ回路18のスイッチング電圧と等しくなるよう
にオフセット電圧が加わることになり、制御電圧よりも
のこぎり波発生器14の出力電圧が大きければ、インバー
タ回路18の出力はＬレベルを出力し、小さければＨレベ
ルを出力する。すなわち制御電圧とのこぎり波出力との
電圧比較出力となる。

【００２６】次に、前記電圧比較出力をカウンタ20でカ
ウントし、Ｄ／Ａコンバータ21でアナログ電圧に変換し
て、のこぎり波発生器にフィードバックする。キャリブ
レーション信号の立ち上がりではカウンタ20がリセット
されるため、Ｄ／Ａコンバータ21の出力信号(p)の電圧
は最低レベルであり、のこぎり波発生器の出力振幅は最
大である。

【００２７】次に、のこぎり波の電圧が制御電圧よりも
大きくなると、インバータ18の出力信号(n)は再びＬレ
ベルを出力し、カウンタ20のカウント値が１となる。こ
の結果、Ｄ／Ａコンバータ21の出力信号(p)の電圧は１
ステップ上がり、のこぎり波発生器14にフィードバック
されて出力振幅が１ステップ下がる。以上の動作が、の
こぎり波発生器14の出力が制御電圧よりも小さくなるま
で繰り返され、のこぎり波発生器14の出力が制御電圧よ
りも小さくなると、次のキャリブレーション信号の立ち
上がりがあるまでカウント値とＤ／Ａコンバータの出力
電圧が保持される。Ｄ／Ａコンバータ出力はクロック同
期装置のすべてののこぎり波発生器へフィードバックさ
れるため、すべてののこぎり波の振幅が制御電圧以下に
制御されることになる。

【００２８】以上のように、本実施の形態２によれば、
キャリブレーション装置を付加したことにより、のこぎ
り波発生器の振幅を所定の振幅範囲に収めることがで
き、振幅が大きいことにより生じるスイッチング素子の
電流もれによる性能の低下、およびインバータへの過大
な電圧印加を防止することができる。また、より広範な
周期の入力クロックを使用することが可能になる。

【００２９】なお、上記実施の形態１では、のこぎり波
発生器の出力をＬレベル期間と、電圧上昇期間の繰り返
しとしたが、Ｈレベル期間と電圧下降期間の繰り返しと
してもよい。

【００３０】また、クロックの位相を２種類とし、のこ
ぎり波発生器とのこぎり波電圧比較器からなる単位ブロ
ックを２個としたが、クロックの位相を３種類以上、単
位ブロックを３個以上としてもよい。

【００３１】また、キャリブレーション装置のカウンタ
はシフトレジスタでもよい。

【００３２】また、キャリブレーション装置の入力クロ
ックは位相の制限はなく、実施の形態ではＣＫ1とした
が、ＣＫ2でもよい。

【００３３】

【発明の効果】以上説明したように、本発明は、マイク
ロコンピュータ装置の水晶発振クロック等の、発振周波
数ばらつきが少なく、本来、別の目的で使用されるクロ
ックを本発明に利用し、このクロックに同期したのこぎ
り波をつくるのこぎり波発生器と、同期信号終了端での
のこぎり波の電圧とその後ののこぎり波の電圧との比較
出力を得る回路とで構成したことにより、従来必要であ
ったＬＣ発振器を不要にすることができ、工程調整の削
除、半導体装置側の端子の削減、外付け部品の削減、お
よび電磁妨害波の対策を不要にすることができるなど、
優れたクロック同期装置を実現できるものである。

【図面の簡単な説明】

【図１】本発明の実施の形態１におけるクロック同期装
置の構成図である。

【図２】本発明の実施の形態１におけるクロック同期装
置の各部信号のタイミングチャートである。

【図３】本発明の実施の形態２におけるキャリブレーシ
ョン装置の構成図である。

【図４】図３のキャリブレーション装置の各部信号のタ
イミングチャートである。

【図５】従来のクロック同期装置の構成図である。

【符号の説明】

５,９,14…のこぎり波発生器、 ６,10,17…コンデンサ
ー、 ７,11,18…インバータ回路、 ８,12,15,16,19…
スイッチング素子、 13…出力選択器、 20…カウン
タ、 21…Ｄ／Ａコンバータ。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 1/06 H03L 7/00 H04L 7/00 H04N 5/06 G09G 5/18

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 同期信号に非同期のクロックを同期させ
   るクロック同期装置であって、 入力するクロックに同期してのこぎり波を発生する第１
   ののこぎり波発生手段、前記第１ののこぎり波発生手段
   の出力端に一端が接続された第１のコンデンサー、前記
   第１のコンデンサーの他端に入力端が接続された第１の
   インバータ回路および同期信号の入力期間に前記第１の
   インバータ回路の入出力端を短絡する第１のスイッチン
   グ素子からなる回路を単位ブロックとし、入力するクロ
   ックの位相の種類だけの複数の回路ブロックと、 前記複数の回路ブロックの出力のうち、同期信号に同期
   した出力を選択して出力する出力選択手段とを備えたこ
   とを特徴とするクロック同期装置。
2. 【請求項２】 入力するクロックに同期してのこぎり波
   を発生する第２ののこぎり波発生手段と、前記第２のの
   こぎり波発生手段の出力端に一端が接続され、キャリブ
   レーション信号の入力期間に導通する第２のスイッチン
   グ素子と、一端に制御電圧が印加され、キャリブレーシ
   ョン信号の非入力期間に導通する第３のスイッチング素
   子と、前記第２のスイッチング素子の他端と前記第３の
   スイッチング素子の他端の両方に一端が接続された第２
   のコンデンサーと、前記第２のコンデンサーの他端に入
   力端が接続された第２のインバータ回路と、キャリブレ
   ーション信号の非入力期間に前記第２のインバータ回路
   の入出力端を短絡する第４のスイッチング素子と、キャ
   リブレーション開始時にリセットされ、前記第２のイン
   バータ回路の出力をカウントするカウンタと、前記カウ
   ンタのカウント値をアナログ電圧に変換するＤ／Ａコン
   バータとを備え、前記Ｄ／Ａコンバータの出力電圧を前
   記第２ののこぎり波発生手段および請求項１に記載のす
   べての第１ののこぎり波発生手段にフィードバックし、
   出力されるすべてののこぎり波の振幅を所定の範囲に収
   めるキャリブレーション装置を付加したことを特徴とす
   る請求項１記載のクロック同期装置。