JP3030837B2 - 水平同期信号用ａｆｃ回路及び映像信号処理装置 - Google Patents
水平同期信号用ａｆｃ回路及び映像信号処理装置Info
- Publication number
- JP3030837B2 JP3030837B2 JP5066158A JP6615893A JP3030837B2 JP 3030837 B2 JP3030837 B2 JP 3030837B2 JP 5066158 A JP5066158 A JP 5066158A JP 6615893 A JP6615893 A JP 6615893A JP 3030837 B2 JP3030837 B2 JP 3030837B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- voltage
- pulse
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Studio Circuits (AREA)
- Synchronizing For Television (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、水平同期信号用ＡＦ
Ｃ回路に関し、詳しくは、いわゆるテレビやＶＴＲ等の
映像機器に用いられる水平同期信号用ＡＦＣ回路であっ
て、スーパーインポーズ等のタイミングを定めるドット
クロックをも要する機器に用いられる水平同期信号用Ａ
ＦＣ回路の改良及びこの回路を有する映像信号処理装置
に関する。
Ｃ回路に関し、詳しくは、いわゆるテレビやＶＴＲ等の
映像機器に用いられる水平同期信号用ＡＦＣ回路であっ
て、スーパーインポーズ等のタイミングを定めるドット
クロックをも要する機器に用いられる水平同期信号用Ａ
ＦＣ回路の改良及びこの回路を有する映像信号処理装置
に関する。
【０００２】
【従来の技術】最近の映像表示機器では、テレビでの受
信映像信号やビデオでの再生映像信号等の原映像信号
が、そのまま表示されることは少ない。むしろ、大抵の
ものは、チャネル番号や日付等のスーパーインポーズ映
像信号がスーパーインポーズされて表示される。つま
り、原映像信号とスーパーインポーズ映像信号とが合成
された合成映像信号が表示される。このような機能を有
する映像機器では、水平同期信号の周波数の乱れを抑制
するための水平同期信号用ＡＦＣ回路に加えて、水平同
期信号に同期して水平同期信号より高い周波数で発振す
る発振回路を必要とする。
信映像信号やビデオでの再生映像信号等の原映像信号
が、そのまま表示されることは少ない。むしろ、大抵の
ものは、チャネル番号や日付等のスーパーインポーズ映
像信号がスーパーインポーズされて表示される。つま
り、原映像信号とスーパーインポーズ映像信号とが合成
された合成映像信号が表示される。このような機能を有
する映像機器では、水平同期信号の周波数の乱れを抑制
するための水平同期信号用ＡＦＣ回路に加えて、水平同
期信号に同期して水平同期信号より高い周波数で発振す
る発振回路を必要とする。
【０００３】この発振回路からの発振信号は、例えば、
スーパーインポーズ映像信号の１ドットを表示するため
のタイミング等に用いられ、このことから、通常、ドッ
トクロックと呼ばれる。要するに、水平走査線上のタイ
ミングを示すものである。この発振回路は、ＡＦＣ回路
と一体として設けられてもよいし、個別の回路として付
加されてもよい。そこで、本明細書では、この発振回路
をも含めてＡＦＣ回路とし、ＡＦＣ回路の用語を拡張的
に用いる。
スーパーインポーズ映像信号の１ドットを表示するため
のタイミング等に用いられ、このことから、通常、ドッ
トクロックと呼ばれる。要するに、水平走査線上のタイ
ミングを示すものである。この発振回路は、ＡＦＣ回路
と一体として設けられてもよいし、個別の回路として付
加されてもよい。そこで、本明細書では、この発振回路
をも含めてＡＦＣ回路とし、ＡＦＣ回路の用語を拡張的
に用いる。
【０００４】図５に、そのような機能を有する従来の水
平同期信号用ＡＦＣ回路のブロック図を示す。また、図
４には、その信号の波形例を、信号と同一の符号を付し
て示す。ここで、１は位相比較平滑回路、２は電圧制御
発振回路、３はパルス発生回路、４はＬＣ発振回路、５
は充放電回路、６は電圧比較回路、７はワンショット回
路である。
平同期信号用ＡＦＣ回路のブロック図を示す。また、図
４には、その信号の波形例を、信号と同一の符号を付し
て示す。ここで、１は位相比較平滑回路、２は電圧制御
発振回路、３はパルス発生回路、４はＬＣ発振回路、５
は充放電回路、６は電圧比較回路、７はワンショット回
路である。
【０００５】位相比較平滑回路１は、コンパレータや積
分回路，フィルタ等で構成され、例えばＶＴＲの再生映
像信号からの信号である元の水平同期信号ＳＹＮＣと、
このＡＦＣ回路で生成された水平同期信号ＳＹＮＣ’に
同期する所定のパルス幅のフィードバック信号Ｅとを受
ける。そして、これらの信号の位相を比較して、比較結
果を平滑することにより制御電圧信号Ａを生成する。
分回路，フィルタ等で構成され、例えばＶＴＲの再生映
像信号からの信号である元の水平同期信号ＳＹＮＣと、
このＡＦＣ回路で生成された水平同期信号ＳＹＮＣ’に
同期する所定のパルス幅のフィードバック信号Ｅとを受
ける。そして、これらの信号の位相を比較して、比較結
果を平滑することにより制御電圧信号Ａを生成する。
【０００６】電圧制御発振回路２は、充放電回路５、電
圧比較回路６、ワンショット回路７等を具備して、制御
電圧信号Ａの値に応じてその発振周波数が制御される。
そこでは、電圧比較回路６が、充放電回路５からの充放
電電圧Ｃを、制御電圧信号Ａおよび基準電圧Ｂと比較す
る（図４の波形Ａ，Ｂ，Ｃ参照）。比較することで、充
電電圧信号Ｃが充電に連れて制御電圧信号Ａの値に至っ
た時点から放電により基準電圧Ｂに至る時点までの時間
のパルス幅を有する電圧比較結果信号Ｄを出力する（図
４の波形Ｄ参照）。さらに、その電圧比較結果信号Ｄ
を、充放電のタイミングを示す制御信号として、充放電
回路５が受ける。このタイミングに従って充放電が行わ
れることにより、電圧制御発振回路２における発振が維
持される。
圧比較回路６、ワンショット回路７等を具備して、制御
電圧信号Ａの値に応じてその発振周波数が制御される。
そこでは、電圧比較回路６が、充放電回路５からの充放
電電圧Ｃを、制御電圧信号Ａおよび基準電圧Ｂと比較す
る（図４の波形Ａ，Ｂ，Ｃ参照）。比較することで、充
電電圧信号Ｃが充電に連れて制御電圧信号Ａの値に至っ
た時点から放電により基準電圧Ｂに至る時点までの時間
のパルス幅を有する電圧比較結果信号Ｄを出力する（図
４の波形Ｄ参照）。さらに、その電圧比較結果信号Ｄ
を、充放電のタイミングを示す制御信号として、充放電
回路５が受ける。このタイミングに従って充放電が行わ
れることにより、電圧制御発振回路２における発振が維
持される。
【０００７】また、ワンショット回路７で電圧比較結果
信号Ｄに同期しつつ所定のパルス幅を付与されたフィー
ドバック信号Ｅが、位相比較平滑回路１で元の水平同期
信号ＳＹＮＣと比較される。これにより、制御電圧信号
Ａがゆっくりと変化して元の水平同期信号ＳＹＮＣの周
波数に追従するので、例えばＶＴＲの高速サーチ時の間
引きによる水平同期信号ＳＹＮＣの突発的な変動等が、
制御電圧信号Ａからは除去される。よって、その制御電
圧信号Ａによりその発振周波数が制御された電圧比較結
果信号Ｄは、水平同期信号ＳＹＮＣの不所望な変動の影
響を受けることなく、ゆっくりと水平同期信号ＳＹＮＣ
に追従する。
信号Ｄに同期しつつ所定のパルス幅を付与されたフィー
ドバック信号Ｅが、位相比較平滑回路１で元の水平同期
信号ＳＹＮＣと比較される。これにより、制御電圧信号
Ａがゆっくりと変化して元の水平同期信号ＳＹＮＣの周
波数に追従するので、例えばＶＴＲの高速サーチ時の間
引きによる水平同期信号ＳＹＮＣの突発的な変動等が、
制御電圧信号Ａからは除去される。よって、その制御電
圧信号Ａによりその発振周波数が制御された電圧比較結
果信号Ｄは、水平同期信号ＳＹＮＣの不所望な変動の影
響を受けることなく、ゆっくりと水平同期信号ＳＹＮＣ
に追従する。
【０００８】そこで、パルス発生回路３がこの電圧比較
結果信号Ｄに従って発生する水平同期信号ＳＹＮＣ’
は、後段の映像表示回路（図示せず）が引込み可能な範
囲内の周波数で、水平同期信号ＳＹＮＣに追従すること
ができる。また、電圧比較結果信号Ｄに従ってＬＣ発振
回路４が一時発振を停止するので、このＬＣ発振回路４
が発生するドットクロックＤＣＬＫは、水平同期信号Ｓ
ＹＮＣ’に同期する（図４の波形ＤＣＬＫ参照、斜線部
が発振状態を示す）。このようにして、生成された水平
同期信号ＳＹＮＣ’およびドットクロックＤＣＬＫを用
いることで、表示すべき映像信号の合成等が可能とな
る。
結果信号Ｄに従って発生する水平同期信号ＳＹＮＣ’
は、後段の映像表示回路（図示せず）が引込み可能な範
囲内の周波数で、水平同期信号ＳＹＮＣに追従すること
ができる。また、電圧比較結果信号Ｄに従ってＬＣ発振
回路４が一時発振を停止するので、このＬＣ発振回路４
が発生するドットクロックＤＣＬＫは、水平同期信号Ｓ
ＹＮＣ’に同期する（図４の波形ＤＣＬＫ参照、斜線部
が発振状態を示す）。このようにして、生成された水平
同期信号ＳＹＮＣ’およびドットクロックＤＣＬＫを用
いることで、表示すべき映像信号の合成等が可能とな
る。
【０００９】
【発明が解決しようとする課題】このように、従来の水
平同期信号用ＡＦＣ回路及び映像信号処理装置では、電
圧比較結果信号をそのまま充放電制御信号として用いる
ことにより、充放電のタイミングを定めている。そのた
め、当該充放電回路の時定数が水平同期信号の周期に対
応するように設定されなければならないため、その時定
数の可変可能な設定範囲は極く限られたものである。よ
って、基準信号および制御電圧信号との比較点における
電圧比較結果信号の傾きも、その時定数により定められ
ることからほぼ固定値となる。したがって、従来の構成
では、電圧比較結果信号の傾きを変えることによる調整
ができないので、充放電電圧信号の安定性が、そのま
ま、生成された水平同期信号の安定性を左右することと
なる。
平同期信号用ＡＦＣ回路及び映像信号処理装置では、電
圧比較結果信号をそのまま充放電制御信号として用いる
ことにより、充放電のタイミングを定めている。そのた
め、当該充放電回路の時定数が水平同期信号の周期に対
応するように設定されなければならないため、その時定
数の可変可能な設定範囲は極く限られたものである。よ
って、基準信号および制御電圧信号との比較点における
電圧比較結果信号の傾きも、その時定数により定められ
ることからほぼ固定値となる。したがって、従来の構成
では、電圧比較結果信号の傾きを変えることによる調整
ができないので、充放電電圧信号の安定性が、そのま
ま、生成された水平同期信号の安定性を左右することと
なる。
【００１０】しかし、機器や回路の小形化の要求から、
充放電回路もコンパクトにする必要があり、例えば充電
対象のコンデンサ容量の削減等がなされることから、充
放電電圧信号がむしろノイズの影響を受け易くならざる
を得ない。そこで、このままでは、生成された水平同期
信号の安定性が損なわれるので問題である。この発明の
目的は、このような従来技術の問題点を解決するもので
あって、耐ノイズ性の大きい構成の水平同期信号用ＡＦ
Ｃ回路及び映像信号処理装置を実現することである。
充放電回路もコンパクトにする必要があり、例えば充電
対象のコンデンサ容量の削減等がなされることから、充
放電電圧信号がむしろノイズの影響を受け易くならざる
を得ない。そこで、このままでは、生成された水平同期
信号の安定性が損なわれるので問題である。この発明の
目的は、このような従来技術の問題点を解決するもので
あって、耐ノイズ性の大きい構成の水平同期信号用ＡＦ
Ｃ回路及び映像信号処理装置を実現することである。
【００１１】
【課題を解決するための手段】このような目的を達成す
るこの発明の水平同期信号用ＡＦＣ回路の構成は、充放
電回路と比較回路と第１の水平同期信号を受けて発振パ
ルス信号あるいはこれに対応する信号と位相比較をして
比較結果に応じた電圧を発生する位相比較平滑回路とを
有し、充放電回路により発生する充放電電圧を入力とし
てこの電圧と位相比較平滑回路から得られる電圧および
所定の基準電圧とを交互に比較してこの比較結果に応じ
て充放電回路の充放電制御をすることで位相比較平滑回
路の電圧で制御された発振パルス信号を比較回路から得
る電圧制御発振回路を備え、発振パルス信号を受けて、
第２の水平同期信号と発振パルスに応じて水平走査線上
のタイミングを示すドットクロックとを生成する水平同
期信号用ＡＦＣ回路において、ドットクロックと発振パ
ルス信号とを受けて発振パルス信号の周期でこの発振パ
ルス信号のパルス幅よりも幅の広いパルス幅のパルスを
発生するパルス発生回路と、このパルス発生回路のパル
ス信号を受けて発振パルス信号のパルス幅よりも長い間
放電状態に設定されることで充電期間が短くされた充放
電電圧を発生する充放電回路とを備えるものである。
るこの発明の水平同期信号用ＡＦＣ回路の構成は、充放
電回路と比較回路と第１の水平同期信号を受けて発振パ
ルス信号あるいはこれに対応する信号と位相比較をして
比較結果に応じた電圧を発生する位相比較平滑回路とを
有し、充放電回路により発生する充放電電圧を入力とし
てこの電圧と位相比較平滑回路から得られる電圧および
所定の基準電圧とを交互に比較してこの比較結果に応じ
て充放電回路の充放電制御をすることで位相比較平滑回
路の電圧で制御された発振パルス信号を比較回路から得
る電圧制御発振回路を備え、発振パルス信号を受けて、
第２の水平同期信号と発振パルスに応じて水平走査線上
のタイミングを示すドットクロックとを生成する水平同
期信号用ＡＦＣ回路において、ドットクロックと発振パ
ルス信号とを受けて発振パルス信号の周期でこの発振パ
ルス信号のパルス幅よりも幅の広いパルス幅のパルスを
発生するパルス発生回路と、このパルス発生回路のパル
ス信号を受けて発振パルス信号のパルス幅よりも長い間
放電状態に設定されることで充電期間が短くされた充放
電電圧を発生する充放電回路とを備えるものである。
【００１２】具体的構成は、例えば、充放電して発振す
る電圧制御発振回路の発振周波数を制御することにより
第１の水平同期信号に応じた第２の水平同期信号を生成
するとともに、第２の水平同期信号に同期して水平走査
線上のタイミングを示すドットクロックをも生成する水
平同期信号用ＡＦＣ回路において、第１の水平同期信号
の位相と第２の水平同期信号又はこれに同期する所定の
幅の信号の位相とが比較されて平滑された制御電圧信号
を発生する位相比較平滑回路と、電圧制御発振回路と、
を備え、前記電圧制御発振回路は、充放電のタイミング
を示す充放電制御信号に従って速やかな放電及び所定の
時定数での充電を繰り返すことにより充放電電圧信号を
発生する充放電回路を具備し、前記充放電電圧信号が前
記制御電圧信号の値に至った時点から所定の基準電圧に
至る時点までの時間のパルス幅を有する電圧比較結果信
号を出力する電圧比較回路を具備し、前記電圧比較結果
信号を受けてカウント値が初期化され前記ドットクロッ
クをカウントするカウンタを具備し、前記カウンタのカ
ウント値に対応してパルス発生することにより前記電圧
比較結果信号のパルスよりも遅い充電開始タイミングを
示す前記放電制御信号を生成するものである。
る電圧制御発振回路の発振周波数を制御することにより
第１の水平同期信号に応じた第２の水平同期信号を生成
するとともに、第２の水平同期信号に同期して水平走査
線上のタイミングを示すドットクロックをも生成する水
平同期信号用ＡＦＣ回路において、第１の水平同期信号
の位相と第２の水平同期信号又はこれに同期する所定の
幅の信号の位相とが比較されて平滑された制御電圧信号
を発生する位相比較平滑回路と、電圧制御発振回路と、
を備え、前記電圧制御発振回路は、充放電のタイミング
を示す充放電制御信号に従って速やかな放電及び所定の
時定数での充電を繰り返すことにより充放電電圧信号を
発生する充放電回路を具備し、前記充放電電圧信号が前
記制御電圧信号の値に至った時点から所定の基準電圧に
至る時点までの時間のパルス幅を有する電圧比較結果信
号を出力する電圧比較回路を具備し、前記電圧比較結果
信号を受けてカウント値が初期化され前記ドットクロッ
クをカウントするカウンタを具備し、前記カウンタのカ
ウント値に対応してパルス発生することにより前記電圧
比較結果信号のパルスよりも遅い充電開始タイミングを
示す前記放電制御信号を生成するものである。
【００１３】先の目的を達成するこの発明の映像信号処
理装置の構成は、上述の水平同期信号用ＡＦＣ回路を有
し、この水平同期信号用ＡＦＣ回路を用いて映像信号に
対する処理を行うものである。
理装置の構成は、上述の水平同期信号用ＡＦＣ回路を有
し、この水平同期信号用ＡＦＣ回路を用いて映像信号に
対する処理を行うものである。
【００１４】
【作用】このような構成のこの発明の水平同期信号用Ａ
ＦＣ回路では、充放電するタイミングを定める充放電制
御信号を、ドットクロックをカウントすることにより、
生成する。このドットクロックは第２の水平同期信号に
同期しているので、それをカウントして得られる充放電
制御信号も、第２の水平同期信号に同期した正確な位相
とパルス幅を有することができる。一方、このパルス期
間を放電期間とすると、充放電を繰り返して発振してい
ることから、この放電期間と充電期間との和が、そのと
きの制御電圧信号の値に対応する水平同期信号の周期と
なる。よって、前記の如く放電期間が正確なものである
から、水平同期信号の安定性は、残りの充電期間の安定
性によって定まる。しかも、この充電期間は従来よりも
短い期間になる。これにより充電時定数を小さく設定で
きる。その結果、充電波形の立上がり傾斜を急峻にでき
る。
ＦＣ回路では、充放電するタイミングを定める充放電制
御信号を、ドットクロックをカウントすることにより、
生成する。このドットクロックは第２の水平同期信号に
同期しているので、それをカウントして得られる充放電
制御信号も、第２の水平同期信号に同期した正確な位相
とパルス幅を有することができる。一方、このパルス期
間を放電期間とすると、充放電を繰り返して発振してい
ることから、この放電期間と充電期間との和が、そのと
きの制御電圧信号の値に対応する水平同期信号の周期と
なる。よって、前記の如く放電期間が正確なものである
から、水平同期信号の安定性は、残りの充電期間の安定
性によって定まる。しかも、この充電期間は従来よりも
短い期間になる。これにより充電時定数を小さく設定で
きる。その結果、充電波形の立上がり傾斜を急峻にでき
る。
【００１５】ところで、この構成では充放電制御信号の
放電期間のパルス幅を広くして、電圧比較結果信号をそ
のまま用いたときよりも充電開始のタイミングを遅くす
ることにより、残りの充電の時間を短くできる。すなわ
ち、充放電回路の充電時定数を小さくすることができ
る。そうすると、充放電電圧信号の傾きが従来よりも急
峻となるので、充放電電圧信号に重畳したノイズが同一
レベルであっても充放電電圧信号の傾きが急峻になった
分だけ比較対象の信号との交差時点がより明瞭なものと
なる。このため、その比較によりタイミングが定められ
る水平同期信号のタイミングの変動は抑制されることと
なる。
放電期間のパルス幅を広くして、電圧比較結果信号をそ
のまま用いたときよりも充電開始のタイミングを遅くす
ることにより、残りの充電の時間を短くできる。すなわ
ち、充放電回路の充電時定数を小さくすることができ
る。そうすると、充放電電圧信号の傾きが従来よりも急
峻となるので、充放電電圧信号に重畳したノイズが同一
レベルであっても充放電電圧信号の傾きが急峻になった
分だけ比較対象の信号との交差時点がより明瞭なものと
なる。このため、その比較によりタイミングが定められ
る水平同期信号のタイミングの変動は抑制されることと
なる。
【００１６】その結果、この発明の水平同期信号用ＡＦ
Ｃ回路は、ノイズに対して従来よりも耐性が増大する。
また、この発明の映像信号処理装置にあっては、上述の
水平同期信号用ＡＦＣ回路を用いて映像信号に対する処
理を行うことから、同様の作用効果である。
Ｃ回路は、ノイズに対して従来よりも耐性が増大する。
また、この発明の映像信号処理装置にあっては、上述の
水平同期信号用ＡＦＣ回路を用いて映像信号に対する処
理を行うことから、同様の作用効果である。
【００１７】
【実施例】以下、この発明の構成の水平同期信号用ＡＦ
Ｃ回路の一実施例について詳細に説明する。図１は、そ
の構成を示すブロック図であり、図３は、その信号の波
形例であって、図１の対応する信号と同一の符号をもっ
て示されている。ここで、１は位相比較平滑回路、２０
は電圧制御発振回路、３はパルス発生回路、４はＬＣ発
振回路、５は充放電回路、６０は電圧比較回路、７０は
カウンタ回路であり、７１はカウンタ、７２はＮＯＲゲ
ートである。位相比較平滑回路１は、従来と同様の構成
であり、同様にして、制御電圧信号Ａを生成する。
Ｃ回路の一実施例について詳細に説明する。図１は、そ
の構成を示すブロック図であり、図３は、その信号の波
形例であって、図１の対応する信号と同一の符号をもっ
て示されている。ここで、１は位相比較平滑回路、２０
は電圧制御発振回路、３はパルス発生回路、４はＬＣ発
振回路、５は充放電回路、６０は電圧比較回路、７０は
カウンタ回路であり、７１はカウンタ、７２はＮＯＲゲ
ートである。位相比較平滑回路１は、従来と同様の構成
であり、同様にして、制御電圧信号Ａを生成する。
【００１８】電圧制御発振回路２０は、充放電回路５、
電圧比較回路６０、カウンタ回路７０等を具備して、制
御電圧信号Ａの値に応じてその発振周波数が制御され
る。その電圧比較回路６０は、充放電回路５からの充放
電電圧Ｃを、制御電圧信号Ａおよび基準電圧Ｂと比較す
る（図３の波形Ａ，Ｂ，Ｃ参照）。そして、この回路
は、充電に連れて充電電圧信号Ｃが制御電圧信号Ａの値
に至った時点から放電により基準電圧Ｂに至る時点まで
の時間に対応してその時間分のパルス幅を有する電圧比
較結果信号Ｄを出力する（図４の波形Ｄ参照）。
電圧比較回路６０、カウンタ回路７０等を具備して、制
御電圧信号Ａの値に応じてその発振周波数が制御され
る。その電圧比較回路６０は、充放電回路５からの充放
電電圧Ｃを、制御電圧信号Ａおよび基準電圧Ｂと比較す
る（図３の波形Ａ，Ｂ，Ｃ参照）。そして、この回路
は、充電に連れて充電電圧信号Ｃが制御電圧信号Ａの値
に至った時点から放電により基準電圧Ｂに至る時点まで
の時間に対応してその時間分のパルス幅を有する電圧比
較結果信号Ｄを出力する（図４の波形Ｄ参照）。
【００１９】なお、電圧比較回路６０は、電圧比較結果
信号Ｄにより切換え制御されて制御電圧信号Ａと基準制
御電圧信号Ｂとを切り換えるスイッチ回路６０ａと、ス
イッチ回路６０ａからの信号ＡＢと充放電制御信号Ｃと
を比較するコンパレータ６０ｂを主体として構成され
る。このような構成を採用したことにより、従来では通
常２個のコンパレータとフリップフロップ等を必要とし
た電圧比較回路のコンパレータの数が削減できる。
信号Ｄにより切換え制御されて制御電圧信号Ａと基準制
御電圧信号Ｂとを切り換えるスイッチ回路６０ａと、ス
イッチ回路６０ａからの信号ＡＢと充放電制御信号Ｃと
を比較するコンパレータ６０ｂを主体として構成され
る。このような構成を採用したことにより、従来では通
常２個のコンパレータとフリップフロップ等を必要とし
た電圧比較回路のコンパレータの数が削減できる。
【００２０】一方、充放電回路５は、充放電のタイミン
グを示す充放電制御信号Ｄ’に従って速やかな放電及び
所定の時定数での充電を繰り返すことで、充放電電圧信
号Ｃを発生する。その構成は従来と同様であるが、時定
数が従来よりも小さな値に設定されていることと、充放
電制御信号Ｄ’によりその充放電のタイミングが制御さ
れることにより、その波形Ｃは従来とは異なった急峻な
傾きを有するものとなる（図３の波形Ｃ参照）。よっ
て、充放電電圧信号Ｃと制御電圧信号Ａおよび基準電圧
信号Ｂとの交差角が直角側に近くなるので、その交点が
より明確となる。そのため、充放電電圧信号Ｃに交差付
近で重畳したノイズが同一レベルであっても、直角に近
くなった分そのノイズに影響され難くなり、その交点に
より定められる水平同期信号ＳＹＮＣ’のタイミングは
安定性を増すこととなる。
グを示す充放電制御信号Ｄ’に従って速やかな放電及び
所定の時定数での充電を繰り返すことで、充放電電圧信
号Ｃを発生する。その構成は従来と同様であるが、時定
数が従来よりも小さな値に設定されていることと、充放
電制御信号Ｄ’によりその充放電のタイミングが制御さ
れることにより、その波形Ｃは従来とは異なった急峻な
傾きを有するものとなる（図３の波形Ｃ参照）。よっ
て、充放電電圧信号Ｃと制御電圧信号Ａおよび基準電圧
信号Ｂとの交差角が直角側に近くなるので、その交点が
より明確となる。そのため、充放電電圧信号Ｃに交差付
近で重畳したノイズが同一レベルであっても、直角に近
くなった分そのノイズに影響され難くなり、その交点に
より定められる水平同期信号ＳＹＮＣ’のタイミングは
安定性を増すこととなる。
【００２１】ところで、カウンタ回路７０は、カウンタ
７１を主体として構成される一種のパルス発生回路であ
るが、ゲート回路７２等と組み合わせることにより、１
つのカウンタ７１から複数のパルス信号、すなわち、充
放電制御信号Ｄ’とフィードバック信号Ｅを生成してい
る。なお、フィードバック信号Ｅは従来通りワンショッ
ト回路で別個に発生されるものであってもよいが、正確
なタイミングを有する充放電制御信号Ｄ’を生成するた
めにカウンタ７１を採用している。このようにカウンタ
を併用する構成により回路規模の増大を防止している。
７１を主体として構成される一種のパルス発生回路であ
るが、ゲート回路７２等と組み合わせることにより、１
つのカウンタ７１から複数のパルス信号、すなわち、充
放電制御信号Ｄ’とフィードバック信号Ｅを生成してい
る。なお、フィードバック信号Ｅは従来通りワンショッ
ト回路で別個に発生されるものであってもよいが、正確
なタイミングを有する充放電制御信号Ｄ’を生成するた
めにカウンタ７１を採用している。このようにカウンタ
を併用する構成により回路規模の増大を防止している。
【００２２】カウンタ７１は、電圧比較結果信号Ｄを受
けてカウント値が初期化され、ドットクロックＤＣＬＫ
をカウントする。そして、この例では、カウンタの最上
位ビットの反転信号を充放電制御信号Ｄ’とすることに
より、デューティ比がほぼ５０パーセントで、電圧比較
結果信号Ｄよりも広いパルス幅の放電制御信号Ｄ’を生
成する（図３の波形Ｄ’参照）。なお、この例ではゲー
ト回路の規模の抑制をも狙ったためこのようになってい
るが、デューティ比は５０パーセントに限定されるとい
うものではない。このように、電圧比較結果信号Ｄより
も広いパルス幅の放電制御信号Ｄ’を生成することによ
り放電期間を大きく採ることができる。その結果として
充電期間を短くでき、充電波形の立上がり傾斜を急峻に
できる。
けてカウント値が初期化され、ドットクロックＤＣＬＫ
をカウントする。そして、この例では、カウンタの最上
位ビットの反転信号を充放電制御信号Ｄ’とすることに
より、デューティ比がほぼ５０パーセントで、電圧比較
結果信号Ｄよりも広いパルス幅の放電制御信号Ｄ’を生
成する（図３の波形Ｄ’参照）。なお、この例ではゲー
ト回路の規模の抑制をも狙ったためこのようになってい
るが、デューティ比は５０パーセントに限定されるとい
うものではない。このように、電圧比較結果信号Ｄより
も広いパルス幅の放電制御信号Ｄ’を生成することによ
り放電期間を大きく採ることができる。その結果として
充電期間を短くでき、充電波形の立上がり傾斜を急峻に
できる。
【００２３】ここで用いられるドットクロックＤＣＬＫ
はＬＣ発振回路４の働きで元々電圧比較結果信号Ｄに同
期させられているので（図３の波形ＤＣＬＫ参照）、こ
のようにして生成された充放電制御信号Ｄ’も電圧比較
結果信号Ｄに同期する。よって、充放電制御信号Ｄ’の
タイミングも正確なものとなる。したがって、耐ノイズ
性の大きい電圧比較結果信号Ｄ及び正確な充放電制御信
号Ｄ’等から生成される水平同期信号ＳＹＮＣ’は、や
はり耐ノイズ性の大きい信号となることができる。
はＬＣ発振回路４の働きで元々電圧比較結果信号Ｄに同
期させられているので（図３の波形ＤＣＬＫ参照）、こ
のようにして生成された充放電制御信号Ｄ’も電圧比較
結果信号Ｄに同期する。よって、充放電制御信号Ｄ’の
タイミングも正確なものとなる。したがって、耐ノイズ
性の大きい電圧比較結果信号Ｄ及び正確な充放電制御信
号Ｄ’等から生成される水平同期信号ＳＹＮＣ’は、や
はり耐ノイズ性の大きい信号となることができる。
【００２４】なお、電圧比較結果信号Ｄで初期化されド
ットクロックＤＣＬＫをカウントするカウンタでパルス
発生回路３を構成してもよい。そうすることで、パルス
発生回路３の構成が容易で、水平同期信号ＳＹＮＣ’の
パルス幅も正確なものとなる。図２に、この発明の水平
同期信号用ＡＦＣ回路を有する映像信号処理装置のブロ
ック図を示す。その具体的な説明は上述の回路の説明と
ほぼ重複するので割愛するが、この装置の作用効果は、
上述の回路を有することから、上述の回路のそれと同様
である。
ットクロックＤＣＬＫをカウントするカウンタでパルス
発生回路３を構成してもよい。そうすることで、パルス
発生回路３の構成が容易で、水平同期信号ＳＹＮＣ’の
パルス幅も正確なものとなる。図２に、この発明の水平
同期信号用ＡＦＣ回路を有する映像信号処理装置のブロ
ック図を示す。その具体的な説明は上述の回路の説明と
ほぼ重複するので割愛するが、この装置の作用効果は、
上述の回路を有することから、上述の回路のそれと同様
である。
【００２５】
【発明の効果】以上の説明から理解できるように、この
発明の構成の水平同期信号用ＡＦＣ回路にあっては、ド
ットクロックをカウントすることにより、充放電するタ
イミングを定める充放電制御信号を生成する。これによ
り、充放電の時定数を電圧制御発振回路の発振周波数か
ら独立して小さくすることができる。そうすると、充放
電電圧Ｃの傾きがより急峻なものとなり、比較対象であ
る制御電圧信号や基準電圧信号との交差タイミングを明
確にすることができる。その結果、水平同期信号の安定
性が増し、回路の耐ノイズ性が向上するという効果があ
る。
発明の構成の水平同期信号用ＡＦＣ回路にあっては、ド
ットクロックをカウントすることにより、充放電するタ
イミングを定める充放電制御信号を生成する。これによ
り、充放電の時定数を電圧制御発振回路の発振周波数か
ら独立して小さくすることができる。そうすると、充放
電電圧Ｃの傾きがより急峻なものとなり、比較対象であ
る制御電圧信号や基準電圧信号との交差タイミングを明
確にすることができる。その結果、水平同期信号の安定
性が増し、回路の耐ノイズ性が向上するという効果があ
る。
【００２６】また、この発明の構成の映像信号処理装置
にあっては、上述の水平同期信号用ＡＦＣ回路を有し、
この水平同期信号用ＡＦＣ回路を用いて映像信号に対す
る処理を行う。これにより、入力ビデオ信号（ＣＯＭＰ
ＶＩＤＥＯ）がサーチ画面のようにノイズバーを含んだ
画面に対応するものであっても、安定して文字をスーパ
ーインポーズすることができる。
にあっては、上述の水平同期信号用ＡＦＣ回路を有し、
この水平同期信号用ＡＦＣ回路を用いて映像信号に対す
る処理を行う。これにより、入力ビデオ信号（ＣＯＭＰ
ＶＩＤＥＯ）がサーチ画面のようにノイズバーを含んだ
画面に対応するものであっても、安定して文字をスーパ
ーインポーズすることができる。
【図１】図１は、この発明の構成の水平同期信号用ＡＦ
Ｃ回路の一実施例のブロック図である。
Ｃ回路の一実施例のブロック図である。
【図２】図２は、この発明の構成の映像信号処理装置に
ついてその一実施例のブロック図である。
ついてその一実施例のブロック図である。
【図３】図３は、水平同期信号用ＡＦＣ回路の動作を説
明するための信号の波形例である。
明するための信号の波形例である。
【図４】図４は、従来の水平同期信号用ＡＦＣ回路にお
ける信号の波形例である。
ける信号の波形例である。
【図５】図５は、従来の水平同期信号用ＡＦＣ回路のブ
ロック図を示す。
ロック図を示す。
１ 位相比較平滑回路 ２ 電圧制御発振回路 ３ パルス発生回路 ４ ＬＣ発振回路 ５ 充放電回路 ６ 電圧比較回路 ７ ワンショット回路 ２０ 電圧制御発振回路 ６０ 電圧比較回路 ７０ カウンタ回路 ７１ カウンタ ７２ ＮＯＲゲート
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/12 H04N 5/06
Claims (3)
- 【請求項１】充放電回路と比較回路と第１の水平同期信
号を受けて発振パルス信号あるいはこれに対応する信号
と位相比較をして比較結果に応じた電圧を発生する位相
比較平滑回路とを有し、前記充放電回路により発生する
充放電電圧を入力としてこの電圧と前記位相比較平滑回
路から得られる前記電圧および所定の基準電圧とを交互
に比較してこの比較結果に応じて前記充放電回路の充放
電制御をすることで前記位相比較平滑回路の電圧で制御
された前記発振パルス信号を前記比較回路から得る電圧
制御発振回路を備え、前記発振パルス信号を受けて、第
２の水平同期信号と前記発振パルスに応じて水平走査線
上のタイミングを示すドットクロックとを生成する水平
同期信号用ＡＦＣ回路において、 前記ドットクロックと前記発振パルス信号とを受けて前
記発振パルス信号の周期でこの発振パルス信号のパルス
幅よりも幅の広いパルス幅のパルスを発生するパルス発
生回路と、このパルス発生回路のパルス信号を受けて前
記発振パルス信号のパルス幅よりも長い間放電状態に設
定されることで充電期間が短くされた充放電電圧を発生
する前記充放電回路とを備える ことを特徴とする水平同
期信号用ＡＦＣ回路。 - 【請求項２】さらに、前記発振パルス信号を受けて前記
第２の水平同期信号を発生する発振回路と前記発振パル
ス信号を受けて前記ドットクロックを発生するドットク
ロック発振回路とを有し、前記パルス発生回路は、前記
ドットクロックをカウントし、前記発振パルス信号によ
りカウント値がリセットされるカウンタであり、このカ
ウンタの出力が前記充放電回路に充放電を制御する信号
として加えられる請求項１記載の水平同期信号用ＡＦＣ
回路。 - 【請求項３】請求項１又は請求項２記載の水平同期信号
用ＡＦＣ回路を有し、この水平同期信号用ＡＦＣ回路を
用いて映像信号に対する処理を行うことを特徴とする映
像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5066158A JP3030837B2 (ja) | 1992-03-16 | 1993-03-02 | 水平同期信号用ａｆｃ回路及び映像信号処理装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-90258 | 1992-03-16 | ||
| JP9025892 | 1992-03-16 | ||
| JP5066158A JP3030837B2 (ja) | 1992-03-16 | 1993-03-02 | 水平同期信号用ａｆｃ回路及び映像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0678173A JPH0678173A (ja) | 1994-03-18 |
| JP3030837B2 true JP3030837B2 (ja) | 2000-04-10 |
Family
ID=26407326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5066158A Expired - Fee Related JP3030837B2 (ja) | 1992-03-16 | 1993-03-02 | 水平同期信号用ａｆｃ回路及び映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3030837B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3568434B2 (ja) | 1999-11-11 | 2004-09-22 | 三洋電機株式会社 | 同期信号の周期測定装置 |
-
1993
- 1993-03-02 JP JP5066158A patent/JP3030837B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0678173A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4182124B2 (ja) | 画像表示装置、ドットクロック位相調整回路及びクロック位相調整方法 | |
| US5898328A (en) | PLL circuit having a switched charge pump for charging a loop filter up or down and signal processing apparatus using the same | |
| JP3520082B2 (ja) | ビデオ処理のための表示ロックされたタイミング信号 | |
| KR20000023800A (ko) | 주사 변환 장치 및 주사 변환 방법 | |
| TWI235604B (en) | Clock generation circuit having PLL circuit | |
| US6172711B1 (en) | Sychronize processing circuit for multiscan display devices | |
| JP3030837B2 (ja) | 水平同期信号用ａｆｃ回路及び映像信号処理装置 | |
| JP2978856B2 (ja) | 水平走査パルス信号制御回路 | |
| US6597403B1 (en) | System for generating horizontal synchronizing signal compatible with multi-scan | |
| EP0966153B1 (en) | Video signal synchronizing apparatus | |
| KR100673922B1 (ko) | 디지털 텔레비전 수신기용 수평 동기 시스템 | |
| JPH10191093A (ja) | デジタル水平フライバック制御回路 | |
| JP3642953B2 (ja) | ヘッド分離型ｃｃｄカメラの同期調整方法 | |
| JP2755324B2 (ja) | ブランキング回路 | |
| JP3495672B2 (ja) | 表示装置 | |
| JPH0779357A (ja) | 水平偏向システム | |
| JP3459444B2 (ja) | 水平位置補正回路 | |
| JP2001203563A (ja) | 発振回路および自動周波数制御回路 | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JP3118809B2 (ja) | 同期回路 | |
| JPH1078771A (ja) | 画像表示装置 | |
| JPH11298754A (ja) | 水平画面位置調整回路 | |
| JPH03236092A (ja) | オンスクリーン表示回路 | |
| JPH0548926A (ja) | 水平位相補正回路 | |
| JPH0720810A (ja) | 水平ａｆｃ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |