JP3642953B2 - ヘッド分離型ｃｃｄカメラの同期調整方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ヘッド分離型のＣＣＤカメラに関し、尚詳しくは、ＣＣＤ出力信号を処理するタイミングの制御に関するものである。
【０００２】
【従来の技術】
今日、監視カメラなどでは、カメラヘッド部に二次元撮像素子であるＣＣＤを用い、ＣＣＤを駆動するために必要最小限の回路をカメラヘッド部に組み込んでカメラヘッド部を小型化すると共に、カメラヘッド部に組み込んだＣＣＤが出力するＣＣＤ出力信号に信号処理を施してビデオ信号を形成する映像信号処理回路をカメラヘッド部とは別体の本体装置に組み込み、カメラヘッド部の設置場所として狭い空間などにも容易にカメラヘッド部を配置することができるようにしたものがある。
【０００３】
そして、このヘッド分離型ＣＣＤカメラでは、カメラヘッド部と本体装置とをカメラケーブルで接続しているも、このカメラケーブルの長さは、多くの場合、一定の規定された長さとされ、カメラヘッド部から出力されるＣＣＤ出力信号と本体装置でＣＣＤ出力信号を処理する際の処理用パルス信号とＣＣＤ出力信号とのタイミングを合わせている。
【０００４】
しかし、図５に示すように、本体装置10からカメラヘッド部50にヘッド同期信号Ｅを送り、このヘッド同期信号Ｅに基づいたＣＣＤ出力信号Ｉをカメラヘッド部50から本体装置10に出力させるとともに、ＣＣＤ出力信号Ｉのタイミングを示す映像タイミング信号Ｇも本体装置10にカメラヘッド部50から出力させることにより、本体装置10の映像信号処理回路45でＣＣＤ出力信号Ｉをビデオ信号Ｑに変換処理するに際し、カメラケーブル81の長さに合わせてヘッド同期信号Ｅのタイミングをずらせる位相調整手段21を本体装置10に備えてタイミングの調整を可能とするものがある（例えば、特開平７−３２２１１８号）。
【０００５】
このヘッド分離型ＣＣＤカメラは、本体装置10にＣＣＤ出力信号Ｉをビデオ信号Ｑに変換処理する映像信号処理回路45を有すると共に、この映像信号処理回路45にクランプパルスやサンプルホールドパルスなどの信号処理パルスＡを出力し、且つ、コントロール信号発生手段13に基準同期信号Ｂを出力する基準信号発生手段12を有している。そして、コントロール信号発生手段13から出力されるヘッド同期基準信号Ｃを位相調整手段21で数ナノ秒単位で位相を遅らせたヘッド同期信号Ｅとして出力することができるようにしている。
【０００６】
更に、このヘッド分離型ＣＣＤカメラのカメラヘッド部50は、二次元固体撮像素子であるＣＣＤ55と、このＣＣＤ55を駆動する転送ゲートパルスや読み出しクロックパルスなどのＣＣＤ55の形式に合わせたＣＣＤ55の駆動に必要なパルス信号を形成して出力するＣＣＤ駆動手段51と、位相比較器71及び電圧制御発振器65で形成される位相同期ループ回路を用いたクロック再生手段61を有するものである。
【０００７】
尚、ＣＣＤ55と合わせてＣＣＤ55に光を集光結像させるための光学系を形成するレンズもカメラヘッド部50に備えていることは言うまでもない。
そして、このヘッド分離型ＣＣＤカメラのヘッド同期信号Ｅは、ＣＣＤ55の画素数に合わせてＣＣＤ55の駆動に必要とされるクロック周波数に合わせた基準クロックパルスを本体装置10の基準信号発生手段12で形成し、この数十メガヘルツなどとされた基準クロックパルスを水平ブランキング期間に所要個数配置してヘッド同期基準信号Ｃとするものであり、基準クロックパルスのパルス数により水平同期のタイミングや垂直同期のタイミングを定め、又、クロック再生手段61でＣＣＤ55の駆動に必要な元の周波数にして所定のタイミングで立ち上がる連続したパルスであるクロック信号Ｆを形成している。
【０００８】
従って、ＣＣＤ駆動手段51は、クロック再生手段61からのクロック信号Ｆに基づき、且つ、本体装置10から入力されるヘッド同期信号Ｅに基づき、ＣＣＤ55を駆動するために必要なＣＣＤ駆動用の各種パルスを形成してＣＣＤ55に出力することができる。更に、このＣＣＤ駆動手段51は、ＣＣＤ55に出力するＣＣＤ駆動用のパルスと合わせ、ＣＣＤ出力信号Ｉにおけるフレームの出力開始のタイミングなどに合わせた映像タイミング信号Ｇを本体装置10に出力するものとしている。
【０００９】
又、本体装置10は位相調整手段21と共に画素調整手段41を有し、この画素調整手段41は、画素ずれ検出部42や遅延演算部43を有するものであって、コントロール信号発生手段13からのタイミング信号Ｋとカメラヘッド部50からの映像タイミング信号Ｇとが画素ずれ検出部42に入力される。そして、コントロール信号発生手段13から入力されるタイミング信号Ｋにより、コントロール信号発生手段13が位相調整手段21に出力するヘッド同期信号Ｅにおける垂直同期期間の終了と本体装置10の画素調整手段41に入力された映像タイミング信号Ｇに基づくＣＣＤ出力信号Ｉのフレーム出力開始との時間ずれをこの画素ずれ検出部42で検出し、本体装置10から出力されるヘッド同期信号Ｅに基づいてカメラヘッド部50から出力されるＣＣＤ出力信号Ｉや映像タイミング信号Ｇが本体装置10に到達するまでの信号伝播時間を算出している。
【００１０】
更に、遅延演算部43では、画素補正決定信号Ｍがコントロール信号発生手段13から入力されると、画素ずれ検出部42で検出した時間ずれに基づき、コントロール信号発生手段13が基準信号発生手段12の基準同期信号Ｂにより形成するヘッド同期基準信号Ｃのタイミングを調整する画素遅延信号Ｎを形成し、この画素遅延信号Ｎを画素調整手段41からコントロール信号発生手段13に出力するものである。
【００１１】
このようにして、このヘッド分離型ＣＣＤカメラでは、基準信号発生手段12からの基準同期信号Ｂに基づいてコントロール信号発生手段13が出力するヘッド同期信号Ｅの垂直同期信号や水平同期信号に対し、基準信号発生手段12が映像信号処理回路45に出力する信号処理パルスＡの内の垂直帰線期間や水平帰線期間に合わせて出力される垂直ブランキングパルスおよび水平ブランキングパルスのタイミングを数十クロック分だけ遅らせておき、画素調整手段41により本体装置10からカメラヘッド部50にヘッド同期信号Ｅが伝達され、かつ、カメラヘッド部50からＣＣＤ出力信号Ｉが本体装置10に伝達されるまでの所用時間を算出し、画素調整手段41から基準信号発生手段12に入力する画素遅延信号Ｎによりヘッド同期基準信号Ｃと信号処理パルスＡとのタイミングを調整することができるものとされている。
【００１２】
このため、例えば３０万画素のＣＣＤ55を用い、ＣＣＤ出力信号Ｉにおける１画素分毎の信号が約１００ナノ秒毎に出力されるとき、カメラケーブル81の約１０メートル毎に１画素分の信号伝播時間の遅れが生じていても、本体装置10から出力したヘッド同期信号ＥのタイミングでＣＣＤ55から信号を出力させ、このＣＣＤ出力信号をビデオ信号Ｑに変換する信号処理を映像信号処理回路45で施すに際し、ＣＣＤ55の各ラインにおける第１画素のＣＣＤ出力信号Ｉに基づいた１水平走査線分の映像信号を正しく含むビデオ信号Ｑを映像信号処理回路45で形成することができる。
【００１３】
なお、水平ブランキングパルスは、ビデオ信号Ｑにおける水平帰線期間を形成するための帰線消去信号である。
更に、このヘッド分離型ＣＣＤカメラの本体装置10は、位相調整手段21をも有しているものである。
この位相調整手段21は、ゲート回路などを遅延素子24として１ナノ秒乃至数ナノ秒程度の同一遅延時間を有する遅延素子24の数十個を直列とした位相遅延部23を有し、基準信号発生手段12から出力される基準クロックパルスの１パルスの時間を更に遅延素子24の数に合わせて順次タイミングをずらせ、ヘッド同期基準信号Ｃと同一のパルス波形を有する信号であって、最大１パルス分余りのずれを有して１ナノ秒乃至数ナノ秒毎に位相がずれた多数の遅延同期信号Ｄ1〜nを形成するものである。
【００１４】
そして、この位相調整手段21は、多数個の遅延素子24を直列とした位相遅延部23と遅延素子24の数に合わせたＤ−フリップフロップなどを有するタイミング記憶部25の他、位相演算部26及びセレクタ27を有し、位相遅延部23にコントロール信号発生手段13からのヘッド同期基準信号Ｃを入力し、前述のように各遅延素子24の遅延時間だけ順次遅れた多数の遅延同期信号Ｄ1〜nを形成するものである。
【００１５】
又、この各遅延同期信号Ｄ1〜nは、セレクタ27に入力すると共に、タイミング記憶部25にも入力し、このタイミング記憶部25にはカメラヘッド部50からの映像タイミング信号Ｇも入力するものである。
更に、タイミング記憶部25は、映像タイミング信号Ｇを位相遅延部23が出力する各遅延同期信号Ｄ1〜nによってラッチすることにより、ヘッド同期基準信号Ｃの基準クロックパルスと映像タイミング信号Ｇとのずれ量を遅延素子24の遅延時間を単位として記憶する。
【００１６】
そして、位相演算部26では、位相補正信号Ｊが入力されたとき、映像タイミング信号Ｇのタイミングと信号処理パルスＡの基準クロックのタイミングとを一致させるための位相調整手段21における遅延量を演算し、セレクタ27で現在選択している遅延同期信号Ｄyから何個の遅延素子24をずらせた遅延同期信号Ｄxが最適かを判定し、セレクタ27に出力する選択信号を変更又は維持し、所定の遅延同期信号Ｄxをセレクタ27により選択させ、ヘッド同期信号Ｅとしてカメラヘッド部50に出力させるものである。
【００１７】
従って、前述の画素調整手段41と上記位相調整手段21とにより、先ず、画素調整手段41によってカメラケーブル81の長さの１０メートルを信号が伝播するのに約５０ナノ秒の時間を要し、本体装置10から出力するヘッド同期信号Ｅに基づいてＣＣＤ55から出力されるＣＣＤ出力信号Ｉにおけるフレーム出力の開始が遅れ、更に、このＣＣＤ出力信号Ｉの第１画素のデータがカメラケーブル81により映像信号処理回路45に到達するまでにも同様の遅れが生じるため、本体装置10から出力するヘッド同期信号Ｅにおける垂直同期信号の終了時と本体装置10に入力されるＣＣＤ出力信号Ｉにおける第１画素データの映像信号処理回路45への到達時とに数十クロック分の時間差が生じていても画素調整手段41により信号処理パルスＡのタイミングを本体装置10から出力するヘッド同期信号Ｅにクロック単位で調整して信号処理パルスＡのタイミングをＣＣＤ出力信号Ｉのタイミングと一致させることができ、更に、位相調整手段21により１クロックを位相遅延部23の遅延素子24により１ナノ秒乃至数ナノ秒を単位として調整し、ＣＣＤ出力信号Ｉに対する信号処理パルスＡのタイミングを微調整してＣＣＤ55における各画素のデータに基づく正しい映像信号を形成して画面を正確に再現できるビデオ信号Ｑとしている。
【００１８】
【発明が解決しようとする課題】
今日、位相調整手段に用いる遅延素子として、１ナノ秒程度の微少遅延時間を単位として信号を遅らせることができるも、ＣＣＤの画素数が増加し、クロック周波数も１００メガヘルツを超える高周波数とされることがあり、１画素分のＣＣＤ出力信号が１０ナノ秒程度以内で出力されるとき、１ナノ秒程度を単位とする調整では、クランプパルスなどの信号処理パルスＡとＣＣＤ出力信号Ｉの各画素データとのタイミング調整には不十分となることがある。
【００１９】
このため、本発明は、遅延素子の遅延時間よりも更に微少な位相調整を行い、ＣＣＤ出力信号Ｉに適正なタイミングの信号処理を施して正確な画像を映し出すことのできるビデオ信号Ｑを形成するための同期位相調整方法を提供するものである。
【００２０】
【課題を解決するための手段】
本発明は、基準クロックパルスの所要個数を連続させることにより水平及び垂直同期のタイミングを示す同期信号を形成し、この同期信号に含まれる不連続な基準クロックパルスに基づいて、位相同期ループ回路を用いたクロック再生手段により所定のタイミングの連続したクロック信号Ｆを形成するため、直列とした多数の遅延素子を用いて前記同期信号から各遅延素子の遅延時間だけ順次遅れた多数の遅延同期信号Ｄ1〜nを形成し、多数の遅延同期信号Ｄ1〜nのいずれかを選択して前記クロック再生手段に入力することによりクロック再生手段で形成するクロック信号Ｆのタイミングを制御するに際し、前記直列とした多数個の遅延素子の内、特定の遅延素子に入力される遅延同期信号Ｄxと当該特定の遅延素子から出力される遅延同期信号Ｄx+1とを基準クロックパルスの所要パルス数毎に切り換えて前記クロック再生手段に入力することとする。
【００２１】
このように、位相同期ループ回路を用いたクロック再生手段に位相の異なる２つの遅延同期信号を所要の基準クロックパルス数毎に切り換えて入力する故、クロック再生手段で形成されるクロック信号Ｆのタイミングは、入力される基準クロックパルスの個数比に応じて入力される両基準クロックパルスにおけるタイミングの中間位置のタイミングとしたクロック信号Ｆとして形成することができる。
【００２２】
【発明の実施の形態】
本発明に係る位相同期ループの制御を行う実施の形態は、図１に示すように、カメラヘッド部50にＣＣＤ55およびＣＣＤ駆動手段51と位相同期ループ回路を用いたクロック再生手段61とを有し、本体装置10に水晶発振器による発振手段11と、ＣＣＤ出力信号Ｉに基づいてビデオ信号Ｑを形成する映像信号処理回路45と、発振手段11からの基準クロックパルスに基づいて映像信号処理回路45に出力する信号処理パルスＡや同期信号遅延手段31に出力するヘッド同期基準信号Ｃを形成する同期信号発生手段15と、同期信号発生手段15が出力するヘッド同期基準信号Ｃとカメラヘッド部50から出力された映像タイミング信号Ｇとが入力されてヘッド同期基準信号Ｃと映像タイミング信号Ｇとの位相を比較する遅延量検出手段17と、遅延量検出手段17で検出したヘッド同期基準信号Ｃと映像タイミング信号Ｇとのずれ量に基づいてヘッド同期基準信号Ｃを遅らせる遅延量を算出して同期信号遅延手段31を制御する遅延量演算手段19、および、ヘッド同期基準信号Ｃを所定時間だけ遅延させたヘッド同期信号Ｅをカメラヘッド部50に出力する同期信号遅延手段31とを有するヘッド分離型ＣＣＤカメラである。
【００２３】
このヘッド分離型ＣＣＤカメラの同期信号発生手段15は、ヘッド同期基準信号Ｃとして、水平ブランキング期間に所要個数の基準クロックパルスを配置した信号を形成し、水平ブランキング期間中に配置されたクロックパルスの数により、垂直同期のタイミングや水平同期のタイミングを区別すると共に各タイミングを示すことのできる同期信号としてのヘッド同期基準信号Ｃを出力するものである。
【００２４】
又、この同期信号発生手段15は、ヘッド同期基準信号Ｃに対して数クロック乃至数十クロック程度の設定された遅れをもって垂直同期や水平同期のタイミングを有する信号処理パルスＡを映像信号処理回路45に出力するものである。
そして、同期信号遅延手段31は、図２に示すように、多数個の遅延素子33を直列として有し、同期信号発生手段15のヘッド同期基準信号出力端子をセレクタ37の入力端子及び直列とした遅延素子33の内の先頭の遅延素子33の入力端子に接続し、各遅延素子33の出力端子は次段の遅延素子33の入力端子とセレクタ37の入力端子とに接続すると共に、最終段の遅延素子33の出力端子もセレクタ37の入力端子に接続するものである。
【００２５】
尚、この直列とした多数個の遅延素子33は、各遅延素子33として各々ゲート回路を用い、各遅延素子33の遅延時間は全て略同一の１ナノ秒余りとしている。
又、セレクタ37の制御入力端子には、切換え制御手段35の出力端子を接続し、切換え制御手段35は遅延量演算手段19からの遅延制御信号に基づいて、セレクタ37の特定入力端子をセレクタ37の出力端子に接続させる切換え信号をセレクタ37に出力するものである。
【００２６】
そして、この切換え制御手段35は、遅延制御信号に基づいてセレクタ37に特定の入力端子を選択させるに際し、セレクタ37から出力する同期信号に含まれる基準クロックパルスのパルス数をカウントすることにより、選択する入力端子の切換え制御を行うことができるものとしている。
又、カメラヘッド部50に組み込むクロック再生手段61は、電圧制御発振器65と位相比較器71とで構成しており、図３に示すように、ヘッド同期信号Ｅの基準クロックパルスや電圧制御発振器65が出力するクロック信号Ｆを２分の１分周する分周器72,73、及び、分周されたヘッド同期信号Ｅとクロック信号Ｆとが入力され、両信号の位相のずれを検出してずれ量に応じた位相差信号Ｏを出力する比較演算器75、更に、フィルター78及び位相差信号Ｏをフィルター78に通過させるゲートバッファ77とゲートバッファ77を制御するゲートパルス発生器76とを有し、ゲートバッファ77を介してフィルター78に入力された位相差信号Ｏを周波数制御電圧として電圧制御発振器65に出力するものである。
【００２７】
従って、このヘッド分離型ＣＣＤカメラでは、同期信号発生手段15で水平ブランキング期間に所要個数の基準クロックパルスを配置したヘッド同期基準信号Ｃを形成し、このヘッド同期基準信号Ｃを同期信号遅延手段31を介してヘッド同期信号Ｅとして本体装置10から出力すれば、カメラヘッド部50のクロック再生手段61では、位相比較器71によりヘッド同期信号Ｅに含まれた基準クロックパルスの位相と一致して連続したパルス信号とされるクロック信号Ｆとを比較し、基準クロックパルスの位相と一致したクロック信号Ｆを電圧制御発振器65で形成してＣＣＤ駆動手段51を作動させることができる。
【００２８】
又、ＣＣＤ駆動手段51は、ヘッド同期信号Ｅにおける水平同期のタイミング及び垂直同期のタイミングに合わせてＣＣＤ55を駆動し、所定のタイミングで各ラスターの映像信号を形成するためのＣＣＤ出力信号Ｉを本体装置10における映像信号処理回路45に出力すると共に、ＣＣＤ出力信号Ｉにおけるフレーム出力開始に合わせて映像タイミング信号Ｇを本体装置10の遅延量検出手段17に出力するものである。
【００２９】
そして、遅延量検出手段17は、ヘッド同期基準信号Ｃの垂直ブランキングの終了時と映像タイミング信号Ｇとのずれ量を検出して時間差信号を遅延量演算手段19に出力するものである。
この遅延量演算手段19は、同期信号遅延手段31で設定されている遅延時間と遅延量検出手段17で検出した時間差とにより、カメラケーブル81を電気信号が伝播するのに要した時間を算出すると共に、ヘッド同期基準信号Ｃと信号処理パルスＡとの設定された垂直及び水平同期のずれ量に合わせて映像信号処理回路45に入力されるＣＣＤ出力信号Ｉのタイミングと信号処理パルスＡのタイミングとを一致させるのに必要な同期信号遅延手段31での遅延時間を算出し、遅延制御信号を同期信号遅延手段31に出力するものである。
【００３０】
更に、同期信号遅延手段31は、遅延制御信号に基づいて切換え制御手段35により所定の遅延時間に対応する遅延同期信号Ｄxをセレクタ37に選択させる切換え制御信号を形成してセレクタ37に出力する。
そして、この切換え制御手段35により切換え制御信号を形成するに際し、切換え制御手段35では、各遅延素子33の遅延時間を単位とした遅延時間を算出するのみでなく、各遅延素子33による遅延時間の中間値も求めるものであり、１つの特定の遅延同期信号Ｄxを選択するのみでなく、隣接した２つの遅延同期信号である遅延同期信号Ｄxと遅延同期信号Ｄx+1との遅延時間の中間値に基づき、セレクタ37から出力するヘッド同期信号Ｅにおける基準クロックパルス数により特定の遅延同期信号Ｄxの水平ブランキング期間中に隣接した遅延同期信号Ｄx+1に入力端子を切り換えて２つの遅延同期信号を組み合わせたヘッド同期信号Ｅを形成させるものである。
【００３１】
従って、ヘッド同期基準信号Ｃとして、各水平ブランキング期間に例えば８個の基準クロックパルスを含む同期信号とされ、このヘッド同期基準信号Ｃに同期信号遅延手段31により所定の遅延時間を与えたヘッド同期信号Ｅを形成してこのヘッド同期信号Ｅをカメラヘッド部50に送ることとし、クロック再生手段61でこのヘッド同期信号Ｅに含まれる基準クロックパルスの位相と一致するクロック信号Ｆを形成している場合において、特定の遅延同期信号Ｄxに基づくヘッド同期信号Ｅのタイミングを、更に同期信号遅延手段31に組み込んだ各遅延素子33による遅延時間の４分の１の微少時間だけ調整させる必要が生じたとき、ヘッド同期信号Ｅにおける８個の基準クロックパルスの内、６個の基準クロックパルスがセレクタ37から出力されたとき、セレクタ37の入力端子の選択を切り換え、残る２個の基準クロックパルは１遅延素子分の遅延時間だけ遅れた遅延同期信号Ｄx+1を選択してカメラヘッド部50に送るようにするものである。
【００３２】
このため、クロック再生手段61における比較演算器75によりヘッド同期信号Ｅとクロック信号Ｆとを比較したとき、図４の（１）に示すように、ヘッド同期信号Ｅにおける基準クロックパルスの内の第７パルスと第８パルスとに１遅延素子分の遅れが生じ、この第７パルスと第８パルスとの遅れ量に応じた位相差信号Ｏが形成される。
【００３３】
尚、ゲートバッファ77は、ゲート信号Ｐが入力されたときに比較演算器75からの位相差信号Ｏをフィルター78に送り、ゲート信号Ｐが入力されないときは出力端子をハイインピーダンス状態とするスリーステートバッファであり、ゲートパルス発生器76は、ヘッド同期信号Ｅに含まれる基準クロックパルスの所要個数即ち８個の基準クロックパルスが入力される期間だけゲート信号Ｐをゲートバッファ77に出力するものである。
【００３４】
このため、所要個数の基準クロックパルスがクロック再生手段61に入力される時間だけ比較演算器75からの位相差信号Ｏがフィルター78に入力され、この位相差信号Ｏによりフィルター78は電圧制御発振器65に位相を遅らせるための周波数制御信号を出力し、クロック再生手段61から出力されるクロック信号Ｆは、僅かに位相を遅らせることができる。
【００３５】
そして、図４の（２）に示すように、クロック信号Ｆの位置が基準クロックパルスの内の第１パルス乃至第６パルスに対して僅かに遅れ、且つ、第７パルス及び第８パルスに対して僅かに早くなり、クロック信号Ｆの第１パルス乃至第６パルスの各パルスに対する遅れ量が第７パルス及び第８パルスの各パルスに対する進み量の３分の１となったとき、この遅れの位相差信号Ｏと進みの位相差信号Ｏとがフィルター78で相殺され、所定の遅延同期信号Ｄxに基づくヘッド同期信号Ｅのタイミングよりも１遅延素子の遅延時間の４分の１だけ遅れたクロック信号Ｆが電圧制御発振器65から出力されたとき、クロック信号Ｆが安定することになる。
【００３６】
尚、この位相同期ループ回路の追従性は、２０ミリ秒乃至３０ミリ秒程度とするように電圧制御発振器65の追従特性やフィルター78の特性を定めることによって、同期のタイミングが変化したときにビデオ信号Ｑの１フレーム以内でクロック再生手段61が出力するクロック信号Ｆの位相を安定させるようにしているものであり、ＮＴＳＣ規格では、６３．５マイクロ秒毎に８個などの所要個数とされた基準クロックパルスがクロック再生手段61に入力されるものである。
【００３７】
このように、このヘッド分離型ＣＣＤカメラでは、同期信号遅延手段31で複数の遅延同期信号Ｄ1〜nを形成し、特定の遅延同期信号Ｄxをヘッド同期信号Ｅとしてカメラヘッド部50に出力する際、隣接した２つの遅延同期信号を組み合わせるように特定の遅延同期信号Ｄxとこの特定の遅延同期信号Ｄxに隣接した遅延同期信号Ｄx+1を組み合せて所要個数づつの基準クロックパルスを含ませたヘッド同期信号Ｅとするから、直列に設けた各遅延素子33による単位遅延時間よりも小さな遅延時間をもってカメラヘッド部50で形成するクロック信号Ｆのパルスタイミングを制御することができ、ＣＣＤ55からＣＣＤ出力信号Ｉを出力させるに際し、１個の遅延素子33の遅延時間よりも小さな時間単位によりビデオ信号Ｑを形成する際の信号処理パルスＡとＣＣＤ出力信号Ｉとのタイミングを調整することができる。
【００３８】
このため、画素数が多いＣＣＤ55を用いて高画質のビデオ信号Ｑを形成するに際し、ＣＣＤ出力信号Ｉを適正なタイミングで処理することにより鮮明な画像を再生することができるビデオ信号Ｑを形成することができる。
【００３９】
【発明の効果】
本発明は、クロック再生手段により所定のタイミングの連続したクロック信号を形成するため、直列とした多数の遅延素子を用いて同期信号から順次遅れた多数の遅延同期信号を形成し、多数の遅延同期信号のいずれかを選択して前記クロック再生手段に入力してクロック信号のタイミングを制御するに際し、特定の遅延素子に入力される遅延同期信号と当該特定の遅延素子から出力される遅延同期信号とを基準クロックパルスの所要パルス数毎に切り換えて前記クロック再生手段に入力するヘッド分離型ＣＣＤカメラの同期調整方法である。
【００４０】
従って、遅延素子で設定される微少単位時間よりも更に小さな時間単位でクロック信号のタイミングを調整し、ＣＣＤ出力信号の処理を適切なタイミングで処理して鮮明な画像を再生することのできる映像信号を形成することができる。
【図面の簡単な説明】
【図１】本発明にかかる同期調整方法を実施するヘッド分離型ＣＣＤカメラの回路例を示すブロック図。
【図２】本発明にかかる同期調整方法を実施するヘッド分離型ＣＣＤカメラの同期信号遅延手段の回路例を示すブロック図。
【図３】本発明にかかる同期調整方法を実施するヘッド分離型ＣＣＤカメラの位相同期ループ回路の例を示すブロック図。
【図４】本発明にかかる同期調整方法による信号の位相を示す図。
【図５】ヘッド分離型ＣＣＤカメラの従来回路の一例を示すブロック図。
【符号の説明】
１０ 本体装置
１１ 発振手段
１２ 基準信号発生手段
１３ コントロール信号発生手段
１５ 同期信号発生手段
１７ 遅延量検出手段 １９ 遅延量演算手段
２１ 位相調整手段
２３ 位相遅延部 ２４ 遅延素子
２５ タイミング記憶部 ２６ 位相演算部
２７ セレクタ
３１ 同期信号遅延手段
３３ 遅延素子 ３５ 切換え制御手段
３７ セレクタ
４１ 画素調整手段
４２ 画素ずれ検出部 ４３ 遅延演算部
４５ 映像信号処理回路
５０ カメラヘッド部
５１ ＣＣＤ駆動手段
５５ ＣＣＤ
６１ クロック再生手段
６５ 電圧制御発振器
７１ 位相比較器
７２ 分周器 ７３ 分周器
７５ 比較演算器 ７６ ゲートパルス発生器
７７ ゲートバッファ ７８ フィルタ
８１ カメラケーブル

Claims (1)

1. 基準クロックパルスの所要個数を連続させることにより水平及び垂直同期のタイミングを示す同期信号を形成し、この同期信号に含まれる不連続な基準クロックパルスに基づいて、クロック再生手段により所定のタイミングの連続したクロック信号を形成するため、直列とした多数の遅延素子を用いて前記同期信号から各遅延素子の遅延時間だけ順次遅れた多数の遅延同期信号を形成し、多数の遅延同期信号のいずれかを選択して前記クロック再生手段に入力することによりクロック再生手段で形成するクロック信号のタイミングを制御するに際し、前記直列とした多数個の遅延素子の内の特定の遅延素子に入力される遅延同期信号と当該特定の遅延素子から出力される遅延同期信号とを基準クロックパルスの所要パルス数毎に切り換えて前記クロック再生手段に入力することを特徴とするヘッド分離型ＣＣＤカメラの同期調整方法。

Images