JPH11341368A - ヘッド分離型ccdカメラの同期調整方法 - Google Patents

ヘッド分離型ccdカメラの同期調整方法

Info

Publication number
JPH11341368A
JPH11341368A JP10148502A JP14850298A JPH11341368A JP H11341368 A JPH11341368 A JP H11341368A JP 10148502 A JP10148502 A JP 10148502A JP 14850298 A JP14850298 A JP 14850298A JP H11341368 A JPH11341368 A JP H11341368A
Authority
JP
Japan
Prior art keywords
signal
delay
synchronization
head
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10148502A
Other languages
English (en)
Other versions
JP3642953B2 (ja
Inventor
Yoshinori Nasu
美則 那須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rhythm Watch Co Ltd
Original Assignee
Rhythm Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rhythm Watch Co Ltd filed Critical Rhythm Watch Co Ltd
Priority to JP14850298A priority Critical patent/JP3642953B2/ja
Publication of JPH11341368A publication Critical patent/JPH11341368A/ja
Application granted granted Critical
Publication of JP3642953B2 publication Critical patent/JP3642953B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

(57)【要約】 【課題】 1ナノ秒程度の遅延時間を有する遅延素子を
用いた調整では、クランプパルスなどの信号処理パルス
AとCCD出力信号Iの各画素データとのタイミング調
整には不十分となることがあるため、遅延素子の遅延時
間よりも更に微少な位相調整を行うことを可能とする。 【解決手段】 基準クロックパルスにより同期信号を形
成し、この同期信号に基づいて、クロック再生手段61に
より所定のタイミングの連続したクロック信号Fを形成
するため、多数の遅延素子に同期信号を通して順次遅れ
た多数の遅延同期信号を形成し、多数の遅延同期信号の
いずれかを選択して前記クロック再生手段61に入力する
ことによりクロック再生手段61で形成するクロック信号
Fのタイミングを制御するに際し、特定の遅延同期信号
と他の遅延同期信号とを所要の基準クロックパルス数ご
とに切り換えて前記クロック再生手段61に入力する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ヘッド分離型のC
CDカメラに関し、尚詳しくは、CCD出力信号を処理
するタイミングの制御に関するものである。
【0002】
【従来の技術】今日、監視カメラなどでは、カメラヘッ
ド部に二次元撮像素子であるCCDを用い、CCDを駆
動するために必要最小限の回路をカメラヘッド部に組み
込んでカメラヘッド部を小型化すると共に、カメラヘッ
ド部に組み込んだCCDが出力するCCD出力信号に信
号処理を施してビデオ信号を形成する映像信号処理回路
をカメラヘッド部とは別体の本体装置に組み込み、カメ
ラヘッド部の設置場所として狭い空間などにも容易にカ
メラヘッド部を配置することができるようにしたものが
ある。
【0003】そして、このヘッド分離型CCDカメラで
は、カメラヘッド部と本体装置とをカメラケーブルで接
続しているも、このカメラケーブルの長さは、多くの場
合、一定の規定された長さとされ、カメラヘッド部から
出力されるCCD出力信号と本体装置でCCD出力信号
を処理する際の処理用パルス信号とCCD出力信号との
タイミングを合わせている。
【0004】しかし、図5に示すように、本体装置10か
らカメラヘッド部50にヘッド同期信号Eを送り、このヘ
ッド同期信号Eに基づいたCCD出力信号Iをカメラヘ
ッド部50から本体装置10に出力させるとともに、CCD
出力信号Iのタイミングを示す映像タイミング信号Gも
本体装置10にカメラヘッド部50から出力させることによ
り、本体装置10の映像信号処理回路45でCCD出力信号
Iをビデオ信号Qに変換処理するに際し、カメラケーブ
ル81の長さに合わせてヘッド同期信号Eのタイミングを
ずらせる位相調整手段21を本体装置10に備えてタイミン
グの調整を可能とするものがある(例えば、特開平7−
322118号)。
【0005】このヘッド分離型CCDカメラは、本体装
置10にCCD出力信号Iをビデオ信号Qに変換処理する
映像信号処理回路45を有すると共に、この映像信号処理
回路45にクランプパルスやサンプルホールドパルスなど
の信号処理パルスAを出力し、且つ、コントロール信号
発生手段13に基準同期信号Bを出力する基準信号発生手
段12を有している。そして、コントロール信号発生手段
13から出力されるヘッド同期基準信号Cを位相調整手段
21で数ナノ秒単位で位相を遅らせたヘッド同期信号Eと
して出力することができるようにしている。
【0006】更に、このヘッド分離型CCDカメラのカ
メラヘッド部50は、二次元固体撮像素子であるCCD55
と、このCCD55を駆動する転送ゲートパルスや読み出
しクロックパルスなどのCCD55の形式に合わせたCC
D55の駆動に必要なパルス信号を形成して出力するCC
D駆動手段51と、位相比較器71及び電圧制御発振器65で
形成される位相同期ループ回路を用いたクロック再生手
段61を有するものである。
【0007】尚、CCD55と合わせてCCD55に光を集
光結像させるための光学系を形成するレンズもカメラヘ
ッド部50に備えていることは言うまでもない。そして、
このヘッド分離型CCDカメラのヘッド同期信号Eは、
CCD55の画素数に合わせてCCD55の駆動に必要とさ
れるクロック周波数に合わせた基準クロックパルスを本
体装置10の基準信号発生手段12で形成し、この数十メガ
ヘルツなどとされた基準クロックパルスを水平ブランキ
ング期間に所要個数配置してヘッド同期基準信号Cとす
るものであり、基準クロックパルスのパルス数により水
平同期のタイミングや垂直同期のタイミングを定め、
又、クロック再生手段61でCCD55の駆動に必要な元の
周波数にして所定のタイミングで立ち上がる連続したパ
ルスであるクロック信号Fを形成している。
【0008】従って、CCD駆動手段51は、クロック再
生手段61からのクロック信号Fに基づき、且つ、本体装
置10から入力されるヘッド同期信号Eに基づき、CCD
55を駆動するために必要なCCD駆動用の各種パルスを
形成してCCD55に出力することができる。更に、この
CCD駆動手段51は、CCD55に出力するCCD駆動用
のパルスと合わせ、CCD出力信号Iにおけるフレーム
の出力開始のタイミングなどに合わせた映像タイミング
信号Gを本体装置10に出力するものとしている。
【0009】又、本体装置10は位相調整手段21と共に画
素調整手段41を有し、この画素調整手段41は、画素ずれ
検出部42や遅延演算部43を有するものであって、コント
ロール信号発生手段13からのタイミング信号Kとカメラ
ヘッド部50からの映像タイミング信号Gとが画素ずれ検
出部42に入力される。そして、コントロール信号発生手
段13から入力されるタイミング信号Kにより、コントロ
ール信号発生手段13が位相調整手段21に出力するヘッド
同期信号Eにおける垂直同期期間の終了と本体装置10の
画素調整手段41に入力された映像タイミング信号Gに基
づくCCD出力信号Iのフレーム出力開始との時間ずれ
をこの画素ずれ検出部42で検出し、本体装置10から出力
されるヘッド同期信号Eに基づいてカメラヘッド部50か
ら出力されるCCD出力信号Iや映像タイミング信号G
が本体装置10に到達するまでの信号伝播時間を算出して
いる。
【0010】更に、遅延演算部43では、画素補正決定信
号Mがコントロール信号発生手段13から入力されると、
画素ずれ検出部42で検出した時間ずれに基づき、コント
ロール信号発生手段13が基準信号発生手段12の基準同期
信号Bにより形成するヘッド同期基準信号Cのタイミン
グを調整する画素遅延信号Nを形成し、この画素遅延信
号Nを画素調整手段41からコントロール信号発生手段13
に出力するものである。
【0011】このようにして、このヘッド分離型CCD
カメラでは、基準信号発生手段12からの基準同期信号B
に基づいてコントロール信号発生手段13が出力するヘッ
ド同期信号Eの垂直同期信号や水平同期信号に対し、基
準信号発生手段12が映像信号処理回路45に出力する信号
処理パルスAの内の垂直帰線期間や水平帰線期間に合わ
せて出力される垂直ブランキングパルスおよび水平ブラ
ンキングパルスのタイミングを数十クロック分だけ遅ら
せておき、画素調整手段41により本体装置10からカメラ
ヘッド部50にヘッド同期信号Eが伝達され、かつ、カメ
ラヘッド部50からCCD出力信号Iが本体装置10に伝達
されるまでの所用時間を算出し、画素調整手段41から基
準信号発生手段12に入力する画素遅延信号Nによりヘッ
ド同期基準信号Cと信号処理パルスAとのタイミングを
調整することができるものとされている。
【0012】このため、例えば30万画素のCCD55を
用い、CCD出力信号Iにおける1画素分毎の信号が約
100ナノ秒毎に出力されるとき、カメラケーブル81の
約10メートル毎に1画素分の信号伝播時間の遅れが生
じていても、本体装置10から出力したヘッド同期信号E
のタイミングでCCD55から信号を出力させ、このCC
D出力信号をビデオ信号Qに変換する信号処理を映像信
号処理回路45で施すに際し、CCD55の各ラインにおけ
る第1画素のCCD出力信号Iに基づいた1水平走査線
分の映像信号を正しく含むビデオ信号Qを映像信号処理
回路45で形成することができる。
【0013】なお、水平ブランキングパルスは、ビデオ
信号Qにおける水平帰線期間を形成するための帰線消去
信号である。更に、このヘッド分離型CCDカメラの本
体装置10は、位相調整手段21をも有しているものであ
る。この位相調整手段21は、ゲート回路などを遅延素子
24として1ナノ秒乃至数ナノ秒程度の同一遅延時間を有
する遅延素子24の数十個を直列とした位相遅延部23を有
し、基準信号発生手段12から出力される基準クロックパ
ルスの1パルスの時間を更に遅延素子24の数に合わせて
順次タイミングをずらせ、ヘッド同期基準信号Cと同一
のパルス波形を有する信号であって、最大1パルス分余
りのずれを有して1ナノ秒乃至数ナノ秒毎に位相がずれ
た多数の遅延同期信号D1〜nを形成するものである。
【0014】そして、この位相調整手段21は、多数個の
遅延素子24を直列とした位相遅延部23と遅延素子24の数
に合わせたD−フリップフロップなどを有するタイミン
グ記憶部25の他、位相演算部26及びセレクタ27を有し、
位相遅延部23にコントロール信号発生手段13からのヘッ
ド同期基準信号Cを入力し、前述のように各遅延素子24
の遅延時間だけ順次遅れた多数の遅延同期信号D1〜nを
形成するものである。
【0015】又、この各遅延同期信号D1〜nは、セレク
タ27に入力すると共に、タイミング記憶部25にも入力
し、このタイミング記憶部25にはカメラヘッド部50から
の映像タイミング信号Gも入力するものである。更に、
タイミング記憶部25は、映像タイミング信号Gを位相遅
延部23が出力する各遅延同期信号D1〜nによってラッチ
することにより、ヘッド同期基準信号Cの基準クロック
パルスと映像タイミング信号Gとのずれ量を遅延素子24
の遅延時間を単位として記憶する。
【0016】そして、位相演算部26では、位相補正信号
Jが入力されたとき、映像タイミング信号Gのタイミン
グと信号処理パルスAの基準クロックのタイミングとを
一致させるための位相調整手段21における遅延量を演算
し、セレクタ27で現在選択している遅延同期信号Dyか
ら何個の遅延素子24をずらせた遅延同期信号Dxが最適
かを判定し、セレクタ27に出力する選択信号を変更又は
維持し、所定の遅延同期信号Dxをセレクタ27により選
択させ、ヘッド同期信号Eとしてカメラヘッド部50に出
力させるものである。
【0017】従って、前述の画素調整手段41と上記位相
調整手段21とにより、先ず、画素調整手段41によってカ
メラケーブル81の長さの10メートルを信号が伝播する
のに約50ナノ秒の時間を要し、本体装置10から出力す
るヘッド同期信号Eに基づいてCCD55から出力される
CCD出力信号Iにおけるフレーム出力の開始が遅れ、
更に、このCCD出力信号Iの第1画素のデータがカメ
ラケーブル81により映像信号処理回路45に到達するまで
にも同様の遅れが生じるため、本体装置10から出力する
ヘッド同期信号Eにおける垂直同期信号の終了時と本体
装置10に入力されるCCD出力信号Iにおける第1画素
データの映像信号処理回路45への到達時とに数十クロッ
ク分の時間差が生じていても画素調整手段41により信号
処理パルスAのタイミングを本体装置10から出力するヘ
ッド同期信号Eにクロック単位で調整して信号処理パル
スAのタイミングをCCD出力信号Iのタイミングと一
致させることができ、更に、位相調整手段21により1ク
ロックを位相遅延部23の遅延素子24により1ナノ秒乃至
数ナノ秒を単位として調整し、CCD出力信号Iに対す
る信号処理パルスAのタイミングを微調整してCCD55
における各画素のデータに基づく正しい映像信号を形成
して画面を正確に再現できるビデオ信号Qとしている。
【0018】
【発明が解決しようとする課題】今日、位相調整手段に
用いる遅延素子として、1ナノ秒程度の微少遅延時間を
単位として信号を遅らせることができるも、CCDの画
素数が増加し、クロック周波数も100メガヘルツを超
える高周波数とされることがあり、1画素分のCCD出
力信号が10ナノ秒程度以内で出力されるとき、1ナノ
秒程度を単位とする調整では、クランプパルスなどの信
号処理パルスAとCCD出力信号Iの各画素データとの
タイミング調整には不十分となることがある。
【0019】このため、本発明は、遅延素子の遅延時間
よりも更に微少な位相調整を行い、CCD出力信号Iに
適正なタイミングの信号処理を施して正確な画像を映し
出すことのできるビデオ信号Qを形成するための同期位
相調整方法を提供するものである。
【0020】
【課題を解決するための手段】本発明は、基準クロック
パルスの所要個数を連続させることにより水平及び垂直
同期のタイミングを示す同期信号を形成し、この同期信
号に含まれる不連続な基準クロックパルスに基づいて、
位相同期ループ回路を用いたクロック再生手段により所
定のタイミングの連続したクロック信号Fを形成するた
め、直列とした多数の遅延素子を用いて前記同期信号か
ら各遅延素子の遅延時間だけ順次遅れた多数の遅延同期
信号D1〜nを形成し、多数の遅延同期信号D1〜nのいず
れかを選択して前記クロック再生手段に入力することに
よりクロック再生手段で形成するクロック信号Fのタイ
ミングを制御するに際し、前記直列とした多数個の遅延
素子の内、特定の遅延素子に入力される遅延同期信号D
xと当該特定の遅延素子から出力される遅延同期信号Dx
+1とを基準クロックパルスの所要パルス数毎に切り換え
て前記クロック再生手段に入力することとする。
【0021】このように、位相同期ループ回路を用いた
クロック再生手段に位相の異なる2つの遅延同期信号を
所要の基準クロックパルス数毎に切り換えて入力する
故、クロック再生手段で形成されるクロック信号Fのタ
イミングは、入力される基準クロックパルスの個数比に
応じて入力される両基準クロックパルスにおけるタイミ
ングの中間位置のタイミングとしたクロック信号Fとし
て形成することができる。
【0022】
【発明の実施の形態】本発明に係る位相同期ループの制
御を行う実施の形態は、図1に示すように、カメラヘッ
ド部50にCCD55およびCCD駆動手段51と位相同期ル
ープ回路を用いたクロック再生手段61とを有し、本体装
置10に水晶発振器による発振手段11と、CCD出力信号
Iに基づいてビデオ信号Qを形成する映像信号処理回路
45と、発振手段11からの基準クロックパルスに基づいて
映像信号処理回路45に出力する信号処理パルスAや同期
信号遅延手段31に出力するヘッド同期基準信号Cを形成
する同期信号発生手段15と、同期信号発生手段15が出力
するヘッド同期基準信号Cとカメラヘッド部50から出力
された映像タイミング信号Gとが入力されてヘッド同期
基準信号Cと映像タイミング信号Gとの位相を比較する
遅延量検出手段17と、遅延量検出手段17で検出したヘッ
ド同期基準信号Cと映像タイミング信号Gとのずれ量に
基づいてヘッド同期基準信号Cを遅らせる遅延量を算出
して同期信号遅延手段31を制御する遅延量演算手段19、
および、ヘッド同期基準信号Cを所定時間だけ遅延させ
たヘッド同期信号Eをカメラヘッド部50に出力する同期
信号遅延手段31とを有するヘッド分離型CCDカメラで
ある。
【0023】このヘッド分離型CCDカメラの同期信号
発生手段15は、ヘッド同期基準信号Cとして、水平ブラ
ンキング期間に所要個数の基準クロックパルスを配置し
た信号を形成し、水平ブランキング期間中に配置された
クロックパルスの数により、垂直同期のタイミングや水
平同期のタイミングを区別すると共に各タイミングを示
すことのできる同期信号としてのヘッド同期基準信号C
を出力するものである。
【0024】又、この同期信号発生手段15は、ヘッド同
期基準信号Cに対して数クロック乃至数十クロック程度
の設定された遅れをもって垂直同期や水平同期のタイミ
ングを有する信号処理パルスAを映像信号処理回路45に
出力するものである。そして、同期信号遅延手段31は、
図2に示すように、多数個の遅延素子33を直列として有
し、同期信号発生手段15のヘッド同期基準信号出力端子
をセレクタ37の入力端子及び直列とした遅延素子33の内
の先頭の遅延素子33の入力端子に接続し、各遅延素子33
の出力端子は次段の遅延素子33の入力端子とセレクタ37
の入力端子とに接続すると共に、最終段の遅延素子33の
出力端子もセレクタ37の入力端子に接続するものであ
る。
【0025】尚、この直列とした多数個の遅延素子33
は、各遅延素子33として各々ゲート回路を用い、各遅延
素子33の遅延時間は全て略同一の1ナノ秒余りとしてい
る。又、セレクタ37の制御入力端子には、切換え制御手
段35の出力端子を接続し、切換え制御手段35は遅延量演
算手段19からの遅延制御信号に基づいて、セレクタ37の
特定入力端子をセレクタ37の出力端子に接続させる切換
え信号をセレクタ37に出力するものである。
【0026】そして、この切換え制御手段35は、遅延制
御信号に基づいてセレクタ37に特定の入力端子を選択さ
せるに際し、セレクタ37から出力する同期信号に含まれ
る基準クロックパルスのパルス数をカウントすることに
より、選択する入力端子の切換え制御を行うことができ
るものとしている。又、カメラヘッド部50に組み込むク
ロック再生手段61は、電圧制御発振器65と位相比較器71
とで構成しており、図3に示すように、ヘッド同期信号
Eの基準クロックパルスや電圧制御発振器65が出力する
クロック信号Fを2分の1分周する分周器72,73、及
び、分周されたヘッド同期信号Eとクロック信号Fとが
入力され、両信号の位相のずれを検出してずれ量に応じ
た位相差信号Oを出力する比較演算器75、更に、フィル
ター78及び位相差信号Oをフィルター78に通過させるゲ
ートバッファ77とゲートバッファ77を制御するゲートパ
ルス発生器76とを有し、ゲートバッファ77を介してフィ
ルター78に入力された位相差信号Oを周波数制御電圧と
して電圧制御発振器65に出力するものである。
【0027】従って、このヘッド分離型CCDカメラで
は、同期信号発生手段15で水平ブランキング期間に所要
個数の基準クロックパルスを配置したヘッド同期基準信
号Cを形成し、このヘッド同期基準信号Cを同期信号遅
延手段31を介してヘッド同期信号Eとして本体装置10か
ら出力すれば、カメラヘッド部50のクロック再生手段61
では、位相比較器71によりヘッド同期信号Eに含まれた
基準クロックパルスの位相と一致して連続したパルス信
号とされるクロック信号Fとを比較し、基準クロックパ
ルスの位相と一致したクロック信号Fを電圧制御発振器
65で形成してCCD駆動手段51を作動させることができ
る。
【0028】又、CCD駆動手段51は、ヘッド同期信号
Eにおける水平同期のタイミング及び垂直同期のタイミ
ングに合わせてCCD55を駆動し、所定のタイミングで
各ラスターの映像信号を形成するためのCCD出力信号
Iを本体装置10における映像信号処理回路45に出力する
と共に、CCD出力信号Iにおけるフレーム出力開始に
合わせて映像タイミング信号Gを本体装置10の遅延量検
出手段17に出力するものである。
【0029】そして、遅延量検出手段17は、ヘッド同期
基準信号Cの垂直ブランキングの終了時と映像タイミン
グ信号Gとのずれ量を検出して時間差信号を遅延量演算
手段19に出力するものである。この遅延量演算手段19
は、同期信号遅延手段31で設定されている遅延時間と遅
延量検出手段17で検出した時間差とにより、カメラケー
ブル81を電気信号が伝播するのに要した時間を算出する
と共に、ヘッド同期基準信号Cと信号処理パルスAとの
設定された垂直及び水平同期のずれ量に合わせて映像信
号処理回路45に入力されるCCD出力信号Iのタイミン
グと信号処理パルスAのタイミングとを一致させるのに
必要な同期信号遅延手段31での遅延時間を算出し、遅延
制御信号を同期信号遅延手段31に出力するものである。
【0030】更に、同期信号遅延手段31は、遅延制御信
号に基づいて切換え制御手段35により所定の遅延時間に
対応する遅延同期信号Dxをセレクタ37に選択させる切
換え制御信号を形成してセレクタ37に出力する。そし
て、この切換え制御手段35により切換え制御信号を形成
するに際し、切換え制御手段35では、各遅延素子33の遅
延時間を単位とした遅延時間を算出するのみでなく、各
遅延素子33による遅延時間の中間値も求めるものであ
り、1つの特定の遅延同期信号Dxを選択するのみでな
く、隣接した2つの遅延同期信号である遅延同期信号D
xと遅延同期信号Dx+1との遅延時間の中間値に基づき、
セレクタ37から出力するヘッド同期信号Eにおける基準
クロックパルス数により特定の遅延同期信号Dxの水平
ブランキング期間中に隣接した遅延同期信号Dx+1に入
力端子を切り換えて2つの遅延同期信号を組み合わせた
ヘッド同期信号Eを形成させるものである。
【0031】従って、ヘッド同期基準信号Cとして、各
水平ブランキング期間に例えば8個の基準クロックパル
スを含む同期信号とされ、このヘッド同期基準信号Cに
同期信号遅延手段31により所定の遅延時間を与えたヘッ
ド同期信号Eを形成してこのヘッド同期信号Eをカメラ
ヘッド部50に送ることとし、クロック再生手段61でこの
ヘッド同期信号Eに含まれる基準クロックパルスの位相
と一致するクロック信号Fを形成している場合におい
て、特定の遅延同期信号Dxに基づくヘッド同期信号E
のタイミングを、更に同期信号遅延手段31に組み込んだ
各遅延素子33による遅延時間の4分の1の微少時間だけ
調整させる必要が生じたとき、ヘッド同期信号Eにおけ
る8個の基準クロックパルスの内、6個の基準クロック
パルスがセレクタ37から出力されたとき、セレクタ37の
入力端子の選択を切り換え、残る2個の基準クロックパ
ルは1遅延素子分の遅延時間だけ遅れた遅延同期信号D
x+1を選択してカメラヘッド部50に送るようにするもの
である。
【0032】このため、クロック再生手段61における比
較演算器75によりヘッド同期信号Eとクロック信号Fと
を比較したとき、図4の(1)に示すように、ヘッド同
期信号Eにおける基準クロックパルスの内の第7パルス
と第8パルスとに1遅延素子分の遅れが生じ、この第7
パルスと第8パルスとの遅れ量に応じた位相差信号Oが
形成される。
【0033】尚、ゲートバッファ77は、ゲート信号Pが
入力されたときに比較演算器75からの位相差信号Oをフ
ィルター78に送り、ゲート信号Pが入力されないときは
出力端子をハイインピーダンス状態とするスリーステー
トバッファであり、ゲートパルス発生器76は、ヘッド同
期信号Eに含まれる基準クロックパルスの所要個数即ち
8個の基準クロックパルスが入力される期間だけゲート
信号Pをゲートバッファ77に出力するものである。
【0034】このため、所要個数の基準クロックパルス
がクロック再生手段61に入力される時間だけ比較演算器
75からの位相差信号Oがフィルター78に入力され、この
位相差信号Oによりフィルター78は電圧制御発振器65に
位相を遅らせるための周波数制御信号を出力し、クロッ
ク再生手段61から出力されるクロック信号Fは、僅かに
位相を遅らせることができる。
【0035】そして、図4の(2)に示すように、クロ
ック信号Fの位置が基準クロックパルスの内の第1パル
ス乃至第6パルスに対して僅かに遅れ、且つ、第7パル
ス及び第8パルスに対して僅かに早くなり、クロック信
号Fの第1パルス乃至第6パルスの各パルスに対する遅
れ量が第7パルス及び第8パルスの各パルスに対する進
み量の3分の1となったとき、この遅れの位相差信号O
と進みの位相差信号Oとがフィルター78で相殺され、所
定の遅延同期信号Dxに基づくヘッド同期信号Eのタイ
ミングよりも1遅延素子の遅延時間の4分の1だけ遅れ
たクロック信号Fが電圧制御発振器65から出力されたと
き、クロック信号Fが安定することになる。
【0036】尚、この位相同期ループ回路の追従性は、
20ミリ秒乃至30ミリ秒程度とするように電圧制御発
振器65の追従特性やフィルター78の特性を定めることに
よって、同期のタイミングが変化したときにビデオ信号
Qの1フレーム以内でクロック再生手段61が出力するク
ロック信号Fの位相を安定させるようにしているもので
あり、NTSC規格では、63.5マイクロ秒毎に8個
などの所要個数とされた基準クロックパルスがクロック
再生手段61に入力されるものである。
【0037】このように、このヘッド分離型CCDカメ
ラでは、同期信号遅延手段31で複数の遅延同期信号D1
〜nを形成し、特定の遅延同期信号Dxをヘッド同期信号
Eとしてカメラヘッド部50に出力する際、隣接した2つ
の遅延同期信号を組み合わせるように特定の遅延同期信
号Dxとこの特定の遅延同期信号Dxに隣接した遅延同期
信号Dx+1を組み合せて所要個数づつの基準クロックパ
ルスを含ませたヘッド同期信号Eとするから、直列に設
けた各遅延素子33による単位遅延時間よりも小さな遅延
時間をもってカメラヘッド部50で形成するクロック信号
Fのパルスタイミングを制御することができ、CCD55
からCCD出力信号Iを出力させるに際し、1個の遅延
素子33の遅延時間よりも小さな時間単位によりビデオ信
号Qを形成する際の信号処理パルスAとCCD出力信号
Iとのタイミングを調整することができる。
【0038】このため、画素数が多いCCD55を用いて
高画質のビデオ信号Qを形成するに際し、CCD出力信
号Iを適正なタイミングで処理することにより鮮明な画
像を再生することができるビデオ信号Qを形成すること
ができる。
【0039】
【発明の効果】本発明は、クロック再生手段により所定
のタイミングの連続したクロック信号を形成するため、
直列とした多数の遅延素子を用いて同期信号から順次遅
れた多数の遅延同期信号を形成し、多数の遅延同期信号
のいずれかを選択して前記クロック再生手段に入力して
クロック信号のタイミングを制御するに際し、特定の遅
延素子に入力される遅延同期信号と当該特定の遅延素子
から出力される遅延同期信号とを基準クロックパルスの
所要パルス数毎に切り換えて前記クロック再生手段に入
力するヘッド分離型CCDカメラの同期調整方法であ
る。
【0040】従って、遅延素子で設定される微少単位時
間よりも更に小さな時間単位でクロック信号のタイミン
グを調整し、CCD出力信号の処理を適切なタイミング
で処理して鮮明な画像を再生することのできる映像信号
を形成することができる。
【図面の簡単な説明】
【図1】本発明にかかる同期調整方法を実施するヘッド
分離型CCDカメラの回路例を示すブロック図。
【図2】本発明にかかる同期調整方法を実施するヘッド
分離型CCDカメラの同期信号遅延手段の回路例を示す
ブロック図。
【図3】本発明にかかる同期調整方法を実施するヘッド
分離型CCDカメラの位相同期ループ回路の例を示すブ
ロック図。
【図4】本発明にかかる同期調整方法による信号の位相
を示す図。
【図5】ヘッド分離型CCDカメラの従来回路の一例を
示すブロック図。
【符号の説明】
10 本体装置 11 発振手段 12 基準信号発生手段 13 コントロール信号発生手段 15 同期信号発生手段 17 遅延量検出手段 19
遅延量演算手段 21 位相調整手段 23 位相遅延部 24
遅延素子 25 タイミング記憶部 26
位相演算部 27 セレクタ 31 同期信号遅延手段 33 遅延素子 35
切換え制御手段 37 セレクタ 41 画素調整手段 42 画素ずれ検出部 43
遅延演算部 45 映像信号処理回路 50 カメラヘッド部 51 CCD駆動手段 55 CCD 61 クロック再生手段 65 電圧制御発振器 71 位相比較器 72 分周器 73
分周器 75 比較演算器 76
ゲートパルス発生器 77 ゲートバッファ 78
フィルタ 81 カメラケーブル

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 基準クロックパルスの所要個数を連続さ
    せることにより水平及び垂直同期のタイミングを示す同
    期信号を形成し、この同期信号に含まれる不連続な基準
    クロックパルスに基づいて、クロック再生手段により所
    定のタイミングの連続したクロック信号を形成するた
    め、直列とした多数の遅延素子を用いて前記同期信号か
    ら各遅延素子の遅延時間だけ順次遅れた多数の遅延同期
    信号を形成し、多数の遅延同期信号のいずれかを選択し
    て前記クロック再生手段に入力することによりクロック
    再生手段で形成するクロック信号のタイミングを制御す
    るに際し、前記直列とした多数個の遅延素子の内の特定
    の遅延素子に入力される遅延同期信号と当該特定の遅延
    素子から出力される遅延同期信号とを基準クロックパル
    スの所要パルス数毎に切り換えて前記クロック再生手段
    に入力することを特徴とするヘッド分離型CCDカメラ
    の同期調整方法。
JP14850298A 1998-05-29 1998-05-29 ヘッド分離型ccdカメラの同期調整方法 Expired - Fee Related JP3642953B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14850298A JP3642953B2 (ja) 1998-05-29 1998-05-29 ヘッド分離型ccdカメラの同期調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14850298A JP3642953B2 (ja) 1998-05-29 1998-05-29 ヘッド分離型ccdカメラの同期調整方法

Publications (2)

Publication Number Publication Date
JPH11341368A true JPH11341368A (ja) 1999-12-10
JP3642953B2 JP3642953B2 (ja) 2005-04-27

Family

ID=15454204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14850298A Expired - Fee Related JP3642953B2 (ja) 1998-05-29 1998-05-29 ヘッド分離型ccdカメラの同期調整方法

Country Status (1)

Country Link
JP (1) JP3642953B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486319B2 (en) 2003-06-13 2009-02-03 Sony Corporation Signal generating circuit including delay-locked loop and semiconductor device including signal generating circuit
CN117040535A (zh) * 2023-10-10 2023-11-10 浙江大学 相位指示电路、转换器芯片及多芯片同步系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486319B2 (en) 2003-06-13 2009-02-03 Sony Corporation Signal generating circuit including delay-locked loop and semiconductor device including signal generating circuit
CN117040535A (zh) * 2023-10-10 2023-11-10 浙江大学 相位指示电路、转换器芯片及多芯片同步系统
CN117040535B (zh) * 2023-10-10 2023-12-22 浙江大学 相位指示电路、转换器芯片及多芯片同步系统

Also Published As

Publication number Publication date
JP3642953B2 (ja) 2005-04-27

Similar Documents

Publication Publication Date Title
JP2008009259A (ja) 画像表示装置及びクロック位相調整方法
US10924663B2 (en) Information processing apparatus having two modules that have independent clock supply sources, control method therefor, and storage medium storing control program therefor
US6795124B1 (en) External synchronization system using composite synchronization signal and camera system using the same
US5226063A (en) Counter for an image pickup system
JP2008055750A (ja) タイミング検出回路
JP4182071B2 (ja) 撮像装置
JP4173998B2 (ja) ジッタ・キャンセルの方法および装置
JP3642953B2 (ja) ヘッド分離型ccdカメラの同期調整方法
JP4379380B2 (ja) 水平レジスタ転送パルス生成回路及び撮像装置
JP2881109B2 (ja) ヘッド分離型ccdカメラ及びヘッド分離型ccdカメラの同期位相調整方法
KR0185695B1 (ko) 촬상시스템의 동기회로
US6275265B1 (en) Video signal synchronizing apparatus
JPH0537850A (ja) 画像処理システムにおけるサンプリング位相調整装置
JP5017199B2 (ja) 遅延回路
JP2000050150A (ja) 撮像装置
JP2001296842A (ja) 信号生成装置
JPH11341337A (ja) 信号処理装置、撮像システム、及び位相同期方法
JPH09200454A (ja) 画像読取装置
JP2000092373A (ja) カメラシステムおよびその制御方法
JP2000267619A (ja) 撮像カメラ付き液晶プロジェクタ装置
KR100907100B1 (ko) 영상 수평 동기신호에 대한 도트 클록신호 발생장치
JP4432570B2 (ja) 水平レジスタ転送パルス生成回路及びこの回路を有する撮像装置
JP4032540B2 (ja) テレビジョン受像機のタイミング信号発生装置
JP2638948B2 (ja) 動き検出回路
JP2000244768A (ja) 映像信号処理回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120204

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120204

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees