JPH10191099A

JPH10191099A - 同期結合装置

Info

Publication number: JPH10191099A
Application number: JP8341812A
Authority: JP
Inventors: Kozo Kimura; 浩三木村; Shinichi Takahashi; 信一高橋
Original assignee: Ikegami Tsushinki Co Ltd
Current assignee: Ikegami Tsushinki Co Ltd
Priority date: 1996-12-20
Filing date: 1996-12-20
Publication date: 1998-07-21
Anticipated expiration: 2016-12-20
Also published as: JP3251518B2

Abstract

(57)【要約】【課題】拡張モジュールを追加したり、変更すると自
動的に同期調整が行なわれる映像信号の同期結合装置を
提供する。【解決手段】拡張モジュール３０内に遅延回路３１を
搭載し、ＰＬＬ回路４０からの基準制御信号をこの遅延
回路３１を介してＰＬＬ回路４０のループ内に帰還させ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は映像同期装置に係
り、特に映像処理回路の一部に拡張スロットを有する映
像機器に適用される映像信号の同期結合装置に関する。

【０００２】

【従来の技術】パソコンでは、拡張スロットを設けて、
容易にパソコンに新たな機能の追加をすることができる
ことが知られている。パソコンと同様に、ＴＶカメラで
も例えば雑音圧縮回路等のモジュールを拡張スロットに
より、機能を追加する要望があるが、単純には実現でき
ない事情がある。即ち、ＴＶカメラにおいては、通常、
拡張スロットに追加されたモジュールの信号処理に要す
る時間を無視することができない。

【０００３】例えば、業務用・放送用ＴＶカメラでは複
数の放送機器間の同期結合を行う（ゲンロックをかけ
る）ことが要求される場合が多々あり、上記拡張スロッ
トに追加されたモジュールの信号処理に要する時間をも
考慮して、同期を取らなければならない。一般に民生用
もしくは家庭用のカメラやビデオ等の映像機器において
は同期結合機能を持たないためこのような拡張モジュー
ル内の映像処理回路による時間的な遅延は特に問題とは
ならない。しかし業務用もしくは放送用の映像機器の場
合には、外部の基準となる映像信号と同期させながら出
力映像信号を取り出す同期結合機能を有しており、拡張
モジュールを追加することによりこの拡張モジュール内
で遅延が発生した場合、この遅延に対しては所定の同期
結合機能を施す事ができない場合がある。

【０００４】図１３は従来の同期結合装置即ち、ＴＶカ
メラシステムにおける映像出力部の回路構成を示したブ
ロック図である。映像信号を発生する映像信号発生器５
０と、映像信号を処理する映像処理回路１０と外部基準
信号（ＶＢＳ／ＢＢＳ）から同期信号を分離する同期信
号分離回路２０と、この同期信号分離回路２０からの水
平駆動信号ＨＤの位相に同期した基準制御信号を出力す
るＰＬＬ回路４０と、映像処理回路１０の出力部に設け
られた拡張スロット内に搭載される拡張モジュール３０
とから構成されている。拡張モジュール３０内には映像
処理回路１０からの出力映像信号を更に映像処理するた
めの映像処理回路３１が搭載されている。

【０００５】又、ＰＬＬ回路４０は位相比較器４１、ロ
ーパスフィルタ４２、電圧制御発振器４３、周波数シン
セサイザ４４及び位相調整回路４５がループ状に結合さ
れて構成され、周波数シンセサイザ４４からの基準制御
信号は映像処理回路１０に供給されるように構成されて
いる。映像信号発生器５０ではレンズ６０より入射した
光像は駆動回路５２により駆動される撮像素子５１によ
って光電変換され、映像信号として映像信号発生器５０
より出力される。駆動回路５２は周波数シンセサイザ４
４から出力される基準制御信号Ａにより直接または間接
的に制御される。このため、映像処理回路１０に入力さ
れる映像信号は基準制御信号Ａに同期している。

【０００６】また、映像処理回路１０で基準制御信号Ａ
から映像処理に必要なパルスであるクランプパルス、ブ
ランキングパルス等を作成する。この基準信号には、水
平駆動信号ＨＤ及び垂直駆動信号ＶＤが通常用いられ
る。ＨＤ、ＶＤは１本の線で複合信号として伝送される
場合と、別々の線で伝送される場合がある。周波数シン
セサイザ４４からクランプパルス、ブランキングパルス
等の映像処理に必要なパルスを直接映像処理回路１０に
送る場合もある。以下の説明では、前者の基準制御信号
にＨＤ、ＶＤを用いる方法について説明するが、後者の
方法を用いても実施可能である。

【０００７】水平同期信号について説明する。ＰＬＬ回
路４０の動作は、公知であるため詳細説明は省略する。
同期信号分離回路２０から出力される水平駆動信号ＨＤ
と周波数シンセサイザ４４から出力され位相調整回路４
５を通った水平駆動信号とが位相調整比較器４１で比較
され位相差がなくなった状態でＰＬＬ回路４０はロック
する。従って、外部基準信号Ｐと基準信号Ａの水平位相
は同期する。

【０００８】次に垂直同期について図１４に示すタイミ
ングチャートを用いて概略を説明する。外部基準信号Ｐ
（ＢＢＳ）と周波数シンセサイザ４４から出力される基
準信号Ａの水平位相が既に同期して、垂直位相のみがず
れている状態を考える。外部基準信号Ｐと同期信号分離
回路２０の内部に含まれる図示しない低域濾波器（ロー
パスフィルター）出力の関係は図１４に示すように表わ
され、この低域濾波器の出力が、ＬＯＷレベルとなった
とき、水平同期信号に同期して、Ｖ・ｒｅｓｅｔパルス
を出力する。ここでＨ４，Ｈ５，Ｈ６，Ｈ７は垂直同期
（Ｖ−ｓｙｎｃ）の期間とする。実際の外部基準信号Ｐ
（ＶＢＳ，ＢＢＳ）は図１４とは異なるが、説明のため
簡略化して図１４の如く示す（他の図も同じ）。なお、
等価パルスを図では省略して説明しているが、これは動
作に影響が無いためである。

【０００９】同期信号分離回路２０から出力されたＶ・
ｒｅｓｅｔ信号により周波数シンセサイザ４４は図１４
の如く、図示しないカウンタをリセットして、Ｈ５より
順次同期信号を出力する。この様にして、外部基準信号
Ｐと周波数シンセサイザ４４から出力される基準信号Ａ
との水平と垂直の位相が同期する。従って、映像信号Ｑ
は外部基準信号Ｐと同期する。

【００１０】このような構成により映像処理回路１０に
入力される映像信号はＰＬＬ回路４０からの基準制御信
号に同期して処理されて出力される。通常拡張スロット
に拡張モジュール３０が追加されていない場合には、拡
張スロットには単に映像信号を通過させる接続ボードが
入れられている。図１５は図１３に示す回路において外
部基準信号Ｐ、映像処理回路１０からの出力信号Ｑ及び
拡張モジュール３０内の映像処理回路３１から出力され
る出力信号Ｒの映像出力波形を示したものである。拡張
モジュールが追加されていない場合には図に示すように
それぞれの信号Ｐ，Ｑ，Ｒは同期して出力される。しか
し拡張モジュールが追加されて映像処理回路３１による
遅延が発生すると出力される映像信号Ｒの位相は図１５
に示すようにＴ_Dだけ遅延した映像出力信号Ｒ’となっ
て出力される。このため外部基準信号Ｐに対して映像処
理回路31から出力される出力信号Ｒ’は図に示すように
遅延時間Ｔ_Dだけ遅延されて出力されてしまう。

【００１１】

【発明が解決しようとする課題】そこで遅延した映像信
号の位相を早くするためにＰＬＬ回路４０内の位相調整
回路４５を再調整して遅延時間Ｔ_Dだけ基準制御信号Ａ
が早く出力されるようにしなければならない。このた
め、Ｔ_Dの値が大きい場合はこれをカバーするだけの位
相調整回路４５の位相調整量を必要とするため、回路規
模が大きくなってしまう。又、別の映像処理を行なうた
めに拡張モジュール３０の処理を変更し異なる映像処理
回路３１を用いた場合、遅延量が変化してしまう。この
場合再び位相調整回路４５の調整を行なわなければなら
ない。このように従来の同期結合装置では拡張モジュー
ルを追加したり処理を変更する度に位相調整回路４５の
再調整を必要とし非常に使い勝手が悪いという問題点が
あった。

【００１２】

【課題を解決するための手段】本発明は上述した問題点
を解決するために、映像信号をＰＬＬ回路の出力である
基準制御信号に基づいて処理し、第１の映像出力信号を
出力する第１の映像処理回路と、拡張モジュール内に搭
載され前記第１の映像出力信号に対して更に処理を加え
て第２の映像出力信号を出力する第２の映像処理回路と
を有する同期結合装置において、前記拡張モジュール内
に遅延回路を搭載し、前記基準制御信号を前記遅延回路
を介して前記ＰＬＬ回路のループ内に帰還させるように
した同期結合装置とする。

【００１３】

【発明の実施の形態】本発明においては、映像信号発生
器における動作は重要ではないため、以降の説明は映像
処理回路１０への映像信号入力以後のブロックについて
行う。

【００１４】図１は本発明の同期結合装置の第１の実施
の形態を示す回路ブロック図である。なお図１３に示す
従来の構成と同一部分には同一符号を付しその詳細説明
は省略する。従来の同期結合装置と異なる点は、拡張モ
ジュール３０内に映像処理回路３１と共に遅延回路３２
を設け、周波数シンセサイザ４４からの基準制御信号Ｂ
をこの遅延回路３２を介してＰＬＬ回路４０のループに
帰還させるようにしている点である。具体的には遅延回
路３２からの出力信号Ｃが位相調整回路４５に入力され
るように構成する。

【００１５】図２〜図４は図１の回路の動作を説明する
ためのタイミングチャートである。拡張スロットに拡張
モジュール３０が追加されていない場合には拡張スロッ
トには単に映像信号を通過させる接続ボードが入れられ
ている。この時周波数シンセサイザ４４からの基準制御
信号Ｂには何の処理も行なわれずにそのまま位相調整回
路４５を介して位相比較器４１に送られるため図２
（ａ）に示すように制御信号Ａ，Ｂ，Ｃは従来と同様の
タイミングとなる。

【００１６】次に拡張スロットに拡張モジュール３０が
追加されて映像処理回路３１が挿入され、映像処理回路
１０からの出力映像信号Ｑと映像処理回路３１からの出
力映像信号Ｒの位相差がＴ_Dと仮定する。この場合周波
数シンセサイザ４４から基準制御信号Ｂの水平駆動信号
ＨＤは遅延回路３２によってＴ_Dだけ遅延された後、位
相調整回路４５を介して位相比較器４１に送られる。す
るとＰＬＬ回路４０によって周波数シンセサイザ４４は
Ｔ_Dだけ速い位相で動作することになる。従って図２
（ｂ）に示すようなタイミングで制御信号Ａ，Ｂ，Ｃが
出力されることになり最終的に出力される映像信号Ｒの
位相は拡張スロット内の拡張モジュール３０の有無に係
わらず外部基準信号Ｐの水平位相と同じ位相で出力され
ることになる。

【００１７】遅延回路３２の遅延量が１水平周期より短
い場合の垂直同期についてまず説明する。周波数シンセ
サイザ４４から出力される基準信号Ａの水平位相は外部
基準信号ＰとＰＬＬ回路４０により図２（ｂ）の如く位
相差Ｔ_Dで同期する。

【００１８】図３（ａ）の如く、基準信号Ａの水平駆動
信号は外部基準信号よりＴ_Dだけ位相が進んでいるた
め、Ｖ・ｒｅｓｅｔ信号が出力されたとき、水平駆動信
号は既に立ち上がっているが、Ｖ・ｒｅｓｅｔ信号が立
上った期間がＨ５となり、順次Ｈ６，Ｈ７を出力する。

【００１９】この様に基準信号Ａの水平駆動信号及び、
垂直駆動信号は外部基準信号に対し時間Ｔ_Dだけ位相が
進んだ状態で同期する。従って、映像信号Ｒは外部基準
信号と垂直位相についても同期する。垂直周期にＮ個の
水平周期が含まれる場合には図３（ａ）に示すようなタ
イミングチャートとなる。

【００２０】また拡張モジュールの遅延量が１水平周期
より長い場合、例えばＴ_D＝１．３Ｈ（１水平期間の
１．３倍の時間）とすると、外部基準信号Ｐと基準信号
Ａの水平位相はみかけ上Ｔ_D′＝０．３Ｈずれるだけで
あるため、Ｖ・ｒｅｓｅｔ信号が出力されたとき、基準
信号Ａの水平駆動信号をＨ５とすると、映像信号Ｒは拡
張モジュール３０で１Ｈ以上遅延するため、外部基準信
号と垂直の位相がずれてしまう。このため図３（ｂ）に
示すようなタイミングチャートとなる。

【００２１】この様な場合、遅延回路３２の遅延量が既
知であるため、周波数シンセサイザ４４から出力する垂
直の位相を切り換えスイッチにより手動で補正すること
ができる。即ち、上記の例ではＶ・ｒｅｓｅｔ信号がハ
イレベルとなった時、基準信号Ａの水平期間をＨ５から
Ｈ６に変更すれば図４の如く外部基準信号Ｐと映像信号
Ｒの垂直同期が一致する。また、拡張モジュールに遅延
量の識別信号を発生する手段を設けて、自動的に周波数
シンセサイザ４４から出力する垂直の位相を切り換える
ことも可能である。このように、遅延量Ｔ_Dが１Ｈ以上
の場合でも遅延回路３２の遅延量をこの遅延時間に等し
く設定しておけば補正を行なうことができる。

【００２２】基準制御信号Ａと基準制御信号Ｂの位相差
を“ゼロ”として、実施例を説明したが、Ａからブラン
キングパルス、クランプパルス等を作成するための時間
や、これらのパルスで映像を処理する場合のタイミング
等を考慮して、ＡとＢに一定の位相差を設けても良い。
垂直同期については、さまざまな方法が本実施の形態に
適用できる。

【００２３】図５は拡張モジュール３０の挿入の実際例
を示したブロック図である。図１に示す実施の形態では
拡張モジュール３０の出力部には新たな映像処理回路は
無く拡張モジュール３０からの信号がそのまま映像出力
として外部に出力されている。映像機器の種類によって
はこのような拡張モジュール３０の使用例も考えられる
が、図５に示すように２つの映像処理回路１０及び７０
の間に拡張モジュール３０を挿入して使用する場合が多
い。図５に示すような装置の場合拡張モジュール３０の
出力段に接続された映像処理回路７０に対し必要な各種
の制御パルスを周波数シンセサイザ４４で生成する事が
不可能となる。従って図５に示すような回路構成を採用
した場合、拡張モジュール３０の出力段に接続される映
像処理回路７０に供給される基準制御信号をどのように
供給するかが問題となる。

【００２４】図６は本発明の第２の実施の形態を示すブ
ロック図である。本実施の形態ではＰＬＬ回路４０内に
周波数シンセサイザ４４及び４６を設け周波数シンセサ
イザ４４からの制御信号Ｂを遅延回路３２を介して出力
し、この出力を周波数シンセサイザ４６に入力させる。
そして周波数シンセサイザ４６の出力を位相調整回路４
５を介して位相比較器４１に供給するように構成する。
又映像処理回路７０に対する基準制御信号は周波数シン
セサイザ４６から供給するように構成する。周波数シン
セサイザ４４，４６は電圧制御発振器４３の発振出力に
応じてＨＤの位相を変化させるため、周波数シンセサイ
ザ４４，４６の出力は常に同一の周期となる。電圧制御
発振器４３、周波数シンセサイザ４４，４６は制御回路
８０によって制御されており、その詳細動作は後述す
る。

【００２５】図７〜９は図６の回路におけるタイミング
チャートを示したもので拡張モジュール３０内の映像処
理回路３１による信号の遅延時間をＴ_Dとした場合のタ
イミングチャートを示している。拡張モジュールを使用
して映像処理回路２の３１で遅延Ｔ_Dが生じたにもかか
わらず、遅延回路３２を挿入しない場合には図７に示す
ようなタイミングで各信号Ａ〜Ｄ、Ｑ、Ｒが出力され
る。即ち、映像信号Ｒの水平位相は基準信号ＰからＴ_D
遅れてしまう。しかし信号処理回路３１の遅延時間Ｔ_D
と等しい遅延時間を有する遅延回路３２を挿入する事に
より図８に示すようなタイミングで信号が出力される。

【００２６】同期信号分離回路２０から出力される水平
駆動信号ＨＤと周波数シンセサイザ４４から出力され遅
延回路３２で時間Ｔ_D遅れた基準信号Ｃが周波数シンセ
サイザ４６を遅延なく通過し、位相調整回路４５を通っ
た水平駆動信号ＨＤが位相調整比較器４１で比較され位
相差がなくなった状態でＰＬＬ回路４０はロックする。
従って、基準信号Ａの水平駆動信号ＨＤは図８の如く同
期信号分離回路２０から出力される水平駆動信号ＨＤか
ら時間Ｔ_Dだけ進む。

【００２７】次に、垂直同期について説明する。外部基
準信号Ｐと基準信号Ａの水平位相がすでに同期している
場合を考える。周波数シンセサイザ４４と周波数シンセ
サイザ４６は同一の電圧制御発振器４３の出力により駆
動されるため、それぞれが出力するＨＤ，ＶＤは周期は
変わらず、位相のみがずれることになる。周波数シンセ
サイザ４４の水平位相は、既に説明した如く、信号Ｐよ
り時間Ｔ_D進んで同期する。周波数シンセサイザ４６は
周波数シンセサイザ４４より時間Ｔ_D遅れたパルスを基
準としてＨＤを出力するため、基準信号Ｄと外部基準信
号の水平位相は一致している。従って、同期信号分離回
路２０から出力されるＶ・ｒｅｓｅｔ信号が周波数シン
セサイザ４６に供給されると、従来技術の項で説明した
如くその出力である基準信号Ｄの垂直位相も一致する。

【００２８】周波数シンセサイザ４６と制御回路８０が
遅延回路３２で遅延したＶＤ_Bを受け取った時点で、周
波数シンセサイザ４４は一時的に停止する。そして、周
波数シンセサイザ４６がＨ１となったとき周波数シンセ
サイザ４４は動作を再開する。即ち、周波数シンセサイ
ザ４４はＨ１から時間Ｔ_Dのところで停止して、その状
態を保持し、周波数シンセサイザ４６がＨ１となったと
き動作を再開するため基準信号Ｂと基準信号Ｄの位相差
がＴ_Dで保たれる。

【００２９】図９において、基準信号ＢとＤの位相が
（ａ）の如くである場合を考える。ＶＤ_Bが周波数シン
セサイザ４４から出力されて、周波数シンセサイザ４６
が受け取るまでの時間はＴ_Dである。いまこのＴ_Dを
２．５Ｈの時間であるとする。周波数シンセサイザ４４
がＶＤ_Bを出力して、２．５Ｈの時間（水平周期の２．
５倍の時間）が経過したときに、ＶＤ_Bは図９（ａ）の
基準信号Ｃのタイミングで周波数シンセサイザ４６と制
御回路８０に入力され周波数シンセサイザ４４が一時的
に停止する。そのため、基準信号ＢはＨ３のままとな
る。ＶＤ_Bが出力された時点では基準信号Ｄの水平位相
はＨＮ−４であるが、周波数シンセサイザ４６は動作を
停止しない。そして図９（ｂ）の様な位相関係の時、周
波数シンセサイザ４４は動作を再開する。従って、映像
処理回路７０に必要な制御信号が所定の位相関係を保っ
て確保できる。尚、周波数シンセサイザ４６から位相調
整器４５へのパルス位相は基準制御信号Ｃと同一であ
る。この方式によればＴ_Dの値によらず、基準信号Ａと
基準信号Ｄの位相差を設けることができる。

【００３０】次に図１６を用いて、周波数シンセサイザ
４４の動作の停止と再開について、詳細に説明する。図
６に示した制御回路８０は、セット端子Ｓが周波数シン
セサイザ４６と遅延回路３２に接続され、リセット端子
Ｒが周波数シンセサイザ４６のリセット端子に接続され
たフリップフロップ３とスイッチ４とで構成される。電
圧制御発振器４３の出力はフリップフロップ３の出力に
よって制御されるスイッチ（ＳＷ）４を経由して周波数
シンセサイザ４４に入力される。

【００３１】一方、周波数シンセサイザ４６には電圧制
御発振器４３の出力が直接入力される。フリップフロッ
プ３の出力がロウレベルの時、ＳＷ４はオンとなり、フ
リップフロップ３の出力がハイレベルの時、ＳＷ４はオ
フとなる。

【００３２】今、フリップフロップ３の出力がロウレベ
ルでＳＷ４がオンであるとする。周波数シンセサイザ４
４の出力である基準信号ＢのＶＤ_Bが遅延回路３２を経
てフリップフロップ３のＳ入力に入力されると、フリッ
プフロップ３の出力は変化し、ハイレベルとなり、周波
数シンセサイザ４４はクロック入力信号である電圧制御
発振器４３の出力がなくなるため、停止する。

【００３３】その後、周波数シンセサイザ４６が基準信
号Ｄの水平駆動信号のＨ１の立ち上がりと同期してリセ
ットパルスをフリップフロップ３のＲ入力に出力すると
フリップフロップ３の出力はロウレベルとなりＳＷ４は
オンされ、再び周波数シンセサイザ４４は動作を開始す
る。従って、ＶＤ_Bを出力した時点を基準として考える
と、周波数シンセサイザ４４は時間Ｔ_Dの後に停止す
る。そして、周波数シンセサイザ４６が基準信号Ｄとし
て水平駆動信号Ｈ１を出力したとき動作を開始する。

【００３４】更に、垂直位相の同期がとれている場合、
即ち、基準信号Ｂの垂直駆動信号ＶＤ_Bと基準信号Ｄの
垂直駆動信号ＶＤ_Dの位相差が時間Ｔ_Dである場合、図
９（ｂ）からも解るように、周波数シンセサイザ４４が
ＶＤ_Bを出力してから時間Ｔ_Dの後に、フリップフロッ
プ３のＳ端子にパルスが入力される。

【００３５】一方、基準信号Ｂの垂直駆動信号ＶＤ_Bと
基準信号Ｄの垂直駆動信号ＶＤ_Dの位相差が時間Ｔ_Dで
あるため、同時にフリップフロップ３のＲ端子にリセッ
トパルスが入力される。同時にＲ端子とＳ端子にパルス
が入力されたとき、このフリップフロップ３は出力が動
かない様にしてある。このため垂直同期は乱れない。

【００３６】映像処理回路７０における遅延時間ｔ_Dが
無視できない場合、ＡとＤのパルスを時間ｔ_Dだけ早く
（位相を進ませて）出力する。映像処理回路７０は拡張
モジュールの如く入れ替えをしないため、遅延時間ｔ_D
は一定であり、容易に実現できる。即ち、映像信号の１
水平周期をＴ_Hとすると、ＡはＢから（Ｔ_H−ｔ_D）遅
れて立ち上がるようにすれば良い。ＰＬＬがロックして
いるため、Ｔ_Hに変動がないためである。本実施の形態
においてもＴ_Dが１Ｈより大きくても小さくても問題な
く動作するため第１の実施の形態の如く、垂直位相を手
動で補正する必要がない。

【００３７】図１０は本発明の更に第３の実施の形態を
示す回路ブロック図である。本実施の形態では拡張モジ
ュール３０内に２つの遅延回路３２，３３を設け周波数
シンセサイザ４４からの制御信号Ｂを遅延回路３２を介
して位相調整回路４５に供給する。又、周波数シンセサ
イザ４４からの他の制御信号Ｅを遅延回路３３を介して
出力し、これを映像処理回路７０の基準制御信号Ｄとす
る。

【００３８】図１１，１２は図１０の回路のタイミング
チャートを示したものである。図１１は遅延回路３２，
３３が挿入されなかった場合のタイミングチャート、図
１２は遅延回路３２，３３が挿入された場合のタイミン
グチャートをそれぞれ示している。

【００３９】本実施の形態では拡張モジュール３０内の
映像処理回路３１によって遅延時間Ｔ_Dが発生すると周
波数シンセサイザ４４はその遅延時間の分だけ速い位相
で動作をする。従って映像処理回路７０のための制御信
号Ｄを周波数シンセサイザ４４からそのまま生成したの
では位相が早くなってしまう。そこで遅延回路３３を設
け、ここで映像処理回路７０のための制御信号の位相合
わせをするようにする。ここで遅延回路３２，３３の遅
延量は同一とし、この遅延量は映像処理回路３１の遅延
時間Ｔ_Dと同一としておく。

【００４０】以上の説明は、ＴＶカメラシステムとして
用いられる映像機器について行なったが、本発明はこれ
に限定されるものではなく、映像同期機能が必要なすべ
ての映像機器に適用出来ることはいうまでもない。

【００４１】本願実施例では基準制御信号Ａ〜Ｄに
Ｈ_D、Ｖ_Dを使用したが、水平と垂直の位相の基準とな
り得る信号であればどのような信号でも構わない。更
に、Ｈ_D、Ｖ_Dの伝送方法として、複合信号として１本
の線で伝送せずに、別々の線で伝送する場合は、それぞ
れに対して、遅延回路３２が必要となる。更に、基準制
御信号Ａ〜Ｄは１つの信号とは限らず、従来技術で述べ
た如くクランプパルス、ブランキングパルス等の複数の
信号であっても良い。この場合、Ａ〜Ｄの通路はバスラ
インと考え、各バスラインに付いて信号の数だけ遅延回
路が必要となる。

【００４２】

【発明の効果】本発明では拡張スロット内に設けられた
映像処理回路の遅延量に対応する遅延時間を持つ遅延回
路を拡張モジュール内に設け、周波数シンセサイザから
の基準制御信号をこの遅延回路を介してＰＬＬループ内
に帰還するように構成したため、拡張モジュールの遅延
量が自動的に補正される。従って拡張モジュールを追加
したり交換したりする度にＰＬＬ回路の再調整を行なう
必要が無いため、操作性の優れた同期結合装置を提供す
る事ができるという利点がある。

【図面の簡単な説明】

【図１】本発明の実施の形態を示す同期結合装置の同期
結合系統を示すブロック回路図。

【図２】図１の回路動作を説明するタイミングチャー
ト。

【図３】図１の回路動作を説明するタイミングチャー
ト。

【図４】図１の回路動作を説明するタイミングチャー
ト。

【図５】実際の拡張モジュールの挿入例を説明するため
のブロック図。

【図６】本発明の第２の実施の形態を示すブロック図。

【図７】図６の回路動作を説明するためのタイミングチ
ャート。

【図８】図６の回路動作を説明するためのタイミングチ
ャート。

【図９】図６の回路動作を説明するためのタイミングチ
ャート。

【図１０】本発明の第３の実施の形態を示す回路ブロッ
ク図。

【図１１】図１０の回路動作を説明するためのタイミン
グチャート。

【図１２】図１０の回路動作を説明するためのタイミン
グチャート。

【図１３】従来の同期結合装置即ち、ＴＶカメラシステ
ムにおける映像出力部の回路構成を示したブロック図。

【図１４】従来の回路動作を説明するためのタイミング
チャート。

【図１５】従来の回路動作を説明するためのタイミング
チャート。

【図１６】本発明の第２の実施の形態における周波数シ
ンセサイザの動作を説明するためのブロック図。

【符号の説明】

５０映像信号発生器１０映像処理回路２０同期信号分離回路３０拡張モジュール３１映像処理回路３２遅延回路３３遅延回路４０ＰＬＬ回路４４周波数シンセサイザ４５位相調整回路４６周波数シンセサイザ７０映像処理回路Ｔ_D 映像処理回路３１の遅延時間ｔ_D 映像処理回路７０の遅延時間

Claims

【特許請求の範囲】

【請求項１】映像信号をＰＬＬ回路の出力である第１
の基準制御信号に基づいて処理し第１の映像出力信号を
出力する第１の映像処理回路と、拡張モジュール内に搭
載され前記第１の映像出力信号に対して更に処理を加え
て第２の映像出力信号を出力する第２の映像処理回路と
を有する同期結合装置において、前記拡張モジュール内に遅延回路を搭載し、第２の基準
制御信号を前記遅延回路を介して前記ＰＬＬ回路のルー
プ内に帰還させるようにした事を特徴とする同期結合装
置。
【請求項２】前記遅延回路の遅延時間を前記第１と第
２の映像出力信号間の遅延時間と等しく設定した事を特
徴とする請求項１記載の同期結合装置。
【請求項３】映像信号をＰＬＬ回路の出力である第１
の基準制御信号に基づいて処理して第１の映像出力信号
を出力する第１の映像処理回路と、拡張モジュール内に
搭載され前記第１の映像出力信号に対して更に処理を加
えて第２の映像出力信号を出力する第２の映像処理回路
と、前記第２の映像出力信号に対して、前記ＰＬＬ回路
の出力である第２の基準制御信号に基づいて更に処理を
加えて第３の映像出力信号を出力する第３の映像処理回
路とを有する同期結合装置において、前記拡張モジュール内に遅延回路を搭載すると共に前記
ＰＬＬ回路のループ内に第１及び第２の周波数シンセサ
イザを設け、前記第１の周波数シンセサイザから出力さ
れる前記第１の基準制御信号を前記遅延回路を介して前
記第２の周波数シンセサイザに帰還させ、前記第２の周
波数シンセサイザからの出力を前記第２の制御信号とし
て用いる事を特徴とする同期結合装置。
【請求項４】前記遅延回路の遅延時間を前記第１と第
２の映像出力信号間の遅延時間と等しく設定した事を特
徴とする請求項３記載の同期結合装置。
【請求項５】前記ＰＬＬ回路のループ内で前記第１の
周波数シンセサイザへの入力をオン・オフするスイッチ
と、このスイッチの開閉を制御するフリップフロップと
からなる制御回路を設け、前記フリップフロップのセット、リセット端子をそれぞ
れ前記第２の周波数シンセサイザのセット、リセット端
子に接続することを特徴とする請求項３記載の同期結合
装置。
【請求項６】映像信号をＰＬＬ回路の出力である第１
の基準制御信号に基づいて処理し第１の映像出力信号を
出力する第１の映像処理回路と、拡張モジュール内に搭
載され前記第１の映像出力信号に対して更に処理を加え
て第２の映像出力信号を出力する第２の映像処理回路
と、前記第２の映像出力信号に対して前記ＰＬＬ回路の
出力である第２の基準制御信号に基づいて更に処理を加
えて第３の映像出力信号を出力する第３の映像処理回路
とを有する同期結合装置において、前記拡張モジュール内に第１及び第２の遅延回路を搭載
すると共に前記ＰＬＬ回路のループ内に周波数シンセサ
イザを設け、前記周波数シンセサイザから出力される前
記第１の基準制御信号を前記第１の遅延回路を介して前
記ＰＬＬ回路のループ内に帰還させ、前記周波数シンセ
サイザから出力される前記第２の基準制御信号を前記第
２の遅延回路を介して前記第３の映像処理回路に供給す
るようにした事を特徴とする同期結合装置。
【請求項７】前記第１及び第２の遅延回路の遅延時間
を前記第１及び第２の映像出力信号間の遅延時間と等し
く設定した事を特徴とする請求項６記載の同期結合装
置。