JP2000156794A - 外部同期システムおよびこれを用いたカメラシステム - Google Patents

外部同期システムおよびこれを用いたカメラシステム

Info

Publication number
JP2000156794A
JP2000156794A JP11259714A JP25971499A JP2000156794A JP 2000156794 A JP2000156794 A JP 2000156794A JP 11259714 A JP11259714 A JP 11259714A JP 25971499 A JP25971499 A JP 25971499A JP 2000156794 A JP2000156794 A JP 2000156794A
Authority
JP
Japan
Prior art keywords
synchronizing signal
signal
synchronization
horizontal
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11259714A
Other languages
English (en)
Other versions
JP4178684B2 (ja
JP2000156794A5 (ja
Inventor
Naoyasu Gamo
直泰 蒲生
Masaaki Sato
正章 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25971499A priority Critical patent/JP4178684B2/ja
Publication of JP2000156794A publication Critical patent/JP2000156794A/ja
Publication of JP2000156794A5 publication Critical patent/JP2000156794A5/ja
Application granted granted Critical
Publication of JP4178684B2 publication Critical patent/JP4178684B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)

Abstract

(57)【要約】 【課題】 外部から与えられる同期信号として複合同期
信号SYNCを用いる場合、複合同期信号SYNCの周
期が不規則であるため、タイミングコントローラICへ
の入力前において位相調整を行うことはできない。 【解決手段】 外部から与えられる同期信号として複合
同期信号SYNCを用いるカメラシステムにおいて、タ
イミングコントローラIC13に内蔵の同期分離回路1
4で分離した水平同期信号HDを一旦タイミングコント
ローラIC13の外に出力し、この水平同期信号HDに
対して外部のHD位相調整回路15で位相調整した後再
度タイミングコントローラIC13に入力し、この位相
調整後の水平同期信号HDおよび同期分離回路14で分
離した垂直同期信号VDに基づいて、本システムの動作
の基準となる内部水平同期信号HD′および内部垂直同
期信号VD′を生成するようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、外部同期システム
およびこれを用いたカメラシステムに関し、特にマスタ
ー機器から与えられる水平同期信号および垂直同期信号
を含む複合同期信号を用いてスレーブ機器を動作させる
外部同期システムおよびこれを用いたカメラシステムに
関する。
【0002】
【従来の技術】この種の外部同期システム、例えば監視
カメラシステムでは、通常、マスターカメラの同期信号
(水平同期信号HD、垂直同期信号VD、これら含む複
合同期信号SYNC)を用いてスレーブカメラに同期を
かけるようにしている。これは外部同期と呼ばれる周知
の技術である。この外部同期では、マスターカメラの同
期信号に対して、スレーブカメラの同期信号の位相を合
わせる処理が行われる。このとき、最終的には、1台の
モニターに対して、複数台のカメラからビデオ信号が入
力されることになる。
【0003】ところが、スレーブカメラの設置場所によ
ってマスターカメラの同期信号が各々のスレーブカメラ
に到達するのに時間差が生じ、そのままロックさせる
と、モニター上に同期ずれを起こした映像が発生するこ
とになる。そのため、各スレーブカメラにおいては、モ
ニター上で発生する同期ずれ分を吸収するようにマスタ
ーカメラから与えられる同期信号を位相シフトさせるこ
とにより、モニター上での同期ずれを無くすような調整
が行われる。
【0004】この位相シフトによる同期ずれ調整を行う
とき、マスターカメラから与えられる同期信号として、
水平同期信号HDおよび垂直同期信号VDを用いる方式
と、水平同期信号HDおよび垂直同期信号VDを含む複
合同期信号SYNCを用いる方式とがある。図8に、E
IA方式(NTSC対応の白黒方式)の水平同期信号H
D、垂直同期信号VDおよび複合同期信号SYNCの各
波形を示す。通常、マスターカメラから与えられる同期
信号は、スレーブカメラ内のタイミングコントローラI
Cに入力される。以下に、各方式のカメラシステムの構
成について説明する。
【0005】先ず、マスターカメラから与えられる同期
信号として水平同期信号HDおよび垂直同期信号VDを
用いるカメラシステムについて図9を用いて説明する。
同図において、CCD撮像素子101の出力信号は信号
処理IC102に入力され、ここで種々の信号処理が施
された後ビデオ信号Video-OUT として出力される。タイ
ミングコントローラIC103は、CCD撮像素子10
1を駆動するためのCCD駆動信号や、信号処理IC1
02を駆動するための信号処理用駆動信号などを生成す
る。
【0006】ここで、マスターカメラから与えられる水
平同期信号HD(マスターHD)および垂直同期信号V
D(マスターVD)は、HD位相調整回路104および
VD位相調整回路105を経た後タイミングコントロー
ラIC103に入力される。そして、外部垂直同期信号
VDは、タイミングコントローラIC103内のV周期
カウンタ106にそのリセット信号として与えられる。
V周期カウンタ106は、1水平走査期間(1H)毎に
カウントアップし、内部垂直同期信号VD′を生成す
る。
【0007】一方、外部水平同期信号HDは、タイミン
グコントローラIC103内の位相比較器107におい
て、内部HD生成回路108で生成された内部水平同期
信号HD′と立ち下がりエッジ同士で位相比較される。
この位相比較器107の比較結果は、PLL回路109
に与えられる。PLL回路109は、位相比較器107
の比較結果に応じた直流電圧を出力し、本カメラシステ
ムの基準クロックであるマスタークロックMCKの2倍
の周波数のクロック2MCKを発生するクロック発振器
110のバリキャップ111の両端に印加する。
【0008】上記構成のカメラシステムにおいて、マス
ターカメラから与えられる外部水平同期信号HDおよび
外部垂直同期信号VDに対する位相シフトは、タイミン
グコントローラIC103に入力される前のHD,VD
位相調整回路104,105で行われる。その位相シフ
トには、一般的に、回路構成の簡単なアナログモノマチ
バイブレータが使用される。
【0009】このアナログモノマチバイブレータは、信
号の立ち下がり、もしくは立ち上がりに対して一定量の
遅延を与えることによって信号の位相を変化させること
ができる。したがって、図8の波形図から明らかなよう
に、周期の一定な水平同期信号HDおよび垂直同期信号
VDに対しては、アナログモノマチバイブレータを用い
たHD,VD位相調整回路104,105で位相調整を
行うことができる。
【0010】次に、マスターカメラから与えられる同期
信号として複合同期信号SYNCを用いるカメラシステ
ムについて図10を用いて説明する。同図において、C
CD撮像素子201の出力信号は信号処理IC202に
入力され、ここで種々の信号処理が施された後ビデオ信
号Video-OUT として出力される。タイミングコントロー
ラIC203は、CCD撮像素子201を駆動するため
のCCD駆動信号や、信号処理IC202を駆動するた
めの信号処理用駆動信号などを生成する。
【0011】ここで、マスターカメラから与えられる複
合同期信号SYNC(マスターSYNC信号)は、タイ
ミングコントローラIC203に入力され、当該IC2
03内の同期分離回路204で水平同期信号HDおよび
垂直同期信号VDに分離される。そして、分離された外
部垂直同期信号VDは、タイミングコントローラIC2
03内のV周期カウンタ205にそのリセット信号とし
て与えられる。V周期カウンタ205は、1水平走査期
間毎にカウントアップし、内部垂直同期信号VD′を生
成する。
【0012】一方、分離された外部水平同期信号HD
は、位相比較器206において、内部HD生成回路20
7で生成された内部水平同期信号HD′と立ち下がりエ
ッジ同士で位相比較される。この位相比較器206の比
較結果は、PLL回路208に与えられる。PLL回路
208は、位相比較器206の比較結果に応じた直流電
圧を出力し、本カメラシステムの基準クロックであるマ
スタークロックMCKの2倍の周波数のクロック2MC
Kを発生するクロック発振器209のバリキャップ21
0の両端に印加する。
【0013】
【発明が解決しようとする課題】このように、マスター
カメラから与えられる同期信号として複合同期信号SY
NCを用いる後者のカメラシステムでは、図8の波形図
から明らかなように、複合同期信号SYNCには1H周
期と1/2H周期の同期信号が混在し、複合同期信号S
YNCの周期が不規則であることから、タイミングコン
トローラIC203への入力前において、アナログモノ
マチバイブレータを用いて直接複合同期信号SYNCに
対して位相調整を行うことはできない。
【0014】したがって、この種のカメラシステムにお
いて位相調整が必要な場合は、図11に示すように、一
旦タイミングコントローラIC203の外で、同期分離
回路211によって水平同期信号HDおよび垂直同期信
号VDを分離し、この分離した水平同期信号HDおよび
垂直同期信号VDに対してHD位相調整回路212およ
びVD位相調整回路213で位相調整を行った後、タイ
ミングコントローラIC203に入力する必要がある。
【0015】その結果、図10に示すように、同期分離
回路204をタイミングコントローラIC203の内部
で構成した方が、外部で構成する場合よりも回路規模を
飛躍的に縮小化できるにも拘らず、図11に示すよう
に、同期分離回路211をICの外部回路として構成し
なければならなく、しかも位相調整回路212,213
も必要となることから、回路規模が非常に大きくなると
ともに、コスト高を招くことになる。
【0016】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、マスター機器から与
えられる同期信号として複合同期信号SYNCを用いる
場合において、簡単な回路を付加するのみで、複合同期
信号SYNCに対する位相調整を実現可能な外部同期シ
ステムおよびこれを用いたカメラシステムを提供するこ
とにある。
【0017】
【課題を解決するための手段】本発明による外部同期シ
ステムは、マスター機器から与えられる水平同期信号お
よび垂直同期信号を含む複合同期信号に基づいて内部水
平同期信号および内部垂直同期信号を生成し、この生成
した内部水平同期信号および内部垂直同期信号に同期さ
せてスレーブ機器を動作させる外部同期システムであっ
て、スレーブ機器は上記複合同期信号を入力とし、この
複合同期信号に含まれる水平同期信号および垂直同期信
号を分離する同期分離回路を内蔵するタイミングコント
ロール回路と、このタイミングコントロール回路から出
力される水平及び/又は垂直同期信号の位相を調整する
水平及び/又は垂直位相調整回路とを備え、タイミング
コントロール回路が、水平及び/又は垂直位相調整回路
で位相調整された水平及び/又は垂直同期信号を入力と
し、この位相調整後の水平及び/又は垂直同期信号およ
び同期分離回路で分離した垂直及び/又は水平同期信号
に基づいて内部水平同期信号および内部垂直同期信号を
生成する構成となっている。
【0018】上記構成の外部同期システムにおいて、マ
スター機器から与えられる複合同期信号はタイミングコ
ントロール回路に入力され、このタイミングコントロー
ル回路内の同期分離回路によって水平同期信号および垂
直同期信号に分離される。この分離された水平同期信号
及び/又は垂直同期信号は一旦タイミングコントロール
回路外へ出力され、水平及び/又は位相調整回路で位相
調整された後、再びタイミングコントロール回路内に入
力される。そして、タイミングコントロール回路内にお
いて、位相調整された水平及び/又は同期信号と、同期
分離された垂直及び/又は水平同期信号とに基づいて、
スレーブ機器の動作の基準となる内部水平同期信号およ
び内部垂直同期信号が生成される。
【0019】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。本実施形態では、
本発明に係る外部同期システムとして、外部から与えら
れる水平同期信号および垂直同期信号を含む複合同期信
号を用いる外部同期のカメラシステムを例に採って説明
するものとする。
【0020】図1は、本発明の一実施形態に係るカメラ
システムの構成の概略を示すブロック図である。ここで
は、カメラの信号処理系をアナログで実現する構成の場
合を例に採って説明するが、デジタルで実現する構成の
場合にも同様に適用できることは勿論である。このカメ
ラシステムは、例えば監視カメラシステムにおけるスレ
ーブカメラとして用いられるものであり、マスターカメ
ラから与えられる同期信号として複合同期信号SYNC
を用いる方式を採っている。
【0021】図1において、CCD撮像素子11の出力
信号(CCD信号)は、信号処理IC12に入力され
る。この信号処理IC12は、CCD撮像素子11の出
力信号をサンプルホールドする回路(S/H回路)と、
そのサンプルホールド出力を一定のレベルまで増幅する
回路(AGC回路)と、CCD信号をビデオ信号に変換
する回路とを有する構成となっている。
【0022】タイミングコントローラIC13は、CC
D撮像素子11を駆動するためのCCD駆動信号や、信
号処理IC12を駆動するための信号処理用駆動信号な
どを生成するために設けられたものである。このタイミ
ングコントローラIC13には、マスターカメラから与
えられる複合同期信号SYNC(マスターSYNC信
号)が入力される。タイミングコントローラIC13
は、同期分離回路14を内蔵した構成となっている。
【0023】タイミングコントローラIC13内におい
て、同期分離回路14は入力された複合同期信号SYN
Cに含まれる水平同期信号HDおよび垂直同期信号VD
をそれぞれ分離する。以降、この同期分離された水平同
期信号HDおよび垂直同期信号VDを、外部から与えら
れた複合同期信号SYNCに基づく信号であることか
ら、外部水平同期信号HDおよび外部垂直同期信号VD
と呼ぶものとする。同期分離回路14で同期分離された
外部水平同期信号HDは、一旦タイミングコントローラ
IC13の外へ出力される。そして、タイミングコント
ローラIC13の外に設けられたHD位相調整回路15
で位相調整が行われる。
【0024】HD位相調整回路15としては、例えば、
回路構成が簡単なアナログモノマチバイブレータが用い
られる。アナログモノマチバイブレータは、信号の立ち
下がり、もしくは立ち上がりに対して一定量の遅延を与
え、外部水平同期信号HDの位相をシフトすることによ
って位相調整を行う。このHD位相調整回路15で位相
調整された外部水平同期信号HDは再びタイミングコン
トローラIC13に入力される。
【0025】タイミングコントローラIC13内におい
て、位相調整後再び入力された外部水平同期信号HD
は、V周期カウンタ16および位相比較器17に与えら
れる。V周期カウンタ16には、同期分離回路14で同
期分離された外部垂直同期信号VDも与えられる。この
V周期カウンタ16は、外部垂直同期信号VDをリセッ
ト信号として取り込み、位相調整後の外部水平同期信号
HDと外部垂直同期信号VDの立ち下がりを検波するこ
とにより、外部水平同期信号HDの位相シフトに見合う
位置で内部垂直同期信号VD′を発生させる。
【0026】位相比較器17は、外部水平同期信号HD
と、内部HD生成回路18で生成された内部水平同期信
号HD′とを立ち下がりエッジ同士で位相比較し、その
位相差に応じた比較結果を出力する。この位相比較器1
7の比較結果は、PLL回路19に与えられる。PLL
回路19は、位相比較器17の比較結果に応じた直流電
圧を出力し、本カメラシステムの基準クロックであるマ
スタークロックMCKの2倍の周波数の原発振クロック
2MCKを発生するクロック発振器20のバリキャップ
21の両端に印加する。
【0027】図2は、タイミングコントローラIC13
のより具体的な内部構成を示すブロック図であり、図
中、図1と同等部分には同一符号を付して示してある。
【0028】タイミングコントローラIC13は、上述
した同期分離回路14、V周期カウンタ16、位相比較
器17および内部HD生成回路18に加え、フィールド
判別回路22、内部VD生成回路23、1/2分周器2
4、H周期カウンタ25およびタイミング信号発生部2
6を内蔵している。なお、ここでは、図1と重複する説
明については省略する。
【0029】フィールド判別回路22は、タイミングコ
ントローラIC13に入力された複合同期信号SYNC
に基づいて奇数(ODD)フィールドであるか、偶数
(EVEN)フィールドであるかの判別を行い、その判
別結果をV周期カウンタ16に与える。V周期カウンタ
16は、フィールド判別回路22の判別結果に基づいて
奇数フィールドでのみ、外部垂直同期信号VDの立ち下
がりに同期してロードを行うようになっている。
【0030】すなわち、V周期カウンタ16は、後述す
るように、外部垂直同期信号VDの立ち下がりの次の外
部水平同期信号HDの立ち下がりで値“4”のロードを
行うのであるが、そのロードを奇数フィールドでのみ行
い、偶数フィールドでは行わないようにしている。内部
VD生成回路16は、このV周期カウンタ16のカウン
ト値に基づいて内部垂直同期信号VD′を生成すること
になる。
【0031】1/2分周器24は、クロック発振器20
で生成された原発振クロック2MCKを1/2分周して
得られるマスタークロックMCKをH周期カウンタ25
をはじめ、タイミングコントローラIC13内の他のブ
ロックへ供給する。なお、タイミング信号発生部26で
発生されるCCD駆動信号のうち、水平転送クロックは
原発振クロック2MCKに基づいて生成されるものとす
る。
【0032】H周期カウンタ25は、マスタークロック
MCKをカウントし、そのカウント値を内部HD生成回
路25に与える。内部HD生成回路25は、H周期カウ
ンタ25に基づいて内部水平同期信号HD′を生成す
る。内部VD生成回路23で生成された内部垂直同期信
号VD′および内部HD生成回路25で生成された内部
水平同期信号HD′は、タイミングコントローラIC1
3外に出力されるとともに、タイミング信号発生部26
に与えられる。
【0033】タイミング信号発生部26は、内部水平同
期信号HD′および内部垂直同期信号VD′に基づいて
内部複合同期信号SYNC′を生成するとともに、図1
のCCD撮像素子11を駆動するためのCCD駆動信号
や、信号処理ICを駆動するための信号処理用駆動信号
などの各種のタイミング信号を生成する。
【0034】次に、上記構成の本実施形態に係るカメラ
システム(スレーブカメラ)におけタイミングコントロ
ーラIC13の回路動作について、NTSC対応の白黒
方式であるEIA方式の場合を例に採って、図3〜図6
のタイミングチャートを用いて説明する。
【0035】図3はEIA方式の奇数フィールドの場
合、図4はEIA方式の偶数フィールドの場合の複合同
期信号SYNCの入力時のタイミングチャートである。
これらのタイミングチャートにおいて、(1)は外部水
平同期信号HDの位相を遅らせる場合を、(2)は外部
水平同期信号HDの位相を進める場合をそれぞれ示し、
SFT‐HD(1),(2) は分離後の外部水平同期信号HD
を位相シフトした後の信号を示している。
【0036】また、図5は奇数フィールドでの進相の場
合の位相シフト動作時のタイミングチャートであり、図
6は奇数フィールドでの遅相の場合の位相シフト動作時
のタイミングチャートである。これらのタイミングチャ
ートにおいて、(1)は同相の場合を、(2)は進相/
遅相の場合をそれぞれ示している。
【0037】なお、ここでは、EIA方式を例に採って
説明するが、EIA方式に限られるものではなく、NT
SC方式やPAL方式、さらにはPAL対応の白黒方式
であるCCIR方式にも同様に適用可能である。
【0038】まず、本カメラシステムにおける位相調整
の原理は、最初のステップとして同期分離回路14で同
期分離した外部水平同期信号HDを、HD位相調整回路
15で位相シフトした後、内部HD生成回路18で生成
した内部水平同期信号HD′と位相比較器17で位相比
較し、その比較結果をPLL回路19に与えることによ
り、原発振クロック2MCKに対して水平方向の位相同
期をかけることが前提となる。
【0039】水平方向の位相同期がかかると、位相シフ
トした外部水平同期信号HDの立ち下がりと、内部HD
生成回路18で生成した内部水平同期信号HD′の立ち
下がりがほぼ同位相になるため、位相シフトした外部水
平同期信号HDを本カメラシステムの水平同期信号HD
に仮想して扱えることになる。
【0040】一方、本カメラシステムでは、図5および
図6のタイミングチャートに示すように、奇数フィール
ドでのみ、同期分離回路14で同期分離した外部垂直同
期信号VDの立ち下がりを検波すると、次の内部水平同
期信号HD′の立ち下がりで値“4”をロードするよう
にしている。したがって、“4”をロードできない位相
関係になるとNGとなるため、±1/2Hが位相シフト
の有効範囲となる。すなわち、図3〜図6のタイミング
チャートから明らかなように、外部から与えられる複合
同期信号SYNCに対して最大で±1/2Hの範囲で位
相シフトを実現できることになる。
【0041】上述したように、外部(マスターカメラ)
から与えられる同期信号として複合同期信号SYNCを
用いるカメラシステム(スレーブカメラ)において、タ
イミングコントローラIC13に内蔵の同期分離回路1
4で分離した外部水平同期信号HDを一旦タイミングコ
ントローラIC13外に出力し、この外部水平同期信号
HDに対して外部のHD位相調整回路15で位相調整を
行い、この位相調整後の外部水平同期信号HDおよび同
期分離回路14で分離した外部垂直同期信号VDに基づ
いて内部水平同期信号HD′および内部垂直同期信号V
D′を生成するようにしたことにより、HD位相調整回
路15を付加するのみの簡単な回路構成にて複合同期信
号SYNCに対する位相調整を実現できる。
【0042】特に、同期分離回路14を内蔵したタイミ
ングコントローラIC13を用いて複合同期信号SYN
Cに対する位相調整を実現できることから、同期分離回
路14をタイミングコントローラIC13の内部で構成
すると回路規模を飛躍的に縮小化できるため、同期分離
回路14をタイミングコントローラIC13の外部で構
成する場合に比べて、回路規模をより縮小化できること
になる。
【0043】図7は、本発明の他の実施形態に係るカメ
ラシステムの要部の構成を示すブロック図である。本実
施形態においては、タイミングコントローラIC13の
内部で同期分離した外部水平同期信号HDのみに対して
当該IC13の外部のHD位相調整回路15で位相調整
を行うようにした先の実施形態の構成に加え、タイミン
グコントローラIC13の内部で同期分離した外部垂直
同期信号VDに対しても外部のVD位相調整回路27で
位相調整を行う構成を採っている。
【0044】具体的には、タイミングコントローラIC
13に内蔵の同期分離回路14で外部複合同期信号SY
NCから分離した外部水平同期信号HDおよび外部垂直
同期信号VDを一旦タイミングコントローラIC13の
外に出力し、外部に設けられたHD位相調整回路15お
よびVD位相調整回路27で位相調整した後再度タイミ
ングコントローラIC13に入力する。そして、位相調
整後の外部水平同期信号HDを先の実施形態の場合と同
様に位相比較器17に供給し、位相調整後の外部水平同
期信号HDをV周期カウンタ16にリセット信号として
与えることで、内部水平同期信号HD′および内部垂直
同期信号VD′を生成する。
【0045】このように、外部垂直同期信号VDに対し
ても位相調整を行うようにしたことにより、外部水平同
期信号HDに対してのみ位相調整を行うようにした先の
実施形態の場合には、外部複合同期信号SYNCに対す
る位相調整の範囲が最大±1/2Hの範囲であったのに
対し、外部複合同期信号SYNCに対する位相調整の範
囲を1フィールドまで広げることができる。
【0046】また、先の実施形態の場合と同様に、IC
の外部回路として構成した場合には回路規模が非常に大
きくなる同期分離回路14を、タイミングコントローラ
IC13の内部回路として構成しており、しかもHD位
相調整回路15およびVD位相調整回路27を外部回路
として付加するのみで良いため、簡単な回路構成にて外
部複合同期信号SYNCに対する位相調整を実現できる
ことになる。なお、VD位相調整回路27は、HD位相
調整回路15と同様に、アナログモノマルチバイブレー
タによって構成される。
【0047】なお、上記実施形態では、マスターカメラ
と1以上のスレーブカメラからなる監視カメラシステム
に適用した場合を例に採って説明したが、本発明はこれ
に限定されるものではなく、複合同期信号を用いて外部
同期をとって動作させることが必要な、いかなる機器に
よって構成されるシステムについても適用することが可
能である。例えば、マスター機器がカメラであって、ス
レーブ機器が複数のビデオ再生機器から構成される外部
同期システム、或いはマスター機器、1以上のスレーブ
機器が共にビデオ再生機器で構成される外部同期システ
ムなどが考えられる。
【0048】
【発明の効果】以上説明したように、本発明によれば、
外部から与えられる同期信号として複合同期信号SYN
Cを用いる外部同期システムにおいて、タイミングコン
トロール回路に内蔵の同期分離回路で分離した水平同期
信号を一旦タイミングコントロール回路外に出力し、こ
の水平同期信号に対して外部の位相調整回路で位相調整
した後再度タイミングコントロール回路に入力し、この
位相調整後の水平同期信号および同期分離回路で分離し
た垂直同期信号に基づいて内部水平同期信号および内部
垂直同期信号を生成するようにしたので、位相調整回路
を付加するのみの簡単な回路構成にて複合同期信号に対
する位相調整を実現できることになる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るカメラシステムの構
成の概略を示すブロック図である。
【図2】一実施形態に係るカメラシステムの要部の構成
を示すブロック図である。
【図3】EIA方式の奇数フィールドの場合の複合同期
信号SYNCの入力時のタイミングチャートである。
【図4】EIA方式の偶数フィールドの場合の複合同期
信号SYNCの入力時のタイミングチャートである。
【図5】奇数フィールドでの進相の場合の位相シフト動
作時のタイミングチャートである。
【図6】奇数フィールドでの遅相の場合の位相シフト動
作時のタイミングチャートである。
【図7】本発明の他の実施形態に係るカメラシステムの
要部の構成を示すブロック図である。
【図8】EIA方式の水平同期信号HD、垂直同期信号
VDおよび複合同期信号SYNCの波形図である。
【図9】外部から与えられる同期信号として水平同期信
号HDおよび垂直同期信号VDを用いるカメラシステム
の構成の概略を示すブロック図である。
【図10】外部から与えられる同期信号として複合同期
信号SYNCを用いるカメラシステムの一従来例の構成
を示すブロック図である。
【図11】外部から与えられる同期信号として複合同期
信号SYNCを用いるカメラシステムの他の従来例の構
成を示すブロック図である。
【符号の説明】
11…CCD撮像素子、12…信号処理IC、13…タ
イミングコントロールIC、14…同期分離回路、15
…HD位相調整回路、16…V周期カウンタ、17…位
相比較器、18…内部HD生成回路、19…PLL回
路、20…クロック発振器、21…バリキャップ、22
…フィールド判別回路、23…内部VD生成回路、25
…H周期カウンタ、26…タイミング信号発生部、27
…VD位相調整回路

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 マスター機器から与えられる水平同期信
    号および垂直同期信号を含む複合同期信号に基づいて内
    部水平同期信号および内部垂直同期信号を生成し、この
    生成した内部水平同期信号および内部垂直同期信号に同
    期させてスレーブ機器を動作させる外部同期システムで
    あって、 前記スレーブ機器は、前記複合同期信号を入力とし、こ
    の複合同期信号に含まれる水平同期信号および垂直同期
    信号を分離する同期分離回路を内蔵するタイミングコン
    トロール回路と、前記同期分離回路で分離され、前記タ
    イミングコントロール回路から出力される水平同期信号
    の位相を調整する水平位相調整回路とを備え、 前記タイミングコントロール回路は、前記水平位相調整
    回路で位相調整された水平同期信号を入力とし、この位
    相調整後の水平同期信号および前記同期分離回路で分離
    した垂直同期信号に基づいて前記内部水平同期信号およ
    び前記内部垂直同期信号を生成することを特徴とする外
    部同期システム。
  2. 【請求項2】 前記同期分離回路で分離され、前記タイ
    ミングコントロール回路から出力される垂直同期信号の
    位相を調整する垂直位相調整回路をさらに備え、 前記タイミングコントロール回路は、前記水平位相調整
    回路で位相調整された水平同期信号および前記垂直位相
    調整回路で位相調整された垂直同期信号を入力とし、こ
    の位相調整後の水平同期信号および垂直同期信号に基づ
    いて前記内部水平同期信号および前記内部垂直同期信号
    を生成することを特徴とする請求項1記載の外部同期シ
    ステム。
  3. 【請求項3】 マスター機器から与えられる水平同期信
    号および垂直同期信号を含む複合同期信号に基づいて内
    部水平同期信号および内部垂直同期信号を生成し、この
    生成した内部水平同期信号および内部垂直同期信号に同
    期させてスレーブ機器を動作させる外部同期システムで
    あって、 前記スレーブ機器は、前記複合同期信号を入力とし、こ
    の複合同期信号に含まれる水平同期信号および垂直同期
    信号を分離する同期分離回路を内蔵するタイミングコン
    トロール回路と、前記同期分離回路で分離され、前記タ
    イミングコントロール回路から出力される垂直同期信号
    の位相を調整する垂直位相調整回路とを備え、 前記タイミングコントロール回路は、前記垂直位相調整
    回路で位相調整された垂直同期信号を入力とし、この位
    相調整後の垂直同期信号および前記同期分離回路で分離
    した水平同期信号に基づいて前記内部水平同期信号およ
    び前記内部垂直同期信号を生成することを特徴とする外
    部同期システム。
  4. 【請求項4】 外部から与えられる水平同期信号および
    垂直同期信号を含む複合同期信号に基づいて内部水平同
    期信号および内部垂直同期信号を生成し、この生成した
    内部水平同期信号および内部垂直同期信号に同期してシ
    ステムの動作を行うカメラシステムであって、 前記複合同期信号を入力とし、この複合同期信号に含ま
    れる水平同期信号および垂直同期信号を分離する同期分
    離回路を内蔵するタイミングコントロール回路と、 前記同期分離回路で分離され、前記タイミングコントロ
    ール回路から出力される水平同期信号の位相を調整する
    水平位相調整回路とを備え、 前記タイミングコントロール回路は、前記水平位相調整
    回路で位相調整された水平同期信号を入力とし、この位
    相調整後の水平同期信号および前記同期分離回路で分離
    した垂直同期信号に基づいて前記内部水平同期信号およ
    び前記内部垂直同期信号を生成することを特徴とするカ
    メラシステム。
  5. 【請求項5】 前記同期分離回路で分離され、前記タイ
    ミングコントロール回路から出力される垂直同期信号の
    位相を調整する垂直位相調整回路をさらに備え、 前記タイミングコントロール回路は、前記水平位相調整
    回路で位相調整された水平同期信号および前記垂直位相
    調整回路で位相調整された垂直同期信号を入力とし、こ
    の位相調整後の水平同期信号および垂直同期信号に基づ
    いて前記内部水平同期信号および前記内部垂直同期信号
    を生成することを特徴とする請求項4記載のカメラシス
    テム。
JP25971499A 1998-09-14 1999-09-14 外部同期システムおよびこれを用いたカメラシステム Expired - Fee Related JP4178684B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25971499A JP4178684B2 (ja) 1998-09-14 1999-09-14 外部同期システムおよびこれを用いたカメラシステム

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP25979398 1998-09-14
JP10-259793 1998-09-14
JP25971499A JP4178684B2 (ja) 1998-09-14 1999-09-14 外部同期システムおよびこれを用いたカメラシステム

Publications (3)

Publication Number Publication Date
JP2000156794A true JP2000156794A (ja) 2000-06-06
JP2000156794A5 JP2000156794A5 (ja) 2006-04-06
JP4178684B2 JP4178684B2 (ja) 2008-11-12

Family

ID=26544247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25971499A Expired - Fee Related JP4178684B2 (ja) 1998-09-14 1999-09-14 外部同期システムおよびこれを用いたカメラシステム

Country Status (1)

Country Link
JP (1) JP4178684B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522049B (zh) * 2011-11-22 2013-10-30 苏州佳世达电通有限公司 可挠显示装置

Also Published As

Publication number Publication date
JP4178684B2 (ja) 2008-11-12

Similar Documents

Publication Publication Date Title
KR100639522B1 (ko) 복합 동기 신호를 사용하는 외부 동기 시스템 및 이 외부 동기 시스템을 사용하는 카메라 시스템
US6727957B1 (en) External synchronizing system and camera system using thereof
JP4812693B2 (ja) 撮像装置におけるフレーム同期方法および装置
JP4178684B2 (ja) 外部同期システムおよびこれを用いたカメラシステム
EP0966153B1 (en) Video signal synchronizing apparatus
EP0454153B1 (en) Synchronizing circuit
JP3251518B2 (ja) 同期結合装置
JP2000092373A (ja) カメラシステムおよびその制御方法
JPH0832833A (ja) ビデオシステムパルス生成回路
JPH10304400A (ja) 信号処理回路
KR100287783B1 (ko) 씨씨티브이카메라
JP2730031B2 (ja) 固体撮像素子の駆動回路
JP4509634B2 (ja) 同期信号発生回路及びこれを備えるカラーテレビジョンカメラ
JP2846858B2 (ja) 2次元/3次元映像変換装置
JPS6218871A (ja) 位相同期装置
JP2877376B2 (ja) テレビカメラの同期回路
JP3106477B2 (ja) ビデオカメラの信号処理回路
JPS6218872A (ja) 位相同期装置
JPS61267489A (ja) カラ−画像信号の時間軸補正装置
JPH06113185A (ja) 撮像装置
JPH04175069A (ja) 同期位相合わせ装置
JP2000156793A (ja) 外部同期システムおよびこれを用いたカメラシステム
JPS62107576A (ja) 画像表示装置
JPS63234776A (ja) テレビジヨンカメラの外部同期回路
JPH06105286A (ja) ジッタ補償回路

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080818

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees