JPS61267489A - カラ−画像信号の時間軸補正装置 - Google Patents
カラ−画像信号の時間軸補正装置Info
- Publication number
- JPS61267489A JPS61267489A JP60109031A JP10903185A JPS61267489A JP S61267489 A JPS61267489 A JP S61267489A JP 60109031 A JP60109031 A JP 60109031A JP 10903185 A JP10903185 A JP 10903185A JP S61267489 A JPS61267489 A JP S61267489A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- time axis
- time
- axis correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、カラー画像信号の時間軸補正装置に関するも
のである。
のである。
Ｃ従来の技術）
ＶＴＲ装置やビデオディスク装置等の再生装置において
は、再生信号中に時間軸変動が生ずると、再生画面に曲
がりやカラーロツタはずれ等の不具合が生ずるため、こ
の時間軸変動を除去しなければならない。この時間軸変
動を除去するものとして再生信号を輝度信号と色信号と
に分離し、各信号を時間軸補正した後再び合成して出力
信号とするカラー画像信号の時間軸補正装置は既知であ
る。
は、再生信号中に時間軸変動が生ずると、再生画面に曲
がりやカラーロツタはずれ等の不具合が生ずるため、こ
の時間軸変動を除去しなければならない。この時間軸変
動を除去するものとして再生信号を輝度信号と色信号と
に分離し、各信号を時間軸補正した後再び合成して出力
信号とするカラー画像信号の時間軸補正装置は既知であ
る。
第３図はこの既知のカラー画像信号の時間軸補正装置の
構成を示すブロック図である。入力端子１に入力した再
生信号は、再生信号を輝度信号（Ｙ信号）と色信号（Ｃ
信号）とに分離するＹ／Ｃ分離回路２及び再生信号から
各種基準信号を作成する基準信号作成回路３に供給され
る。Ｙ／Ｃ分離回路２で分離されたＹ信号は輝度信号時
間軸補正回路４に供給されて時間軸補正が行なわれる。
構成を示すブロック図である。入力端子１に入力した再
生信号は、再生信号を輝度信号（Ｙ信号）と色信号（Ｃ
信号）とに分離するＹ／Ｃ分離回路２及び再生信号から
各種基準信号を作成する基準信号作成回路３に供給され
る。Ｙ／Ｃ分離回路２で分離されたＹ信号は輝度信号時
間軸補正回路４に供給されて時間軸補正が行なわれる。
一方分離されたＣ信号はデコーダ回路５及び再生Ｓ。
Ｃ６作成回路６に供給されて色差信号（Ｒ−Ｙ 、 Ｂ
−Ｙ）が形成され、デコーダ回路５から出力されたＲ−
Ｙ信号はＲ−Ｙ信号時間補正回路７に供給されて時間軸
補正され、Ｂ−Ｙ信号はＢ−Ｙ信号時間軸補正回路８に
供給されて同様に時間軸補正される。基準信号作成回路
３からの基準信号は、後述するビデオプロセス回路１１
及びエンコーダ回路１２に共給されると、共に、時間補
正用クロク発生回路９にも供給され時間軸補正用クロッ
ク信号を作成し、このクロック信号によりＹ信号時間軸
補正回路４、Ｒ−Ｙ信号時間軸補正回路７及びＢ−Ｙ信
号時間軸補正回路８をそれぞれ制御する。時間軸補正さ
れたＹ信号は遅延回路に供給されＣ信号に対する時間ず
れが調整される。Ｃ信号はＹ／Ｃ分離回路２により分離
された後、後述する種々の処理を受けて時間遅れが生ず
るため、Ｙ信号時間軸補正回路４の後段に遅延回路１０
を設けＹ信号に対するＣ信号の時間遅れに相当する遅延
量をＹ信号に与える。その後Ｙ信号はビデオプロセス回
路１１に入力する。また、時間軸補正されたＲ−Ｙ信号
及びＢ−Ｙ信号、はエンコ］ −ダ回路１２
に供給され基準信号作成回路３からの基準副搬送波に基
いて搬送色信号を形成しビデオ・プロセス回路１１に入
力する。ビデオプロセス回路１１では基準信号作成回路
３からの基準信号に基いてＹ信号と搬送色信号とを合成
して再生映像信号を形成し、出力端子工３に出力する。
−Ｙ）が形成され、デコーダ回路５から出力されたＲ−
Ｙ信号はＲ−Ｙ信号時間補正回路７に供給されて時間軸
補正され、Ｂ−Ｙ信号はＢ−Ｙ信号時間軸補正回路８に
供給されて同様に時間軸補正される。基準信号作成回路
３からの基準信号は、後述するビデオプロセス回路１１
及びエンコーダ回路１２に共給されると、共に、時間補
正用クロク発生回路９にも供給され時間軸補正用クロッ
ク信号を作成し、このクロック信号によりＹ信号時間軸
補正回路４、Ｒ−Ｙ信号時間軸補正回路７及びＢ−Ｙ信
号時間軸補正回路８をそれぞれ制御する。時間軸補正さ
れたＹ信号は遅延回路に供給されＣ信号に対する時間ず
れが調整される。Ｃ信号はＹ／Ｃ分離回路２により分離
された後、後述する種々の処理を受けて時間遅れが生ず
るため、Ｙ信号時間軸補正回路４の後段に遅延回路１０
を設けＹ信号に対するＣ信号の時間遅れに相当する遅延
量をＹ信号に与える。その後Ｙ信号はビデオプロセス回
路１１に入力する。また、時間軸補正されたＲ−Ｙ信号
及びＢ−Ｙ信号、はエンコ］ −ダ回路１２
に供給され基準信号作成回路３からの基準副搬送波に基
いて搬送色信号を形成しビデオ・プロセス回路１１に入
力する。ビデオプロセス回路１１では基準信号作成回路
３からの基準信号に基いてＹ信号と搬送色信号とを合成
して再生映像信号を形成し、出力端子工３に出力する。
上述した既知の再生装置では、再生信号から分離された
Ｃ信号がデコーダ処理、エンコーダ処理等の各種の処理
を受けるためＹ信号とＣ信号とを同一のタック信号で時
間軸補正を行うとＣ信号がＹ信号に対して時間遅れを生
じてしまう。゛このため上述した従来の時間軸補正装置
ではＹ信号時間軸補正回路の後段に遅延回路を設け、Ｃ
信号の時間遅れに相当する遅延量をＹ信号に与えてＹ信
号とＣ信号とを同期させている。しかしながら、この遅
延回路には種々の形態のものがあるが、いずれも高価で
あり遅延線を用いてＹ信号を遅延させる構成では再生装
置の製造コストが高価になる欠点があった。しかも、Ｙ
信号を遅延線に通過させるとＹ信号にひずみが生じ、信
号特性が劣化する不都合も生じていた。
Ｃ信号がデコーダ処理、エンコーダ処理等の各種の処理
を受けるためＹ信号とＣ信号とを同一のタック信号で時
間軸補正を行うとＣ信号がＹ信号に対して時間遅れを生
じてしまう。゛このため上述した従来の時間軸補正装置
ではＹ信号時間軸補正回路の後段に遅延回路を設け、Ｃ
信号の時間遅れに相当する遅延量をＹ信号に与えてＹ信
号とＣ信号とを同期させている。しかしながら、この遅
延回路には種々の形態のものがあるが、いずれも高価で
あり遅延線を用いてＹ信号を遅延させる構成では再生装
置の製造コストが高価になる欠点があった。しかも、Ｙ
信号を遅延線に通過させるとＹ信号にひずみが生じ、信
号特性が劣化する不都合も生じていた。
従って、本発明の目的は上述した欠点を除去し、高価な
遅延線を用いる・ことなく簡単な構成でＹ信号とＣ信号
とを同期させることができるカラー画像信号の時間軸補
正装置を提供するものである。
遅延線を用いる・ことなく簡単な構成でＹ信号とＣ信号
とを同期させることができるカラー画像信号の時間軸補
正装置を提供するものである。
本発明によるカラー画像信号の時間軸補正装置は、再生
したカラー画像信号を輝度信号と色信号に分離する手段
と、分離した輝度信号の時間軸を補正する手段と、分離
した色信号の時間軸を補正する手段と、時間軸補正を行
なうための基準クロック信号を作成するクロック信号作
成手段と、輝度信号と色信号との時間差だけ輝度信号又
は色信号の水平ブランキング期間内で前記時間差に応じ
て基準クロック信号の位相制御を行なう手段とを具える
ことを特徴とするものである。
したカラー画像信号を輝度信号と色信号に分離する手段
と、分離した輝度信号の時間軸を補正する手段と、分離
した色信号の時間軸を補正する手段と、時間軸補正を行
なうための基準クロック信号を作成するクロック信号作
成手段と、輝度信号と色信号との時間差だけ輝度信号又
は色信号の水平ブランキング期間内で前記時間差に応じ
て基準クロック信号の位相制御を行なう手段とを具える
ことを特徴とするものである。
本発明では、時間軸補正用のクロック信号を作成するク
ロック作成回路と輝度信号又は色信号の時間軸を補正す
る回路との間に輝度信号又は色信号の水平ブランキング
期間内で輝度信号との時間差に応じて基準クロック信号
の位相制御を行なう手段を設け、輝度信号又は色信号の
水平ブランキング期間内において基準クロック信号を進
めたり遅らして輝度信号と色信号とを同期させる。この
結果、高価な遅延線を用いることなく、輝度信号と色信
号とを同一のクロック信号により時間補正することがで
きる。
ロック作成回路と輝度信号又は色信号の時間軸を補正す
る回路との間に輝度信号又は色信号の水平ブランキング
期間内で輝度信号との時間差に応じて基準クロック信号
の位相制御を行なう手段を設け、輝度信号又は色信号の
水平ブランキング期間内において基準クロック信号を進
めたり遅らして輝度信号と色信号とを同期させる。この
結果、高価な遅延線を用いることなく、輝度信号と色信
号とを同一のクロック信号により時間補正することがで
きる。
第１図は本発明によるカラー画像信号の時間軸補正装置
の一例の構成を示すブロック図である。
の一例の構成を示すブロック図である。
再生信号を入力端子２０に入力させる。入力端子２０に
入力した再生信号は、Ｙ／Ｃ分離回路２１及び基準信号
作成回路２２に入力する。Ｙ／Ｃ分離回路２１では、再
生信号を輝度信号（Ｙ信号）と色信号（Ｃ信号）に分離
し、分離したＹ信号をＹ信号時間軸補正回路２３及び時
間軸補正用クロック作成回路２４にそれぞれ供給し、Ｃ
信号をデコーダ回路２５及び再生Ｓ。
入力した再生信号は、Ｙ／Ｃ分離回路２１及び基準信号
作成回路２２に入力する。Ｙ／Ｃ分離回路２１では、再
生信号を輝度信号（Ｙ信号）と色信号（Ｃ信号）に分離
し、分離したＹ信号をＹ信号時間軸補正回路２３及び時
間軸補正用クロック作成回路２４にそれぞれ供給し、Ｃ
信号をデコーダ回路２５及び再生Ｓ。
Ｃ１作成回路２６にそれぞれ供給する。そして、デコー
ダ回路２５において再生Ｓ、Ｃ，作成回路２６で再生さ
れた基準副搬送波に基いて色差信号（Ｒ−Ｙ 、 Ｂ−
Ｙ）を作成し、Ｒ−Ｙ信号をＲ−Ｙ信号時間軸補正回路
２７に供給すると共にＢ−Ｙ信号をＢ−Ｙ信号時間軸補
正回路２８に供給する。基準信号作成回路２２では再生
信号から各種の基準信号を作成し、基準水平同期信号（
ＨＤ）時間軸補正用クロック作成回路２４及びＶＣ時間
差補正回路２９に供給し、基準副搬送波（ＳＣ）をエン
コーダ回路３０に供給し、ビデオプロセス回路３１には
基準水平同期信号（ＨＤ）及び基準垂直同期信号（ＶＤ
）を供給する。時間軸補正クロック作成回路２４は時間
軸補正を行なうための基準クロック信号を作成する回路
であり、基準信号作成回路２２からの基準水平同期信号
とＹ信号時間軸補正回路２３により時間軸補正されたＹ
信号とが入力し、これらの信号の位相差を検出し、検出
した位相差に基いて基準クロック信号を作成してＹ信号
時間軸補正回路２３及びｙｃ時間差補正回路２９に供給
する。Ｙ信号時間軸補正回路２３はＣＣＤ等のアナログ
シストレジスタで構成され、時間軸補正用クロック作成
図□ 路２４から出力される基準クロック信号の周波数変化に
基いてＹ信号の時間軸補正を行なう。時間軸補正された
Ｙ信号はビデオプロセス回路２１に入力する。本例では
遅延回路を設けてＹ信号を遅延させる従来装置とは異な
り、Ｃ信号の水平ブランキング期間内でＣ信号のＹ信号
に対する時間差を調整するためのＶＣ時間差補正回路２
９を時間軸補正用クロック作成回路２４とＲ−Ｙおよび
Ｂ−Ｙ時間軸補正回路２７及び２８との間に設け、この
ＶＣ時間差補正回路２９からＣ信号の時間軸補正を行な
うための基準クロック信号をＲ−Ｙ信号時間軸補正回路
２７及びＢ−Ｙ信号時間軸補正回路２８に供給してＣ信
号のＹ信号に対する時間差を補正する。ＶＣ時間差補正
回路２９では、時間軸補正用クロンク作成回路２４から
のクロック信号を受けてこのクロック信号と２倍周、１
７２分周又は同一の周波数のクロック信号としてＲ−Ｙ
信号およびＢ−Ｙ信号時間軸補正回路２７及び２８に供
給する。尚、この時間差補正は、水平ブランキング期間
内で行うため、基準信号作成回路２２からの基準水平同
期信号（）１０）及び時間軸補正される前のＹ信号を入
力させて時間差補正するためのタイミングを検出する０
時間軸補正された色差信号は、エンコーダ回路３０に入
力して基準副搬送波（ＳＣ）に基いてエンコードし、搬
送色信号としてビデオプロセス回路３１に入力する。ま
た、時間軸補正されたＹ信号もビデオプロスセス回路３
１に入力し、このビデオプスセス回路３１において時間
軸補正されたＹ信号と搬送色信号と合成して再生映像信
号を形成し、出力端子３２に出力する。
ダ回路２５において再生Ｓ、Ｃ，作成回路２６で再生さ
れた基準副搬送波に基いて色差信号（Ｒ−Ｙ 、 Ｂ−
Ｙ）を作成し、Ｒ−Ｙ信号をＲ−Ｙ信号時間軸補正回路
２７に供給すると共にＢ−Ｙ信号をＢ−Ｙ信号時間軸補
正回路２８に供給する。基準信号作成回路２２では再生
信号から各種の基準信号を作成し、基準水平同期信号（
ＨＤ）時間軸補正用クロック作成回路２４及びＶＣ時間
差補正回路２９に供給し、基準副搬送波（ＳＣ）をエン
コーダ回路３０に供給し、ビデオプロセス回路３１には
基準水平同期信号（ＨＤ）及び基準垂直同期信号（ＶＤ
）を供給する。時間軸補正クロック作成回路２４は時間
軸補正を行なうための基準クロック信号を作成する回路
であり、基準信号作成回路２２からの基準水平同期信号
とＹ信号時間軸補正回路２３により時間軸補正されたＹ
信号とが入力し、これらの信号の位相差を検出し、検出
した位相差に基いて基準クロック信号を作成してＹ信号
時間軸補正回路２３及びｙｃ時間差補正回路２９に供給
する。Ｙ信号時間軸補正回路２３はＣＣＤ等のアナログ
シストレジスタで構成され、時間軸補正用クロック作成
図□ 路２４から出力される基準クロック信号の周波数変化に
基いてＹ信号の時間軸補正を行なう。時間軸補正された
Ｙ信号はビデオプロセス回路２１に入力する。本例では
遅延回路を設けてＹ信号を遅延させる従来装置とは異な
り、Ｃ信号の水平ブランキング期間内でＣ信号のＹ信号
に対する時間差を調整するためのＶＣ時間差補正回路２
９を時間軸補正用クロック作成回路２４とＲ−Ｙおよび
Ｂ−Ｙ時間軸補正回路２７及び２８との間に設け、この
ＶＣ時間差補正回路２９からＣ信号の時間軸補正を行な
うための基準クロック信号をＲ−Ｙ信号時間軸補正回路
２７及びＢ−Ｙ信号時間軸補正回路２８に供給してＣ信
号のＹ信号に対する時間差を補正する。ＶＣ時間差補正
回路２９では、時間軸補正用クロンク作成回路２４から
のクロック信号を受けてこのクロック信号と２倍周、１
７２分周又は同一の周波数のクロック信号としてＲ−Ｙ
信号およびＢ−Ｙ信号時間軸補正回路２７及び２８に供
給する。尚、この時間差補正は、水平ブランキング期間
内で行うため、基準信号作成回路２２からの基準水平同
期信号（）１０）及び時間軸補正される前のＹ信号を入
力させて時間差補正するためのタイミングを検出する０
時間軸補正された色差信号は、エンコーダ回路３０に入
力して基準副搬送波（ＳＣ）に基いてエンコードし、搬
送色信号としてビデオプロセス回路３１に入力する。ま
た、時間軸補正されたＹ信号もビデオプロスセス回路３
１に入力し、このビデオプスセス回路３１において時間
軸補正されたＹ信号と搬送色信号と合成して再生映像信
号を形成し、出力端子３２に出力する。
第２図はＹＣ時間差補正回路の一例の構成を示すブロッ
ク図である。入力端子４０に入力した時間軸補正用クロ
ック信号を２倍周回路４１、ライン４２及び１／２分周
回路４３にそれぞれ供給して２倍周、同−周波数及び１
／２分周してセレクタ回路４４に供給する。従って、セ
レクタ回路４４には２倍周した時間軸補正用クロック信
号、同一周波数のクロック信号及び１７２分周されたク
ロック信号の３種のクロック信号が入力する。セレクタ
回路４４には３種のクロック信号を切り換えるためのセ
レクタ切換信号発生回路４５及び、水平ブランキング期
間内でクロック信号を遅らせるか又は進ませるかを設定
するための進み遅れ回路４６を接続する。更にセレクタ
切換信号発生回路４５には水平ブランキング期間を遅ら
せ又は進ませる時間を設定するための時間設定回路４７
を接続する。セレクタ切換信号発生回路４５では、入力
する時間軸補正用クロック信号、Ｙ信号、基準水平同期
信号及び時間設定回路４７からの時間設定信号に基いて
３種のクロック信号を切り換えるタイミング及び送出時
間を定めてセレクタ回路４４に指示する。また進み遅れ
設定回路４６では３種のクロック信号から所定のクロッ
クを選択すべきことをセレクタ回路４４に指示する。従
って、Ｃ信号がＹ信号にたいして遅れを生じている場合
には進み遅れ設定回路４６から２倍周されたクロック信
号を選択するようにセレクタ回路４４を指示すると共に
セレクタ切換信号発生回路４５から切換るべきタイミン
グ及び送出時間が指示される。
ク図である。入力端子４０に入力した時間軸補正用クロ
ック信号を２倍周回路４１、ライン４２及び１／２分周
回路４３にそれぞれ供給して２倍周、同−周波数及び１
／２分周してセレクタ回路４４に供給する。従って、セ
レクタ回路４４には２倍周した時間軸補正用クロック信
号、同一周波数のクロック信号及び１７２分周されたク
ロック信号の３種のクロック信号が入力する。セレクタ
回路４４には３種のクロック信号を切り換えるためのセ
レクタ切換信号発生回路４５及び、水平ブランキング期
間内でクロック信号を遅らせるか又は進ませるかを設定
するための進み遅れ回路４６を接続する。更にセレクタ
切換信号発生回路４５には水平ブランキング期間を遅ら
せ又は進ませる時間を設定するための時間設定回路４７
を接続する。セレクタ切換信号発生回路４５では、入力
する時間軸補正用クロック信号、Ｙ信号、基準水平同期
信号及び時間設定回路４７からの時間設定信号に基いて
３種のクロック信号を切り換えるタイミング及び送出時
間を定めてセレクタ回路４４に指示する。また進み遅れ
設定回路４６では３種のクロック信号から所定のクロッ
クを選択すべきことをセレクタ回路４４に指示する。従
って、Ｃ信号がＹ信号にたいして遅れを生じている場合
には進み遅れ設定回路４６から２倍周されたクロック信
号を選択するようにセレクタ回路４４を指示すると共に
セレクタ切換信号発生回路４５から切換るべきタイミン
グ及び送出時間が指示される。
この結果、Ｙ信号に対するＣ信号の遅延量に等しい時間
差だけＣ信号の水平ブランキング期間内において位相が
進むことになる。水平ブランキング期間が終了するとセ
レクタ回路４４は、ライン４２を通って供給される時間
軸補正用クロック信号を出力端子４８に出力し、Ｙ信号
の時間軸補正のクロック信号と同一のクロック信号の制
御のもとで時間軸補正を行なう。一方、Ｃ信号がＹ信号
よりも進んでいる場合には進み遅れ設定回路４６が、１
／２分周されたクロック信号を選択するようにセレクタ
回路４４を指示し、進み量に等しい時間差だけ水平ブラ
ンキング期間の位相を進ませる。水平ブランキング期間
の終了後は同様にセレクタ回路４４がライン４２を経て
入力する時間軸補正用クロック信号を選択する。このよ
うに構成すれば。簡単な構成でＣ信号のＹ信号に対する
時間ずれを自在に除去することができる。
差だけＣ信号の水平ブランキング期間内において位相が
進むことになる。水平ブランキング期間が終了するとセ
レクタ回路４４は、ライン４２を通って供給される時間
軸補正用クロック信号を出力端子４８に出力し、Ｙ信号
の時間軸補正のクロック信号と同一のクロック信号の制
御のもとで時間軸補正を行なう。一方、Ｃ信号がＹ信号
よりも進んでいる場合には進み遅れ設定回路４６が、１
／２分周されたクロック信号を選択するようにセレクタ
回路４４を指示し、進み量に等しい時間差だけ水平ブラ
ンキング期間の位相を進ませる。水平ブランキング期間
の終了後は同様にセレクタ回路４４がライン４２を経て
入力する時間軸補正用クロック信号を選択する。このよ
うに構成すれば。簡単な構成でＣ信号のＹ信号に対する
時間ずれを自在に除去することができる。
本発明は上述した実施例だけに限定されるものではなく
幾多の変更や変形が可能である。例えば上述した実施例
では時間軸補正クロック信号を２倍周または１７２分周
したクロック信号を用いて時間ずれを除去する構成とし
たが、２倍周又は１／２分周に限定されるものではなく
信号処理回路の特性に応じて自在に設定することができ
る。
幾多の変更や変形が可能である。例えば上述した実施例
では時間軸補正クロック信号を２倍周または１７２分周
したクロック信号を用いて時間ずれを除去する構成とし
たが、２倍周又は１／２分周に限定されるものではなく
信号処理回路の特性に応じて自在に設定することができ
る。
また、上述した実施例では時間軸補正用クロック作成回
路とＲ−Ｙ信号及びＢ−Ｙ信号時間軸補正回路との間に
ＶＣ時間差補正回路を設ける構成としたが、時間軸補正
用クロック作成回路とＹ信号時間軸補正回路との間にｙ
ｃ時間差補正回路を設けてＹ信号の水平ブランキンク期
間の位相を進ませたり遅らしたりしてもよい。
路とＲ−Ｙ信号及びＢ−Ｙ信号時間軸補正回路との間に
ＶＣ時間差補正回路を設ける構成としたが、時間軸補正
用クロック作成回路とＹ信号時間軸補正回路との間にｙ
ｃ時間差補正回路を設けてＹ信号の水平ブランキンク期
間の位相を進ませたり遅らしたりしてもよい。
以上説明したように本発明は輝度信号と色信号との時間
差に応じて色信号の水平ブランキング期間内で位相を進
めたり遅らしたりするＶＣ時間差補正回路を設けてＹ信
号とＣ信号とを同期させる構成としているから、高価な
遅延線を用いることなく簡単な構成でＹ信号とＣ信号と
を同一のクロック信号で時間軸補正するできる。この結
果、再生装置の製造コストを低減することができる。ま
た、信号にひずみを与え易い遅延線を用いていないため
、ひずみの少ない再生映像信号を作成できる。
差に応じて色信号の水平ブランキング期間内で位相を進
めたり遅らしたりするＶＣ時間差補正回路を設けてＹ信
号とＣ信号とを同期させる構成としているから、高価な
遅延線を用いることなく簡単な構成でＹ信号とＣ信号と
を同一のクロック信号で時間軸補正するできる。この結
果、再生装置の製造コストを低減することができる。ま
た、信号にひずみを与え易い遅延線を用いていないため
、ひずみの少ない再生映像信号を作成できる。
第１図は本発明によるカラー画像信号の時間軸補正装置
の一例の構成を示すブロック図、第２図はｙｃ時間差補
正回路の一例の構成を示すブロック図、 第３図は従来のカラー画像信号の時間軸補正装置の構成
を示すブロック図である。 ２０ 、４０・・・入力端子 ２１・・・Ｙ／Ｃ分離
回路２２・・・基準信号作成回路 ２３・・・Ｙ信号時
間軸補正回路２４・・・時間軸補正用クロック作成回路
２５・・・デコーダ回路 ２６・・・再生ＳＣ作成
回路２７・・・Ｒ−Ｙ信号時間軸補正回路 ２８・・・Ｂ−Ｙ信号時間軸補正回路 ２９・・・ｙｃ時間差補正回路 ３０・・・エンコーダ
回路３１・・・ビデオプロセス回路 ３２ 、４８・・・出力端子 ４１・・・２倍周回路
４２・・・ライン ４３・・・１ノ２分周回
路４４・・・セレクタ回路 ４５・・・セレクタ切換信号発生回路 ４６・・・進み遅れ設定回路 ４７・・・時間設定回路
の一例の構成を示すブロック図、第２図はｙｃ時間差補
正回路の一例の構成を示すブロック図、 第３図は従来のカラー画像信号の時間軸補正装置の構成
を示すブロック図である。 ２０ 、４０・・・入力端子 ２１・・・Ｙ／Ｃ分離
回路２２・・・基準信号作成回路 ２３・・・Ｙ信号時
間軸補正回路２４・・・時間軸補正用クロック作成回路
２５・・・デコーダ回路 ２６・・・再生ＳＣ作成
回路２７・・・Ｒ−Ｙ信号時間軸補正回路 ２８・・・Ｂ−Ｙ信号時間軸補正回路 ２９・・・ｙｃ時間差補正回路 ３０・・・エンコーダ
回路３１・・・ビデオプロセス回路 ３２ 、４８・・・出力端子 ４１・・・２倍周回路
４２・・・ライン ４３・・・１ノ２分周回
路４４・・・セレクタ回路 ４５・・・セレクタ切換信号発生回路 ４６・・・進み遅れ設定回路 ４７・・・時間設定回路
Claims (1)
- １、再生したカラー画像信号を輝度信号と色信号に分離
する手段と、分離した輝度信号の時間軸を補正する手段
と、分離した色信号の時間軸を補正する手段と、時間軸
補正を行なうための基準クロック信号を作成するクロッ
ク信号作成手段と、輝度信号と色信号との時間差だけ輝
度信号又は色信号の水平ブランキング期間内で前記時間
差に応じて基準クロック信号の位相制御を行なう手段と
を具えることを特徴とするカラー画像信号の時間軸補正
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60109031A JPS61267489A (ja) | 1985-05-21 | 1985-05-21 | カラ−画像信号の時間軸補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60109031A JPS61267489A (ja) | 1985-05-21 | 1985-05-21 | カラ−画像信号の時間軸補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61267489A true JPS61267489A (ja) | 1986-11-27 |
Family
ID=14499853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60109031A Pending JPS61267489A (ja) | 1985-05-21 | 1985-05-21 | カラ−画像信号の時間軸補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61267489A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432795A (en) * | 1987-07-29 | 1989-02-02 | Tokyo Electric Co Ltd | Television time base correcting device |
| JPH04265094A (ja) * | 1991-02-20 | 1992-09-21 | Mitsubishi Electric Corp | 映像再生装置 |
-
1985
- 1985-05-21 JP JP60109031A patent/JPS61267489A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432795A (en) * | 1987-07-29 | 1989-02-02 | Tokyo Electric Co Ltd | Television time base correcting device |
| JPH04265094A (ja) * | 1991-02-20 | 1992-09-21 | Mitsubishi Electric Corp | 映像再生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04293384A (ja) | 画像表示装置 | |
| JPH0767141A (ja) | Ｍｕｓｅ−ｎｔｓｃコンバータ | |
| JPS61267489A (ja) | カラ−画像信号の時間軸補正装置 | |
| JP2773863B2 (ja) | 映像信号合成装置 | |
| JP2890861B2 (ja) | 位相調整装置 | |
| JPS62154892A (ja) | テレビジヨン受像機の画質改善装置 | |
| JPH05199543A (ja) | デジタルビデオ信号処理回路 | |
| JP3230687B2 (ja) | Ｄ２規格映像調整装置 | |
| KR100538182B1 (ko) | 다채널 비디오 디코더 및 디코딩 방법 | |
| EP0179621A2 (en) | Reference signal generator for time-base corrector | |
| KR0167997B1 (ko) | 시간축 보정을 위한 전처리회로 | |
| EP0290183A1 (en) | Pal video signal processing device | |
| KR940008803B1 (ko) | Ntsc 영상신호의 가상 pal 변환회로 | |
| JP3323979B2 (ja) | テレビジョン番組制作装置 | |
| JPH0822082B2 (ja) | ディジタルｙ／ｃ分離装置 | |
| JP2972406B2 (ja) | 映像信号処理回路 | |
| JP2535831B2 (ja) | 時分割多重ビデオ信号の調整回路 | |
| JPH01177794A (ja) | デジタルビデオエンコーダ | |
| JP2812463B2 (ja) | 映像信号合成装置 | |
| JP2699372B2 (ja) | 基準同期信号発生装置 | |
| JP2773864B2 (ja) | 映像信号合成装置 | |
| JPS6214592A (ja) | タイムベ−スコレクタ装置 | |
| JPH01115291A (ja) | Ｒｇｂマルチ端子入力対応型順次走査変換テレビジョン受像機 | |
| JPH0270176A (ja) | テレビ信号発生機器用位相調相装置 | |
| JPH0965355A (ja) | カラー同期結合装置 |