JPH10304400A - 信号処理回路 - Google Patents
信号処理回路Info
- Publication number
- JPH10304400A JPH10304400A JP9113249A JP11324997A JPH10304400A JP H10304400 A JPH10304400 A JP H10304400A JP 9113249 A JP9113249 A JP 9113249A JP 11324997 A JP11324997 A JP 11324997A JP H10304400 A JPH10304400 A JP H10304400A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- signal processing
- supplied
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000010355 oscillation Effects 0.000 claims description 44
- 239000013078 crystal Substances 0.000 claims description 18
- 238000000605 extraction Methods 0.000 claims description 8
- 238000003384 imaging method Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 description 34
- 230000001360 synchronised effect Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 5
- 101100108136 Drosophila melanogaster Adck1 gene Proteins 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000012905 input function Methods 0.000 description 2
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/16—Digital recording or reproducing using non self-clocking codes, i.e. the clock signals are either recorded in a separate clocking track or in a combination of several information tracks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
- H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
- H04N5/772—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera the recording apparatus and the television camera being placed in the same enclosure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【課題】 カメラ一体型ＶＴＲ装置に適用される信号処
理回路の構成を簡略化すること。 【解決手段】 ＣＣＤ１１から画像信号が供給された時
は、ＶＣＯ１７によって構成される第１のＰＬＬ回路に
よってマスタークロックＭＣＫを生成して信号処理回路
２、オンスクリーンディスプレイ１５及びＣＣＤ駆動タ
イミング発生回路３１に動作クロックとして出力し、Ｖ
ＴＲ再生映像信号が入力された時は、基準クロック４ｆ
ｓｃを信号処理回路２に動作クロックとして出力すると
共に、第１のＰＬＬ回路によってＶＴＲ再生映像信号に
同期したクロックを生成してオンスクリーンディスプレ
イ１５に動作クロックとして出力し、ライン入力信号が
入力された時は、バーストロックブロック４０のＶＣＯ
４７によって構成される第２のＰＬＬ回路によってライ
ン入力信号に同期した第２の基準クロックを生成して信
号処理部２に動作クロックとして出力すると共に、第１
のＰＬＬ回路によってライン入力信号に同期したクロッ
クを生成してオンスクリーンディスプレイ１５に動作ク
ロックとして出力するようにした。
理回路の構成を簡略化すること。 【解決手段】 ＣＣＤ１１から画像信号が供給された時
は、ＶＣＯ１７によって構成される第１のＰＬＬ回路に
よってマスタークロックＭＣＫを生成して信号処理回路
２、オンスクリーンディスプレイ１５及びＣＣＤ駆動タ
イミング発生回路３１に動作クロックとして出力し、Ｖ
ＴＲ再生映像信号が入力された時は、基準クロック４ｆ
ｓｃを信号処理回路２に動作クロックとして出力すると
共に、第１のＰＬＬ回路によってＶＴＲ再生映像信号に
同期したクロックを生成してオンスクリーンディスプレ
イ１５に動作クロックとして出力し、ライン入力信号が
入力された時は、バーストロックブロック４０のＶＣＯ
４７によって構成される第２のＰＬＬ回路によってライ
ン入力信号に同期した第２の基準クロックを生成して信
号処理部２に動作クロックとして出力すると共に、第１
のＰＬＬ回路によってライン入力信号に同期したクロッ
クを生成してオンスクリーンディスプレイ１５に動作ク
ロックとして出力するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、カメラ一体型ビデ
オテープレコーダに用いて好適な信号処理回路に関する
ものである。
オテープレコーダに用いて好適な信号処理回路に関する
ものである。
【０００２】
【従来の技術】近年、撮像装置によって撮影した画像信
号や外部入端子から供給される外部入力信号をビデオテ
ープレコーダ（ＶＴＲ）によって記録したり、ＶＴＲに
よって記録されている映像信号を再生することができる
カメラ一体型ＶＴＲ装置が普及している。
号や外部入端子から供給される外部入力信号をビデオテ
ープレコーダ（ＶＴＲ）によって記録したり、ＶＴＲに
よって記録されている映像信号を再生することができる
カメラ一体型ＶＴＲ装置が普及している。
【０００３】図４は、上記したようなカメラ一体型ＶＴ
Ｒ装置に適用されている従来の信号処理回路のブロック
図の一例を示したものである。この図４に示す信号処理
回路１００には、主要ブロックとしてＣＣＤ（ChageCou
pled Device）固体撮像素子（以下、単に「ＣＣＤ」と
いう）１１、オートゲインコントロール回路（以下、
「ＡＧＣ回路」という）１３、Ａ／Ｄコンバータ１４、
オンスクリーンディスプレイ（ＯＳＤ）１５、カメラ信
号処理ブロック２０、タイミング発生ブロック３０、バ
ーストロックブロック４０、ライン入力用くし形フィル
タブロック５０、外部入力用フェイズロックドループ
（以下、「ＰＬＬ」という）回路ブロック６０等が設け
られている。
Ｒ装置に適用されている従来の信号処理回路のブロック
図の一例を示したものである。この図４に示す信号処理
回路１００には、主要ブロックとしてＣＣＤ（ChageCou
pled Device）固体撮像素子（以下、単に「ＣＣＤ」と
いう）１１、オートゲインコントロール回路（以下、
「ＡＧＣ回路」という）１３、Ａ／Ｄコンバータ１４、
オンスクリーンディスプレイ（ＯＳＤ）１５、カメラ信
号処理ブロック２０、タイミング発生ブロック３０、バ
ーストロックブロック４０、ライン入力用くし形フィル
タブロック５０、外部入力用フェイズロックドループ
（以下、「ＰＬＬ」という）回路ブロック６０等が設け
られている。
【０００４】ＣＣＤ１１は、図示していない光学レンズ
を介して撮像素子に結合する画像を光電変換して画像信
号として出力するようにされる。ＡＧＣ回路１３は、カ
メラ撮影時にＣＣＤ１１からスイッチ１２を介して供給
される画像信号あるいはＶＴＲ再生時にスイッチ１２を
介して供給されるＶＴＲ再生映像信号のゲイン調整を行
うようにするようにされる。Ａ／Ｄコンバータ１４は、
ＡＧＣ回路１３でゲイン調整がされたアナログの画像／
映像信号をデジタルの画像／映像信号に変換するように
される。オンスクリーンディスプレイ１５は、ビューフ
ァインダ等のモニタ上に文字情報等を表示するための表
示制御部とされる。
を介して撮像素子に結合する画像を光電変換して画像信
号として出力するようにされる。ＡＧＣ回路１３は、カ
メラ撮影時にＣＣＤ１１からスイッチ１２を介して供給
される画像信号あるいはＶＴＲ再生時にスイッチ１２を
介して供給されるＶＴＲ再生映像信号のゲイン調整を行
うようにするようにされる。Ａ／Ｄコンバータ１４は、
ＡＧＣ回路１３でゲイン調整がされたアナログの画像／
映像信号をデジタルの画像／映像信号に変換するように
される。オンスクリーンディスプレイ１５は、ビューフ
ァインダ等のモニタ上に文字情報等を表示するための表
示制御部とされる。
【０００５】カメラ信号処理ブロック２０は、例えばＬ
ＳＩ（Large scale integration ）によって構成されて
おり、その内部には信号処理回路系として信号処理回路
２１、Ｄ／Ａコンバータ２２ａ，２２ｂが設けられてい
ると共に、クロック処理回路系として分周器２４〜２
７、位相比較器２８、スイッチ２９が設けられている。
ＳＩ（Large scale integration ）によって構成されて
おり、その内部には信号処理回路系として信号処理回路
２１、Ｄ／Ａコンバータ２２ａ，２２ｂが設けられてい
ると共に、クロック処理回路系として分周器２４〜２
７、位相比較器２８、スイッチ２９が設けられている。
【０００６】信号処理回路２１には、ＣＣＤ１１から画
像信号が供給された時に所定の処理を施すための各種回
路が設けられていると共に、ＶＴＲから再生映像信号が
供給された時にクロストーク及びノイズを除去するため
のＹＣ分離くし形フィルタ（以下、「再生くし形フィル
タ」という）が設けられている。Ｄ／Ａコンバータ２２
ａは、信号処理回路２１から出力されるデジタルの輝度
信号（Ｙ信号）をアナログの輝度信号に変換し、Ｄ／Ａ
コンバータ２２ｂは、信号処理回路２１から出力される
デジタルの色（クロマ）信号（Ｃ信号）をアナログの色
信号に変換する。
像信号が供給された時に所定の処理を施すための各種回
路が設けられていると共に、ＶＴＲから再生映像信号が
供給された時にクロストーク及びノイズを除去するため
のＹＣ分離くし形フィルタ（以下、「再生くし形フィル
タ」という）が設けられている。Ｄ／Ａコンバータ２２
ａは、信号処理回路２１から出力されるデジタルの輝度
信号（Ｙ信号）をアナログの輝度信号に変換し、Ｄ／Ａ
コンバータ２２ｂは、信号処理回路２１から出力される
デジタルの色（クロマ）信号（Ｃ信号）をアナログの色
信号に変換する。
【０００７】タイミング発生ブロック３０は、ＣＣＤ１
１の駆動タイミングを制御しており、その内部にはＣＣ
Ｄ駆動タイミング生成回路３１及び分周器３２が設けら
れている。なお、タイミング発生ブロック３０もＬＳＩ
によって構成されている。
１の駆動タイミングを制御しており、その内部にはＣＣ
Ｄ駆動タイミング生成回路３１及び分周器３２が設けら
れている。なお、タイミング発生ブロック３０もＬＳＩ
によって構成されている。
【０００８】バーストロックブロック４０は、ライン入
力端子Ｔ４１から入力されるライン入力信号に含まれる
バースト信号と同期した信号を生成しており、その内部
にはスイッチ４１、同期分離回路４２、カラーバースト
分離回路４３、位相比較器４４、分周器４５が設けられ
ている。なお、バーストロックブロック４０もまたＬＳ
Ｉによって構成される。
力端子Ｔ４１から入力されるライン入力信号に含まれる
バースト信号と同期した信号を生成しており、その内部
にはスイッチ４１、同期分離回路４２、カラーバースト
分離回路４３、位相比較器４４、分周器４５が設けられ
ている。なお、バーストロックブロック４０もまたＬＳ
Ｉによって構成される。
【０００９】ライン入力用くし形フィルタブロック５０
は、ライン入力端子Ｔ４１から入力されるライン入力信
号のＹＣ分離処理を行っており、その内部には、ライン
入力信号のＹＣ分離を行うためのＹＣ分離くし形フィル
タ（以下、「ラインくし形フィルタ」という）５１が設
けられている。なお、このライン入力用くし形フィルタ
ブロック５０もまたＬＳＩ等によって構成される。
は、ライン入力端子Ｔ４１から入力されるライン入力信
号のＹＣ分離処理を行っており、その内部には、ライン
入力信号のＹＣ分離を行うためのＹＣ分離くし形フィル
タ（以下、「ラインくし形フィルタ」という）５１が設
けられている。なお、このライン入力用くし形フィルタ
ブロック５０もまたＬＳＩ等によって構成される。
【００１０】外部入力用ＰＬＬ回路ブロック６０は、ラ
イン入力信号やＶＴＲ再生映像信号等の外部入力信号が
供給された時に、オンスクリーンディスプレイ１５に対
して外部入力信号に同期したクロックＣＫと水平同期信
号ＨＤ及び垂直同期信号ＶＤを生成して供給しており、
水平／垂直度同期分離回路６１、位相比較器６２、分周
器６３、電圧制御発振器（ＶＣＯ）６４、ローパスフィ
ルタ（ＬＰＦ）６５が設けられている。
イン入力信号やＶＴＲ再生映像信号等の外部入力信号が
供給された時に、オンスクリーンディスプレイ１５に対
して外部入力信号に同期したクロックＣＫと水平同期信
号ＨＤ及び垂直同期信号ＶＤを生成して供給しており、
水平／垂直度同期分離回路６１、位相比較器６２、分周
器６３、電圧制御発振器（ＶＣＯ）６４、ローパスフィ
ルタ（ＬＰＦ）６５が設けられている。
【００１１】以下、上記したような信号処理回路１００
の動作について説明する。まず、ＣＣＤ１１によって撮
影した画像信号をＶＴＲによって記録するカメラ記録時
の動作について説明する。カメラ記録時は、スイッチ１
２及びカメラ信号処理ブロック２０のスイッチ２９は、
図４に示すように接点ｔ１と接するように制御される。
この場合、ＣＣＤ１１によって撮影された画像信号は、
スイッチ１２、ＡＧＣ回路１３、Ａ／Ｄコンバータ１４
を介してカメラ信号処理ブロック２０の信号処理回路２
１に供給され、信号処理回路２１で所定の処理が施され
る。そしてＤ／Ａコンバータ２２ａ，２２ｂによってＤ
／Ａ変換されて端子Ｔ２２，Ｔ２３からそれぞれ輝度信
号Ｙ１，色信号Ｃ１として出力され、例えば図示しない
後段の表示回路ブロックやＶＴＲ信号処理ブロックに供
給される。
の動作について説明する。まず、ＣＣＤ１１によって撮
影した画像信号をＶＴＲによって記録するカメラ記録時
の動作について説明する。カメラ記録時は、スイッチ１
２及びカメラ信号処理ブロック２０のスイッチ２９は、
図４に示すように接点ｔ１と接するように制御される。
この場合、ＣＣＤ１１によって撮影された画像信号は、
スイッチ１２、ＡＧＣ回路１３、Ａ／Ｄコンバータ１４
を介してカメラ信号処理ブロック２０の信号処理回路２
１に供給され、信号処理回路２１で所定の処理が施され
る。そしてＤ／Ａコンバータ２２ａ，２２ｂによってＤ
／Ａ変換されて端子Ｔ２２，Ｔ２３からそれぞれ輝度信
号Ｙ１，色信号Ｃ１として出力され、例えば図示しない
後段の表示回路ブロックやＶＴＲ信号処理ブロックに供
給される。
【００１２】カメラ記録時のクロック生成処理として
は、カメラ信号処理ブロック２０の端子Ｔ２１にクリス
タル発振器２３からサブキャリア信号ｆｓｃの４倍のク
ロック４ｆｓｃ（例えばテレビジョン方式がＮＴＳＣ方
式の場合は１４．３ＭＨｚ、ＰＡＬ方式の場合は１７．
３ＭＨｚ）が供給され、このクロック４ｆｓｃがカメラ
一体型ＶＴＲ装置を動作させる基準クロックとなる。
は、カメラ信号処理ブロック２０の端子Ｔ２１にクリス
タル発振器２３からサブキャリア信号ｆｓｃの４倍のク
ロック４ｆｓｃ（例えばテレビジョン方式がＮＴＳＣ方
式の場合は１４．３ＭＨｚ、ＰＡＬ方式の場合は１７．
３ＭＨｚ）が供給され、このクロック４ｆｓｃがカメラ
一体型ＶＴＲ装置を動作させる基準クロックとなる。
【００１３】この基準クロック４ｆｓｃは、分周器２４
及び分周器２５に供給される。分周器２４は、基準クロ
ック４ｆｓｃを１／４に分周し、端子Ｔ２５からサブキ
ャリア信号ｆｓｃとして出力される。なお、このサブキ
ャリア信号ｆｓｃは、ＣＣＤ１１によって撮影した画像
をＶＴＲに記録する時の変調用の信号として図示しない
ＶＴＲ信号処理ブロックに供給される。分周器２５は、
基準クロック４ｆｓｃを所定の分周比（例えばＮＴＳＣ
方式の場合は１／９１０、ＰＡＬ方式の場合は１／１１
３５）で分周して例えば水平同期信号として位相比較器
（ＣＯＭＰ）２８の一方の端子（＋）に出力する。位相
比較器２８の他方の端子（−）には、分周器２６の出力
が供給されており、位相比較器２８からは分周器２５の
出力と分周器２６の出力との位相比較結果が出力され
る。
及び分周器２５に供給される。分周器２４は、基準クロ
ック４ｆｓｃを１／４に分周し、端子Ｔ２５からサブキ
ャリア信号ｆｓｃとして出力される。なお、このサブキ
ャリア信号ｆｓｃは、ＣＣＤ１１によって撮影した画像
をＶＴＲに記録する時の変調用の信号として図示しない
ＶＴＲ信号処理ブロックに供給される。分周器２５は、
基準クロック４ｆｓｃを所定の分周比（例えばＮＴＳＣ
方式の場合は１／９１０、ＰＡＬ方式の場合は１／１１
３５）で分周して例えば水平同期信号として位相比較器
（ＣＯＭＰ）２８の一方の端子（＋）に出力する。位相
比較器２８の他方の端子（−）には、分周器２６の出力
が供給されており、位相比較器２８からは分周器２５の
出力と分周器２６の出力との位相比較結果が出力され
る。
【００１４】位相比較器２８の出力は、端子Ｔ２４を介
してローパスフィルタ（ＬＰＦ）１６に入力され、ＬＰ
Ｆ１６を通して電圧制御発振器（ＶＣＯ）１７に供給さ
れる。よって、ＶＣＯ１７はこの位相比較器２８の出力
により発振周波数が制御されることになる。ＶＣＯ１７
の出力は、端子Ｔ３１を介してタイミング発生ブロック
３０の分周器３２に供給される。分周器３２ではＶＣＯ
１７の出力を１／２に分周し、その出力はマスタークロ
ックＭＣＫとして端子Ｔ３２からカメラ信号処理ブロッ
ク２０の端子Ｔ２８を介して分周器２６に供給される。
分周器２６は、マスタークロックＭＣＫを分周比１／Ｆ
Ｈで分周して位相比較器２８の他方の端子（−）に出力
する。なお、分周器２６の分周比１／ＦＨは、ＣＣＤ１
１の画素数によって決定されるものである。
してローパスフィルタ（ＬＰＦ）１６に入力され、ＬＰ
Ｆ１６を通して電圧制御発振器（ＶＣＯ）１７に供給さ
れる。よって、ＶＣＯ１７はこの位相比較器２８の出力
により発振周波数が制御されることになる。ＶＣＯ１７
の出力は、端子Ｔ３１を介してタイミング発生ブロック
３０の分周器３２に供給される。分周器３２ではＶＣＯ
１７の出力を１／２に分周し、その出力はマスタークロ
ックＭＣＫとして端子Ｔ３２からカメラ信号処理ブロッ
ク２０の端子Ｔ２８を介して分周器２６に供給される。
分周器２６は、マスタークロックＭＣＫを分周比１／Ｆ
Ｈで分周して位相比較器２８の他方の端子（−）に出力
する。なお、分周器２６の分周比１／ＦＨは、ＣＣＤ１
１の画素数によって決定されるものである。
【００１５】これによりＶＣＯ１７の発振周波数を制御
するＰＬＬ回路が構成され、このＰＬＬ回路がロックし
た状態では、マスタークロックＭＣＫがクリスタル発振
器２３から出力される基準クロック４ｆｓｃと同期する
ことになる。
するＰＬＬ回路が構成され、このＰＬＬ回路がロックし
た状態では、マスタークロックＭＣＫがクリスタル発振
器２３から出力される基準クロック４ｆｓｃと同期する
ことになる。
【００１６】このマスタークロックＭＣＫはタイミング
発生ブロック３０のＣＣＤ駆動タイミング生成回路３
１、オンスクリーンディスプレイ１５及びカメラ信号処
理ブロック２０のスイッチ２９を介して信号処理回路２
１、Ｄ／Ａコンバータ２２ａ，２２ｂに供給され、さら
に端子Ｔ２９からＡ／Ｄコンバータ１４にクロックＡＤ
ＣＫとして供給されており、各回路部の動作タイミング
がマスタークロックＭＣＫと同期して制御されることに
なる。
発生ブロック３０のＣＣＤ駆動タイミング生成回路３
１、オンスクリーンディスプレイ１５及びカメラ信号処
理ブロック２０のスイッチ２９を介して信号処理回路２
１、Ｄ／Ａコンバータ２２ａ，２２ｂに供給され、さら
に端子Ｔ２９からＡ／Ｄコンバータ１４にクロックＡＤ
ＣＫとして供給されており、各回路部の動作タイミング
がマスタークロックＭＣＫと同期して制御されることに
なる。
【００１７】カメラ信号処理ブロック２０の分周器２６
の出力は、端子Ｔ２６から水平同期信号ＡＨＤとしてオ
ンスクリーンディスプレイ１５及びタイミング発生ブロ
ック３０の端子Ｔ３４を介してＣＣＤ駆動タイミング生
成回路３１に供給される。また、分周器２６の出力は、
分周器２７に供給され、分周器２７でさらに所定の分周
比（例えばＮＴＳＣ方式の場合は１／２６２．５、ＰＡ
Ｌ方式の場合は１／３１２．５）で分周されて、端子Ｔ
２７から垂直同期信号ＡＶＤとしてオンスクリーンディ
スプレイ１５及び端子Ｔ３３を介してタイミング発生ブ
ロック３０のＣＣＤ駆動タイミング生成回路３１に供給
される。
の出力は、端子Ｔ２６から水平同期信号ＡＨＤとしてオ
ンスクリーンディスプレイ１５及びタイミング発生ブロ
ック３０の端子Ｔ３４を介してＣＣＤ駆動タイミング生
成回路３１に供給される。また、分周器２６の出力は、
分周器２７に供給され、分周器２７でさらに所定の分周
比（例えばＮＴＳＣ方式の場合は１／２６２．５、ＰＡ
Ｌ方式の場合は１／３１２．５）で分周されて、端子Ｔ
２７から垂直同期信号ＡＶＤとしてオンスクリーンディ
スプレイ１５及び端子Ｔ３３を介してタイミング発生ブ
ロック３０のＣＣＤ駆動タイミング生成回路３１に供給
される。
【００１８】これによりオンスクリーンディスプレイ１
５に基準クロック４ｆｓｃに同期したマスタークロック
ＭＣＫと水平同期信号ＡＨＤ及び垂直同期信号ＡＶＤが
供給され、カメラ記録時の表示制御を行うことができ
る。
５に基準クロック４ｆｓｃに同期したマスタークロック
ＭＣＫと水平同期信号ＡＨＤ及び垂直同期信号ＡＶＤが
供給され、カメラ記録時の表示制御を行うことができ
る。
【００１９】このようにカメラ記録時には、カメラ信号
処理ブロック２０の位相比較器２８とＶＣＯ１７によっ
て構成されるＰＬＬ回路によってマスタークロックＭＣ
Ｋがクリスタル発振器２３から出力される基準クロック
４ｆｓｃと同期した状態でロックされ、このマスターク
ロックＭＣＫによってカメラ信号処理ブロック２０、タ
イミング発生ブロック３０及びオンスクリーンディスプ
レイ１５の動作が制御されることになる。
処理ブロック２０の位相比較器２８とＶＣＯ１７によっ
て構成されるＰＬＬ回路によってマスタークロックＭＣ
Ｋがクリスタル発振器２３から出力される基準クロック
４ｆｓｃと同期した状態でロックされ、このマスターク
ロックＭＣＫによってカメラ信号処理ブロック２０、タ
イミング発生ブロック３０及びオンスクリーンディスプ
レイ１５の動作が制御されることになる。
【００２０】次に、ＶＴＲによって再生されたＶＴＲ再
生映像信号をモニタ装置に表示するＶＴＲ再生時の動作
について説明する。ＶＴＲ再生時は、スイッチ１２及び
カメラ信号処理ブロック２０のスイッチ２９は、それぞ
れ接点ｔ２と接するように制御され、バーストロックブ
ロック４０のスイッチ４１は接点ｔ１と接するように制
御される。この場合、バーストロックブロック４０の端
子Ｔ４２から入力されるＶＴＲ再生映像信号（コンポジ
ット信号）は、バーストロックブロック４０のスイッチ
４１及びスイッチ１２、ＡＧＣ回路１３、Ａ／Ｄコンバ
ータ１４を介してカメラ信号処理ブロック２０の信号処
理回路２１に供給され、信号処理回路２１に設けられて
いる再生くし形フィルタによってＶＴＲ再生映像信号の
クロストークやノイズが除去されて、輝度信号と色信号
に分離される。そしてＤ／Ａコンバータ２２ａ，２２ｂ
によってＤ／Ａ変換され、端子Ｔ２２，Ｔ２３からそれ
ぞれ輝度信号Ｙ１，色信号Ｃ１として出力され、例えば
図示しない後段の表示回路ブロックに供給される。
生映像信号をモニタ装置に表示するＶＴＲ再生時の動作
について説明する。ＶＴＲ再生時は、スイッチ１２及び
カメラ信号処理ブロック２０のスイッチ２９は、それぞ
れ接点ｔ２と接するように制御され、バーストロックブ
ロック４０のスイッチ４１は接点ｔ１と接するように制
御される。この場合、バーストロックブロック４０の端
子Ｔ４２から入力されるＶＴＲ再生映像信号（コンポジ
ット信号）は、バーストロックブロック４０のスイッチ
４１及びスイッチ１２、ＡＧＣ回路１３、Ａ／Ｄコンバ
ータ１４を介してカメラ信号処理ブロック２０の信号処
理回路２１に供給され、信号処理回路２１に設けられて
いる再生くし形フィルタによってＶＴＲ再生映像信号の
クロストークやノイズが除去されて、輝度信号と色信号
に分離される。そしてＤ／Ａコンバータ２２ａ，２２ｂ
によってＤ／Ａ変換され、端子Ｔ２２，Ｔ２３からそれ
ぞれ輝度信号Ｙ１，色信号Ｃ１として出力され、例えば
図示しない後段の表示回路ブロックに供給される。
【００２１】ＶＴＲ再生時のクロック生成処理として
は、カメラ信号処理ブロック２０の端子Ｔ２１に基準ク
ロック４ｆｓｃが供給されており、この基準クロック４
ｆｓｃがスイッチ２９を介して信号処理回路２１及びＤ
／Ａコンバータ２２ａ，２２ｂに供給され、さらに端子
Ｔ２９を介してＡ／Ｄコンバータ１４にクロックＡＤＣ
Ｋとして供給される。
は、カメラ信号処理ブロック２０の端子Ｔ２１に基準ク
ロック４ｆｓｃが供給されており、この基準クロック４
ｆｓｃがスイッチ２９を介して信号処理回路２１及びＤ
／Ａコンバータ２２ａ，２２ｂに供給され、さらに端子
Ｔ２９を介してＡ／Ｄコンバータ１４にクロックＡＤＣ
Ｋとして供給される。
【００２２】また、この基準クロック４ｆｓｃは、分周
器２４に供給され、１／４に分周されて端子Ｔ２５から
サブキャリア信号ｆｓｃとして出力される。なお、この
サブキャリア信号ｆｓｃは、ＶＴＲの色信号の復調用の
信号として図示しないＶＴＲ信号処理ブロックに供給さ
れる。
器２４に供給され、１／４に分周されて端子Ｔ２５から
サブキャリア信号ｆｓｃとして出力される。なお、この
サブキャリア信号ｆｓｃは、ＶＴＲの色信号の復調用の
信号として図示しないＶＴＲ信号処理ブロックに供給さ
れる。
【００２３】バーストロックブロック４０に供給された
ＶＴＲ再生映像信号は、スイッチ４１を介して同期分離
回路４２に供給され、同期分離回路４２で同期信号ＳＹ
ＮＣが分離されて端子Ｔ４６を介して外部入力用ＰＬＬ
回路ブロック６０の水平／垂直同期分離回路６１に供給
される。水平／垂直分離回路６１では、同期信号ＳＹＮ
Ｃを垂直同期信号Ｖと水平同期信号Ｈに分離され、分離
された垂直同期信号ＶＤ及び水平同期信号ＨＤがオンス
クリーンディスプレイ１５に供給される。
ＶＴＲ再生映像信号は、スイッチ４１を介して同期分離
回路４２に供給され、同期分離回路４２で同期信号ＳＹ
ＮＣが分離されて端子Ｔ４６を介して外部入力用ＰＬＬ
回路ブロック６０の水平／垂直同期分離回路６１に供給
される。水平／垂直分離回路６１では、同期信号ＳＹＮ
Ｃを垂直同期信号Ｖと水平同期信号Ｈに分離され、分離
された垂直同期信号ＶＤ及び水平同期信号ＨＤがオンス
クリーンディスプレイ１５に供給される。
【００２４】また、水平／垂直分離回路６１から出力さ
れる水平同期信号ＨＤは、位相比較器６２の一方の端子
に供給される。また、位相比較器６２の他方の端子には
分周器６３の出力が供給されている。位相比較器６２の
出力は、ＬＰＦ６５を介してＶＣＯ６４に供給され、Ｖ
ＣＯ６４の出力は、クロックＣＫとしてオンスクリーン
ディスプレイ１５に供給されると共に、分周器６３に供
給される。分周器６３では、１／Ｋに分周されて位相比
較器６２に出力される。これによりＶＣＯ６４の発振周
波数を制御するＰＬＬ回路が構成され、このＰＬＬ回路
がロックした状態では、ＶＣＯ６４から出力されるクロ
ックＣＫがＶＴＲ再生映像信号と同期することになる。
れる水平同期信号ＨＤは、位相比較器６２の一方の端子
に供給される。また、位相比較器６２の他方の端子には
分周器６３の出力が供給されている。位相比較器６２の
出力は、ＬＰＦ６５を介してＶＣＯ６４に供給され、Ｖ
ＣＯ６４の出力は、クロックＣＫとしてオンスクリーン
ディスプレイ１５に供給されると共に、分周器６３に供
給される。分周器６３では、１／Ｋに分周されて位相比
較器６２に出力される。これによりＶＣＯ６４の発振周
波数を制御するＰＬＬ回路が構成され、このＰＬＬ回路
がロックした状態では、ＶＣＯ６４から出力されるクロ
ックＣＫがＶＴＲ再生映像信号と同期することになる。
【００２５】これによりオンスクリーンディスプレイ１
５は、入力されるＶＴＲ再生映像信号に同期したクロッ
クＣＫと水平同期信号ＨＤ及び垂直同期信号ＶＤが供給
され、ＶＴＲ再生時においても表示制御を行うことがで
きるようにされる。
５は、入力されるＶＴＲ再生映像信号に同期したクロッ
クＣＫと水平同期信号ＨＤ及び垂直同期信号ＶＤが供給
され、ＶＴＲ再生時においても表示制御を行うことがで
きるようにされる。
【００２６】このようにＶＴＲ再生時には、カメラ信号
処理ブロック２０がクリスタル発振器２３の基準クロッ
ク４ｆｓｃによって制御されると共に、外部入力用ＰＬ
Ｌ回路ブロック６０でＶＴＲ再生映像信号に同期したク
ロックＣＫと水平同期信号ＨＤ及び垂直同期信号ＶＤが
生成され、ＶＴＲ再生時においてもオンスクリーンディ
スプレイ１５によって表示制御を行うことができる。
処理ブロック２０がクリスタル発振器２３の基準クロッ
ク４ｆｓｃによって制御されると共に、外部入力用ＰＬ
Ｌ回路ブロック６０でＶＴＲ再生映像信号に同期したク
ロックＣＫと水平同期信号ＨＤ及び垂直同期信号ＶＤが
生成され、ＶＴＲ再生時においてもオンスクリーンディ
スプレイ１５によって表示制御を行うことができる。
【００２７】次に、ライン入力信号をＶＴＲに記録する
ライン記録時の動作について説明する。ライン入力時
は、バーストロックブロック４０のスイッチ４１が接点
ｔ２と接するように制御される。この場合、バーストロ
ックブロック４０の端子Ｔ４１から入力されるライン入
力信号は、ライン入力用くし形フィルタブロック５０に
供給され、ラインくし形フィルタ５１によって輝度信号
Ｙ２と色信号Ｃ２に分離されて、例えば図示しない後段
の表示回路ブロックとＶＴＲ信号処理ブロックに供給さ
れる。
ライン記録時の動作について説明する。ライン入力時
は、バーストロックブロック４０のスイッチ４１が接点
ｔ２と接するように制御される。この場合、バーストロ
ックブロック４０の端子Ｔ４１から入力されるライン入
力信号は、ライン入力用くし形フィルタブロック５０に
供給され、ラインくし形フィルタ５１によって輝度信号
Ｙ２と色信号Ｃ２に分離されて、例えば図示しない後段
の表示回路ブロックとＶＴＲ信号処理ブロックに供給さ
れる。
【００２８】ライン入力時のクロック生成処理として
は、バーストロックブロック４０に供給されるライン入
力信号がスイッチ４１を介して同期分離回路４２及びカ
ラーバースト分離回路４３に供給される。同期分離回路
部４２ではライン入力信号に含まれる同期信号ＳＹＮＣ
が分離されて外部入力用ＰＬＬ回路ブロック６０の水平
／垂直同期分離回路６１に供給され、上述したＶＴＲ再
生時の同様の処理が行われ、オンスクリーンディスプレ
イ１５にライン入力信号に同期したクロックＣＫと水平
同期信号ＨＤ及び垂直同期信号ＶＤが供給されることに
なる。これにより、ライン入力時にもオンスクリーンデ
ィスプレイ１５において表示制御を行うことができるよ
うにされる。
は、バーストロックブロック４０に供給されるライン入
力信号がスイッチ４１を介して同期分離回路４２及びカ
ラーバースト分離回路４３に供給される。同期分離回路
部４２ではライン入力信号に含まれる同期信号ＳＹＮＣ
が分離されて外部入力用ＰＬＬ回路ブロック６０の水平
／垂直同期分離回路６１に供給され、上述したＶＴＲ再
生時の同様の処理が行われ、オンスクリーンディスプレ
イ１５にライン入力信号に同期したクロックＣＫと水平
同期信号ＨＤ及び垂直同期信号ＶＤが供給されることに
なる。これにより、ライン入力時にもオンスクリーンデ
ィスプレイ１５において表示制御を行うことができるよ
うにされる。
【００２９】一方、バーストロックブロック４０のカラ
ーバースト分離回路４３では、ライン入力信号に含まれ
ているカラーバースト信号が分離されて位相比較器４４
の一方の端子（−）に出力される。また、位相比較器４
４の他方の端子（＋）には分周器４５の出力が供給され
ている。
ーバースト分離回路４３では、ライン入力信号に含まれ
ているカラーバースト信号が分離されて位相比較器４４
の一方の端子（−）に出力される。また、位相比較器４
４の他方の端子（＋）には分周器４５の出力が供給され
ている。
【００３０】位相比較器４４の出力は、端子Ｔ４４を介
してＬＰＦ４６に入力され、ＬＰＦ４６を通してＶＣＯ
４７に供給される。ＶＣＯ４７の出力は、分周器４５に
供給され、ここで１／４に分周されて位相比較器４４に
出力される。これによりＶＣＯ４７の発振周波数を制御
するＰＬＬ回路が構成され、このＰＬＬ回路がロックし
た状態では、ＶＣＯ４７の発振周波数４ｆｓｃ’がライ
ン入力信号のサブキャリｆｓｃ’と同期することにな
る。なお、ＶＣＯ４７は水晶発振器を備えて形成される
クリスタルＶＣＯとされている。
してＬＰＦ４６に入力され、ＬＰＦ４６を通してＶＣＯ
４７に供給される。ＶＣＯ４７の出力は、分周器４５に
供給され、ここで１／４に分周されて位相比較器４４に
出力される。これによりＶＣＯ４７の発振周波数を制御
するＰＬＬ回路が構成され、このＰＬＬ回路がロックし
た状態では、ＶＣＯ４７の発振周波数４ｆｓｃ’がライ
ン入力信号のサブキャリｆｓｃ’と同期することにな
る。なお、ＶＣＯ４７は水晶発振器を備えて形成される
クリスタルＶＣＯとされている。
【００３１】そして、このＶＣＯ４７の発振周波数４ｆ
ｓｃ’がライン入力用くし形フィルタブロック５０に供
給される。なお、ＶＣＯ４７の発振周波数（基準クロッ
ク）４ｆｓｃ’は、ライン入力信号の色信号をＶＴＲに
記録する時の変調用の信号として図示しないＶＴＲ信号
処理ブロックに供給される。
ｓｃ’がライン入力用くし形フィルタブロック５０に供
給される。なお、ＶＣＯ４７の発振周波数（基準クロッ
ク）４ｆｓｃ’は、ライン入力信号の色信号をＶＴＲに
記録する時の変調用の信号として図示しないＶＴＲ信号
処理ブロックに供給される。
【００３２】このようにライン入力時は、バーストロッ
クブロック４０のＶＣＯ４７と位相比較器４４によって
構成されるＰＬＬ回路によって、ライン入力信号の４倍
のサブキャリア４ｆｓｃ’が生成されて、ライン入力用
くし形フィルタブロック５０の動作タイミングが制御さ
れると共に、外部入力用ＰＬＬ回路ブロック６０によっ
て、ライン入力信号に同期したクロックＣＫと水平同期
信号ＨＤ及び垂直同期信号ＶＤが生成され、ライン入力
時においてもオンスクリーンディスプレイ１５によって
表示制御を行うことができるようにされる。
クブロック４０のＶＣＯ４７と位相比較器４４によって
構成されるＰＬＬ回路によって、ライン入力信号の４倍
のサブキャリア４ｆｓｃ’が生成されて、ライン入力用
くし形フィルタブロック５０の動作タイミングが制御さ
れると共に、外部入力用ＰＬＬ回路ブロック６０によっ
て、ライン入力信号に同期したクロックＣＫと水平同期
信号ＨＤ及び垂直同期信号ＶＤが生成され、ライン入力
時においてもオンスクリーンディスプレイ１５によって
表示制御を行うことができるようにされる。
【００３３】
【発明が解決しようとする課題】ところで、上記したよ
うな従来のカメラ一体型ＶＴＲ装置に設けられている信
号処理回路１００においては、ライン入力時やＶＴＲ再
生時にもビューファインダ等のモニタ上に文字情報等を
表示するため、オンスクリーンディスプレイ１５にライ
ン入力信号やＶＴＲ再生映像信号と同期したクロックＣ
Ｋと水平同期信号ＨＤ及び垂直同期信号ＶＤを生成する
外部入力用ＰＬＬ回路ブロック６０が必要になり、回路
構成が複雑とされていた。
うな従来のカメラ一体型ＶＴＲ装置に設けられている信
号処理回路１００においては、ライン入力時やＶＴＲ再
生時にもビューファインダ等のモニタ上に文字情報等を
表示するため、オンスクリーンディスプレイ１５にライ
ン入力信号やＶＴＲ再生映像信号と同期したクロックＣ
Ｋと水平同期信号ＨＤ及び垂直同期信号ＶＤを生成する
外部入力用ＰＬＬ回路ブロック６０が必要になり、回路
構成が複雑とされていた。
【００３４】また、カメラ記録時及びＶＴＲ再生時と、
ライン入力時とでは、サブキャリアの周波数が異なるた
め、カメラ記録時及びＶＴＲ再生時のサブキャリアｆｓ
ｃを生成するための基準クロック（クリスタル発振器２
３）と、ライン入力時のサブキャリアｆｓｃ’を生成す
るため基準クロック（ＶＣＯ４７）をそれぞれ設ける必
要があった。
ライン入力時とでは、サブキャリアの周波数が異なるた
め、カメラ記録時及びＶＴＲ再生時のサブキャリアｆｓ
ｃを生成するための基準クロック（クリスタル発振器２
３）と、ライン入力時のサブキャリアｆｓｃ’を生成す
るため基準クロック（ＶＣＯ４７）をそれぞれ設ける必
要があった。
【００３５】さらにまた、上記したようにカメラ記録時
及びＶＴＲ再生時と、ライン入力時の基準クロックが異
なるため、ＶＴＲ再生映像信号に同期した基準クロック
が供給されているカメラ信号処理ブロック２０の信号処
理回路２１を利用して、ライン入力信号に対応したライ
ンくし形フィルタを構成することができず、ライン入力
用くし形フィルタブロック５０を別途構成する必要があ
った。
及びＶＴＲ再生時と、ライン入力時の基準クロックが異
なるため、ＶＴＲ再生映像信号に同期した基準クロック
が供給されているカメラ信号処理ブロック２０の信号処
理回路２１を利用して、ライン入力信号に対応したライ
ンくし形フィルタを構成することができず、ライン入力
用くし形フィルタブロック５０を別途構成する必要があ
った。
【００３６】そこで、本発明はこのような問題点を解決
するためになされたものであり、カメラ一体型ＶＴＲ装
置に適用される信号処理回路の構成を簡略化することを
目的とする。
するためになされたものであり、カメラ一体型ＶＴＲ装
置に適用される信号処理回路の構成を簡略化することを
目的とする。
【００３７】
【課題を解決するための手段】上記目的を達成するた
め、撮像画像を撮像映像信号として出力する撮像手段
と、映像信号の記録再生が可能とされるビデオテープレ
コーダとを備えると共に、外部から供給される映像信号
を入力するためのライン入力手段が設けられたカメラ一
体型ビデオテープレコーダに備えられる信号処理回路と
して、入力された映像信号について少なくとも輝度信号
成分とクロマ信号成分とに分離する信号処理が可能な信
号処理手段と、上記信号処理手段から出力された映像信
号に対して所要の画像信号を重畳させることのできるオ
ンスクリーンディスプレイ手段と、水晶発振子を備えて
形成される水晶発振型電圧制御発振手段に対して、所定
の固定値による電圧を入力することで、副搬送波周波数
ｆｓｃに基づいた基準発振周波数を発生することのでき
る基準周波数発振手段と、上記ビデオテープレコーダに
より再生された再生映像信号と、上記ライン入力手段に
より入力されたライン入力映像信号の何れか一方を選択
して入力し、入力された映像信号から水平同期信号を抽
出して出力することのできる水平同期信号抽出手段と、
入力信号として、上記基準発振周波数に基づく周波数信
号と上記水平同期信号抽出手段により抽出された水平同
期信号の何れか一方を入力して動作する第１のフェイズ
ロックドループ回路と、入力信号として上記ライン入力
信号から抽出した副搬送波周波数を入力すると共に、上
記水晶発振型電圧制御発振手段を利用して動作する第２
のフェイズロックドループ回路と、上記信号処理手段に
対して撮像映像信号を入力したときには、上記基準発振
周波数に基づく周波数信号を入力して動作させる第１の
クロック発生手段の出力に基づいて得られる周波数信号
を上記信号処理手段、上記オンスクリーンディスプレイ
手段、及び上記撮像手段を形成する光電変換手段に対し
て動作クロックとして供給し、上記信号処理手段に対し
て再生映像信号を入力したときには、上記基準発振周波
数に基づく周波数信号を上記信号処理手段に対して動作
クロックとして供給すると共に、上記水平同期信号抽出
手段により抽出された再生映像信号の水平同期信号を入
力して動作させる第１のクロック発生手段の出力に基づ
いて得られる周波数信号を、上記オンスクリーンディス
プレイ手段に対して動作クロックとして供給し、上記信
号処理手段に対してライン入力映像信号を入力したとき
には、上記第２のフェイズロックドループ回路の出力に
基づいて得られる周波数信号を上記信号処理手段に対し
て動作クロックとして供給すると共に、上記水平同期信
号抽出手段により抽出されたライン入力映像信号の水平
同期信号を入力して動作する第１のクロック発生手段の
出力に基づいて得られる周波数信号を上記オンスクリー
ンディスプレイ手段に対して動作クロックとして供給す
るように動作を実行させる動作制御手段とを備えるよう
にした。
め、撮像画像を撮像映像信号として出力する撮像手段
と、映像信号の記録再生が可能とされるビデオテープレ
コーダとを備えると共に、外部から供給される映像信号
を入力するためのライン入力手段が設けられたカメラ一
体型ビデオテープレコーダに備えられる信号処理回路と
して、入力された映像信号について少なくとも輝度信号
成分とクロマ信号成分とに分離する信号処理が可能な信
号処理手段と、上記信号処理手段から出力された映像信
号に対して所要の画像信号を重畳させることのできるオ
ンスクリーンディスプレイ手段と、水晶発振子を備えて
形成される水晶発振型電圧制御発振手段に対して、所定
の固定値による電圧を入力することで、副搬送波周波数
ｆｓｃに基づいた基準発振周波数を発生することのでき
る基準周波数発振手段と、上記ビデオテープレコーダに
より再生された再生映像信号と、上記ライン入力手段に
より入力されたライン入力映像信号の何れか一方を選択
して入力し、入力された映像信号から水平同期信号を抽
出して出力することのできる水平同期信号抽出手段と、
入力信号として、上記基準発振周波数に基づく周波数信
号と上記水平同期信号抽出手段により抽出された水平同
期信号の何れか一方を入力して動作する第１のフェイズ
ロックドループ回路と、入力信号として上記ライン入力
信号から抽出した副搬送波周波数を入力すると共に、上
記水晶発振型電圧制御発振手段を利用して動作する第２
のフェイズロックドループ回路と、上記信号処理手段に
対して撮像映像信号を入力したときには、上記基準発振
周波数に基づく周波数信号を入力して動作させる第１の
クロック発生手段の出力に基づいて得られる周波数信号
を上記信号処理手段、上記オンスクリーンディスプレイ
手段、及び上記撮像手段を形成する光電変換手段に対し
て動作クロックとして供給し、上記信号処理手段に対し
て再生映像信号を入力したときには、上記基準発振周波
数に基づく周波数信号を上記信号処理手段に対して動作
クロックとして供給すると共に、上記水平同期信号抽出
手段により抽出された再生映像信号の水平同期信号を入
力して動作させる第１のクロック発生手段の出力に基づ
いて得られる周波数信号を、上記オンスクリーンディス
プレイ手段に対して動作クロックとして供給し、上記信
号処理手段に対してライン入力映像信号を入力したとき
には、上記第２のフェイズロックドループ回路の出力に
基づいて得られる周波数信号を上記信号処理手段に対し
て動作クロックとして供給すると共に、上記水平同期信
号抽出手段により抽出されたライン入力映像信号の水平
同期信号を入力して動作する第１のクロック発生手段の
出力に基づいて得られる周波数信号を上記オンスクリー
ンディスプレイ手段に対して動作クロックとして供給す
るように動作を実行させる動作制御手段とを備えるよう
にした。
【００３８】また、本発明の信号処理回路は、撮像画像
を撮像映像信号として出力する撮像手段と、映像信号の
記録再生が可能とされるビデオテープレコーダとを備え
るカメラ一体型ビデオテープレコーダに備えられる信号
処理回路として、入力された映像信号について少なくと
も輝度信号成分とクロマ信号成分とに分離する信号処理
が可能な信号処理手段と、上記信号処理手段から出力さ
れた映像信号に対して所要の画像信号を重畳させること
のできるオンスクリーンディスプレイ手段と、副搬送波
周波数ｆｓｃに基づいた基準発振周波数を発生すること
のできる基準周波数発振手段と、上記ビデオテープレコ
ーダにより再生された再生映像信号から水平同期信号を
抽出して出力することのできる水平同期信号抽出手段
と、入力信号として、上記基準発振周波数に基づく周波
数信号と上記水平同期信号抽出手段により抽出された水
平同期信号の何れか一方を入力して動作する第１のフェ
イズロックドループ回路と、上記信号処理手段に対して
撮像映像信号を入力したときには、上記基準発振周波数
に基づく周波数信号を入力して動作させる第１のクロッ
ク発生手段の出力に基づいて得られる周波数信号を上記
信号処理手段、上記オンスクリーンディスプレイ手段、
及び上記撮像手段を形成する光電変換手段に対して動作
クロックとして供給し、上記信号処理手段に対して再生
映像信号を入力したときには、上記基準発振周波数に基
づく周波数信号を上記信号処理手段に対して動作クロッ
クとして供給すると共に、上記水平同期信号抽出手段に
より抽出された再生映像信号の水平同期信号を入力して
動作させる第１のクロック発生手段の出力に基づいて得
られる周波数信号を、上記オンスクリーンディスプレイ
手段に対して動作クロックとして供給するように動作を
実行させる動作制御手段とを備えるようにした。
を撮像映像信号として出力する撮像手段と、映像信号の
記録再生が可能とされるビデオテープレコーダとを備え
るカメラ一体型ビデオテープレコーダに備えられる信号
処理回路として、入力された映像信号について少なくと
も輝度信号成分とクロマ信号成分とに分離する信号処理
が可能な信号処理手段と、上記信号処理手段から出力さ
れた映像信号に対して所要の画像信号を重畳させること
のできるオンスクリーンディスプレイ手段と、副搬送波
周波数ｆｓｃに基づいた基準発振周波数を発生すること
のできる基準周波数発振手段と、上記ビデオテープレコ
ーダにより再生された再生映像信号から水平同期信号を
抽出して出力することのできる水平同期信号抽出手段
と、入力信号として、上記基準発振周波数に基づく周波
数信号と上記水平同期信号抽出手段により抽出された水
平同期信号の何れか一方を入力して動作する第１のフェ
イズロックドループ回路と、上記信号処理手段に対して
撮像映像信号を入力したときには、上記基準発振周波数
に基づく周波数信号を入力して動作させる第１のクロッ
ク発生手段の出力に基づいて得られる周波数信号を上記
信号処理手段、上記オンスクリーンディスプレイ手段、
及び上記撮像手段を形成する光電変換手段に対して動作
クロックとして供給し、上記信号処理手段に対して再生
映像信号を入力したときには、上記基準発振周波数に基
づく周波数信号を上記信号処理手段に対して動作クロッ
クとして供給すると共に、上記水平同期信号抽出手段に
より抽出された再生映像信号の水平同期信号を入力して
動作させる第１のクロック発生手段の出力に基づいて得
られる周波数信号を、上記オンスクリーンディスプレイ
手段に対して動作クロックとして供給するように動作を
実行させる動作制御手段とを備えるようにした。
【００３９】本発明によれば、信号処理手段に対して撮
像映像信号を入力したときには、基準発振周波数に基づ
く周波数信号を入力して動作させる第１のクロック発生
手段の出力に基づいて得られる周波数信号をオンスクリ
ーンディスプレイ手段に対して供給し、再生映像信号を
入力したときには、水平同期信号抽出手段により抽出さ
れた再生映像信号の水平同期信号を入力して動作させる
第１のクロック発生手段の出力に基づいて得られる周波
数信号をオンスクリーンディスプレイ手段に対して供給
し、ライン入力映像信号を入力したときには、水平同期
信号抽出手段により抽出されたライン入力映像信号の水
平同期信号を入力して動作する第１のクロック発生手段
の出力に基づいて得られる周波数信号をオンスクリーン
ディスプレイ手段に対して供給するようにしているた
め、撮像映像信号、再生映像信号、ライン入力映像信号
が入力されたときでもオンスクリーンディスプレイ手段
の制御を行うことができる。
像映像信号を入力したときには、基準発振周波数に基づ
く周波数信号を入力して動作させる第１のクロック発生
手段の出力に基づいて得られる周波数信号をオンスクリ
ーンディスプレイ手段に対して供給し、再生映像信号を
入力したときには、水平同期信号抽出手段により抽出さ
れた再生映像信号の水平同期信号を入力して動作させる
第１のクロック発生手段の出力に基づいて得られる周波
数信号をオンスクリーンディスプレイ手段に対して供給
し、ライン入力映像信号を入力したときには、水平同期
信号抽出手段により抽出されたライン入力映像信号の水
平同期信号を入力して動作する第１のクロック発生手段
の出力に基づいて得られる周波数信号をオンスクリーン
ディスプレイ手段に対して供給するようにしているた
め、撮像映像信号、再生映像信号、ライン入力映像信号
が入力されたときでもオンスクリーンディスプレイ手段
の制御を行うことができる。
【００４０】また、信号処理手段に対して再生映像信号
を入力したときには、基準発振周波数に基づく周波数信
号を信号処理手段に対して動作クロックとして供給する
と共に、ライン入力映像信号を入力したときには、第２
のフェイズロックドループ回路の出力に基づいて得られ
る周波数信号を信号処理手段に対して動作クロックとし
て供給するようにしているため、信号処理手段で再生映
像信号及びライン入力映像信号を輝度信号成分とクロマ
信号成分に分離することができるようになる。
を入力したときには、基準発振周波数に基づく周波数信
号を信号処理手段に対して動作クロックとして供給する
と共に、ライン入力映像信号を入力したときには、第２
のフェイズロックドループ回路の出力に基づいて得られ
る周波数信号を信号処理手段に対して動作クロックとし
て供給するようにしているため、信号処理手段で再生映
像信号及びライン入力映像信号を輝度信号成分とクロマ
信号成分に分離することができるようになる。
【００４１】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。図１は、カメラ一体型ＶＴＲ装置に好適な
本実施の形態としての信号処理回路のブロック図の一例
を示したものである。なお、上記図４に示した信号処理
回路１００と同一回路には同一番号を付し、重複した説
明は省略することとする。
て説明する。図１は、カメラ一体型ＶＴＲ装置に好適な
本実施の形態としての信号処理回路のブロック図の一例
を示したものである。なお、上記図４に示した信号処理
回路１００と同一回路には同一番号を付し、重複した説
明は省略することとする。
【００４２】この図１に示す本実施の形態とされる信号
処理回路１において、カメラ信号処理ブロック２０の信
号処理回路２には、ＣＣＤ１１から画像信号が供給され
た時に所定の処理を施すための各種回路が設けられてい
る共に、外部入力信号としてＶＴＲ再生映像信号が供給
された時にクロストーク及びノイズを除去するための再
生くし形フィルタと、ライン入力信号が供給された時に
クロストーク及びノイズを除去するためのラインくし形
フィルタが設けられている。
処理回路１において、カメラ信号処理ブロック２０の信
号処理回路２には、ＣＣＤ１１から画像信号が供給され
た時に所定の処理を施すための各種回路が設けられてい
る共に、外部入力信号としてＶＴＲ再生映像信号が供給
された時にクロストーク及びノイズを除去するための再
生くし形フィルタと、ライン入力信号が供給された時に
クロストーク及びノイズを除去するためのラインくし形
フィルタが設けられている。
【００４３】また、カメラ信号処理ブロック２０には、
バーストロックブロック４０に外部入力信号の同期信号
とされる外部同期信号ＥＸＳＹＮＣが入力される端子Ｔ
１と、この端子Ｔ１を介して供給される外部同期信号Ｅ
ＸＳＹＮＣから垂直同期信号Ｖと水平同期信号Ｈを分離
するための垂直／水平同期分離回路３が設けられてい
る。
バーストロックブロック４０に外部入力信号の同期信号
とされる外部同期信号ＥＸＳＹＮＣが入力される端子Ｔ
１と、この端子Ｔ１を介して供給される外部同期信号Ｅ
ＸＳＹＮＣから垂直同期信号Ｖと水平同期信号Ｈを分離
するための垂直／水平同期分離回路３が設けられてい
る。
【００４４】また、位相比較器２８の一方の端子（＋）
には、スイッチ４が設けられており、分周器２５の出力
あるいは垂直／水平同期分離回路３の出力に切り替え可
能とされている。
には、スイッチ４が設けられており、分周器２５の出力
あるいは垂直／水平同期分離回路３の出力に切り替え可
能とされている。
【００４５】バーストロックブロック４０の位相比較器
４４と接続されたＬＰＦ４６とＶＣＯ４７との接続ライ
ンには、スイッチ５が設けられており、このスイッチ５
によってＶＣＯ４７の発振周波数を後述するカメラ記録
時及びＶＴＲ再生時に必要とされる４倍のサブキャリア
信号４ｆｓｃあるいはライン入力時に必要とされるライ
ン入力信号の４倍のサブキャリア信号４ｆｓｃ’に切り
替え可能とされている。
４４と接続されたＬＰＦ４６とＶＣＯ４７との接続ライ
ンには、スイッチ５が設けられており、このスイッチ５
によってＶＣＯ４７の発振周波数を後述するカメラ記録
時及びＶＴＲ再生時に必要とされる４倍のサブキャリア
信号４ｆｓｃあるいはライン入力時に必要とされるライ
ン入力信号の４倍のサブキャリア信号４ｆｓｃ’に切り
替え可能とされている。
【００４６】電圧源６は、ＶＣＯ４７の発振周波数をＣ
ＣＤ１１よって撮像された画像信号またはＶＴＲ再生映
像信号の４倍のサブキャリア信号４ｆｓｃにするための
所定の電圧を出力する。
ＣＤ１１よって撮像された画像信号またはＶＴＲ再生映
像信号の４倍のサブキャリア信号４ｆｓｃにするための
所定の電圧を出力する。
【００４７】以下、上記したような構成とされている本
実施の形態とされる信号処理回路１の動作について説明
する。まず、ＣＣＤ１１によって撮影した画像信号をＶ
ＴＲによって記録するカメラ記録時の動作について説明
する。カメラ記録時は、スイッチ５、スイッチ１２及び
カメラ信号処理ブロック２０のスイッチ４、スイッチ２
９は、接点ｔ１と接するように制御される。この場合、
ＣＣＤ１１によって撮影された画像信号は、スイッチ１
２、ＡＧＣ回路１３、Ａ／Ｄコンバータ１４を介してカ
メラ信号処理ブロック２０の信号処理回路２に供給さ
れ、信号処理回路２で所定の処理が施される。そして、
Ｄ／Ａコンバータ２２ａ，２２ｂによってＤ／Ａ変換さ
れて端子Ｔ２２，Ｔ２３からそれぞれ輝度信号Ｙ１，色
信号Ｃ１として出力され、例えば図示しない後段の表示
回路ブロックやＶＴＲ信号処理ブロックに供給される。
実施の形態とされる信号処理回路１の動作について説明
する。まず、ＣＣＤ１１によって撮影した画像信号をＶ
ＴＲによって記録するカメラ記録時の動作について説明
する。カメラ記録時は、スイッチ５、スイッチ１２及び
カメラ信号処理ブロック２０のスイッチ４、スイッチ２
９は、接点ｔ１と接するように制御される。この場合、
ＣＣＤ１１によって撮影された画像信号は、スイッチ１
２、ＡＧＣ回路１３、Ａ／Ｄコンバータ１４を介してカ
メラ信号処理ブロック２０の信号処理回路２に供給さ
れ、信号処理回路２で所定の処理が施される。そして、
Ｄ／Ａコンバータ２２ａ，２２ｂによってＤ／Ａ変換さ
れて端子Ｔ２２，Ｔ２３からそれぞれ輝度信号Ｙ１，色
信号Ｃ１として出力され、例えば図示しない後段の表示
回路ブロックやＶＴＲ信号処理ブロックに供給される。
【００４８】カメラ記録時のクロック生成処理として
は、カメラ信号処理ブロック２０の端子Ｔ１にＶＣＯ４
７からサブキャリア信号ｆｓｃの４倍のクロック４ｆｓ
ｃ（例えばテレビジョン方式がＮＴＳＣ方式の場合は１
４．３ＭＨｚ、ＰＡＬ方式の場合は１７．３ＭＨｚ）が
供給され、このクロック４ｆｓｃがカメラ一体型ＶＴＲ
装置を動作させる基準クロックとなる。なお、ＶＣＯ４
７は水晶発振器を備えて形成されるクリスタルＶＣＯと
されている。
は、カメラ信号処理ブロック２０の端子Ｔ１にＶＣＯ４
７からサブキャリア信号ｆｓｃの４倍のクロック４ｆｓ
ｃ（例えばテレビジョン方式がＮＴＳＣ方式の場合は１
４．３ＭＨｚ、ＰＡＬ方式の場合は１７．３ＭＨｚ）が
供給され、このクロック４ｆｓｃがカメラ一体型ＶＴＲ
装置を動作させる基準クロックとなる。なお、ＶＣＯ４
７は水晶発振器を備えて形成されるクリスタルＶＣＯと
されている。
【００４９】この基準クロック４ｆｓｃは、分周器２４
及び分周器２５に供給される。分周器２４は、基準クロ
ック４ｆｓｃを１／４に分周し、端子Ｔ２５からサブキ
ャリア信号ｆｓｃとして出力される。なお、このサブキ
ャリア信号ｆｓｃは、ＣＣＤ１１によって撮影した画像
をＶＴＲに記録する時の変調用の信号として図示しない
ＶＴＲ信号処理ブロックに供給される。分周器２５は、
基準クロック４ｆｓｃを所定の分周比（例えばＮＴＳＣ
方式の場合は１／９１０、ＰＡＬ方式の場合は１／１１
３５）で分周し、例えば水平同期信号としてスイッチ４
を介して位相比較器２８の一方の端子（＋）に供給す
る。位相比較器２８の他方の端子（−）には、分周器２
６の出力が供給されており、位相比較器２８からは分周
器２５の出力と分周器２６の出力との位相比較結果が出
力される。
及び分周器２５に供給される。分周器２４は、基準クロ
ック４ｆｓｃを１／４に分周し、端子Ｔ２５からサブキ
ャリア信号ｆｓｃとして出力される。なお、このサブキ
ャリア信号ｆｓｃは、ＣＣＤ１１によって撮影した画像
をＶＴＲに記録する時の変調用の信号として図示しない
ＶＴＲ信号処理ブロックに供給される。分周器２５は、
基準クロック４ｆｓｃを所定の分周比（例えばＮＴＳＣ
方式の場合は１／９１０、ＰＡＬ方式の場合は１／１１
３５）で分周し、例えば水平同期信号としてスイッチ４
を介して位相比較器２８の一方の端子（＋）に供給す
る。位相比較器２８の他方の端子（−）には、分周器２
６の出力が供給されており、位相比較器２８からは分周
器２５の出力と分周器２６の出力との位相比較結果が出
力される。
【００５０】位相比較器２８の出力は、端子Ｔ２４を介
してＬＰＦ１６に供給され、ＬＰＦ１６を通してＶＣＯ
１７に供給される。よって、ＶＣ１７はこの位相比較器
２８の出力により発振周波数が制御されることになる。
ＶＣＯ１７の出力は、端子Ｔ３１を介してタイミング発
生ブロック３０の分周器３２に供給される。分周器３２
ではＶＣＯ１７の出力を１／２に分周し、その出力はマ
スタークロックＭＣＫとして端子Ｔ３２からカメラ信号
処理ブロック２０の端子Ｔ２８を介して分周器２６に供
給される。分周器２６は、マスタークロックＭＣＫを１
／ＦＨで分周して位相比較器２８に出力に対して出力す
る。なお、分周器２６の分周比１／ＦＨは、ＣＣＤ１１
の画素数によって決定されるものである。
してＬＰＦ１６に供給され、ＬＰＦ１６を通してＶＣＯ
１７に供給される。よって、ＶＣ１７はこの位相比較器
２８の出力により発振周波数が制御されることになる。
ＶＣＯ１７の出力は、端子Ｔ３１を介してタイミング発
生ブロック３０の分周器３２に供給される。分周器３２
ではＶＣＯ１７の出力を１／２に分周し、その出力はマ
スタークロックＭＣＫとして端子Ｔ３２からカメラ信号
処理ブロック２０の端子Ｔ２８を介して分周器２６に供
給される。分周器２６は、マスタークロックＭＣＫを１
／ＦＨで分周して位相比較器２８に出力に対して出力す
る。なお、分周器２６の分周比１／ＦＨは、ＣＣＤ１１
の画素数によって決定されるものである。
【００５１】これによりＶＣＯ１７の発振周波数を制御
する第１のＰＬＬ回路が構成され、この第１のＰＬＬ回
路がロックされた状態ではマスタークロックＭＣＫが基
準クロック４ｆｓｃと同期することになる。
する第１のＰＬＬ回路が構成され、この第１のＰＬＬ回
路がロックされた状態ではマスタークロックＭＣＫが基
準クロック４ｆｓｃと同期することになる。
【００５２】このマスタークロックＭＣＫは、タイミン
グ発生ブロック３０のＣＣＤ駆動タイミング生成回路３
１、オンスクリーンディスプレイ１５及びカメラ信号処
理ブロック２０のスイッチ２９を介して信号処理回路２
１、Ｄ／Ａコンバータ２２ａ，２２ｂ、さらに端子Ｔ２
９からＡ／Ｄコンバータ１４にクロックＡＤＣＫとして
供給されており、各回路部の動作タイミングがマスター
クロックＭＣＫと同期して制御されることになる。
グ発生ブロック３０のＣＣＤ駆動タイミング生成回路３
１、オンスクリーンディスプレイ１５及びカメラ信号処
理ブロック２０のスイッチ２９を介して信号処理回路２
１、Ｄ／Ａコンバータ２２ａ，２２ｂ、さらに端子Ｔ２
９からＡ／Ｄコンバータ１４にクロックＡＤＣＫとして
供給されており、各回路部の動作タイミングがマスター
クロックＭＣＫと同期して制御されることになる。
【００５３】カメラ信号処理ブロック２０の分周器２６
の出力は、端子Ｔ２６から水平同期信号ＡＨＤとしてオ
ンスクリーンディスプレイ１５及びタイミング発生ブロ
ック３０の端子Ｔ３４を介してＣＣＤ駆動タイミング生
成回路３１に供給される。また、分周器２６の出力は分
周器２７に供給され、分周器２７でさらに所定の分周比
（例えばＮＴＳＣ方式の場合は１／２６２．５、ＰＡＬ
方式の場合は１／３１２．５）で分周されて垂直同期信
号ＡＶＤとして端子Ｔ２７からオンスクリーンディスプ
レイ１５及び端子Ｔ３３を介してタイミング発生ブロッ
ク３０のＣＣＤ駆動タイミング生成回路３１に供給され
る。
の出力は、端子Ｔ２６から水平同期信号ＡＨＤとしてオ
ンスクリーンディスプレイ１５及びタイミング発生ブロ
ック３０の端子Ｔ３４を介してＣＣＤ駆動タイミング生
成回路３１に供給される。また、分周器２６の出力は分
周器２７に供給され、分周器２７でさらに所定の分周比
（例えばＮＴＳＣ方式の場合は１／２６２．５、ＰＡＬ
方式の場合は１／３１２．５）で分周されて垂直同期信
号ＡＶＤとして端子Ｔ２７からオンスクリーンディスプ
レイ１５及び端子Ｔ３３を介してタイミング発生ブロッ
ク３０のＣＣＤ駆動タイミング生成回路３１に供給され
る。
【００５４】これによりオンスクリーンディスプレイ１
５に基準クロック４ｆｓｃに同期したマスタークロック
ＭＣＫと水平同期信号ＡＨＤ及び垂直同期信号ＡＶＤが
供給され、カメラ記録時の表示制御を行うことができ
る。
５に基準クロック４ｆｓｃに同期したマスタークロック
ＭＣＫと水平同期信号ＡＨＤ及び垂直同期信号ＡＶＤが
供給され、カメラ記録時の表示制御を行うことができ
る。
【００５５】このようにカメラ記録時には、カメラ信号
処理ブロック２０の位相比較器２８とＶＣＯ１７によっ
て構成されたＰＬＬ回路によってマスタークロックＭＣ
ＫがＶＣＯ４７から出力される基準クロック４ｆｓｃと
同期した状態でロックされ、このマスタークロックＭＣ
Ｋによってカメラ信号処理ブロック２０、タイミング発
生ブロック３０及びオンスクリーンディスプレイ１５の
動作が制御されることになる。
処理ブロック２０の位相比較器２８とＶＣＯ１７によっ
て構成されたＰＬＬ回路によってマスタークロックＭＣ
ＫがＶＣＯ４７から出力される基準クロック４ｆｓｃと
同期した状態でロックされ、このマスタークロックＭＣ
Ｋによってカメラ信号処理ブロック２０、タイミング発
生ブロック３０及びオンスクリーンディスプレイ１５の
動作が制御されることになる。
【００５６】次に、ＶＴＲによって再生されたＶＴＲ再
生映像信号をモニタ装置に表示するＶＴＲ再生時の動作
について説明する。ＶＴＲ再生時は、スイッチ１２及び
カメラ信号処理ブロック２０のスイッチ４、スイッチ２
９がそれぞれ接点ｔ２と接するように制御され、スイッ
チ５、バーストロックブロック４０のスイッチ４１がそ
れぞれ接点ｔ１と接するように制御される。この場合、
バーストロックブロック４０の端子Ｔ４２から入力され
るＶＴＲ再生映像信号（コンポジット信号）は、バース
トロックブロック４０のスイッチ４１、端子Ｔ４３及び
スイッチ１２、ＡＧＣ回路１３、Ａ／Ｄコンバータ１４
を介してカメラ信号処理ブロック２０の信号処理回路２
１に供給され、信号処理回路２１に設けられている再生
くし形フィルタによってＶＴＲ再生映像信号のクロスト
ークやノイズが除去されて、輝度信号と色信号に分離さ
れる。そして、Ｄ／Ａコンバータ２２ａ，２２ｂによっ
てＤ／Ａ変換されて端子Ｔ２２．Ｔ２３からそれぞれ輝
度信号Ｙ１，色信号Ｃ１として出力され、例えば図示し
ない後段の表示回路ブロックに供給される。
生映像信号をモニタ装置に表示するＶＴＲ再生時の動作
について説明する。ＶＴＲ再生時は、スイッチ１２及び
カメラ信号処理ブロック２０のスイッチ４、スイッチ２
９がそれぞれ接点ｔ２と接するように制御され、スイッ
チ５、バーストロックブロック４０のスイッチ４１がそ
れぞれ接点ｔ１と接するように制御される。この場合、
バーストロックブロック４０の端子Ｔ４２から入力され
るＶＴＲ再生映像信号（コンポジット信号）は、バース
トロックブロック４０のスイッチ４１、端子Ｔ４３及び
スイッチ１２、ＡＧＣ回路１３、Ａ／Ｄコンバータ１４
を介してカメラ信号処理ブロック２０の信号処理回路２
１に供給され、信号処理回路２１に設けられている再生
くし形フィルタによってＶＴＲ再生映像信号のクロスト
ークやノイズが除去されて、輝度信号と色信号に分離さ
れる。そして、Ｄ／Ａコンバータ２２ａ，２２ｂによっ
てＤ／Ａ変換されて端子Ｔ２２．Ｔ２３からそれぞれ輝
度信号Ｙ１，色信号Ｃ１として出力され、例えば図示し
ない後段の表示回路ブロックに供給される。
【００５７】ＶＴＲ再生時のクロック生成処理として
は、カメラ信号処理ブロック２０の端子Ｔ２１を介して
ＶＣＯ４７から出力される基準クロック４ｆｓｃが供給
されており、この基準クロック４ｆｓｃがスイッチ２９
を介して信号処理回路２１及びＤ／Ａコンバータ２２
ａ，２２ｂ、さらに端子Ｔ２９を介してＡ／Ｄコンバー
タ１４にクロックＡＤＣＫとして供給される。
は、カメラ信号処理ブロック２０の端子Ｔ２１を介して
ＶＣＯ４７から出力される基準クロック４ｆｓｃが供給
されており、この基準クロック４ｆｓｃがスイッチ２９
を介して信号処理回路２１及びＤ／Ａコンバータ２２
ａ，２２ｂ、さらに端子Ｔ２９を介してＡ／Ｄコンバー
タ１４にクロックＡＤＣＫとして供給される。
【００５８】また、この基準クロック４ｆｓｃは、分周
器２４に供給され、１／４に分周されて端子Ｔ２４から
サブキャリア信号ｆｓｃとして出力される。なお、この
サブキャリア信号ｆｓｃは、ＶＴＲの色信号の復調用の
信号として図示しないＶＴＲ信号処理ブロックに供給さ
れる。
器２４に供給され、１／４に分周されて端子Ｔ２４から
サブキャリア信号ｆｓｃとして出力される。なお、この
サブキャリア信号ｆｓｃは、ＶＴＲの色信号の復調用の
信号として図示しないＶＴＲ信号処理ブロックに供給さ
れる。
【００５９】バーストロックブロック４０に供給された
ＶＴＲ再生映像信号は、スイッチ４１を介して同期分離
回路４２に供給され、同期分離回路部４２では同期信号
が分離されて端子Ｔ４６からカメラ信号処理ブロック２
０の端子Ｔ１を介して水平／垂直同期分離回路３に供給
される。水平／垂直分離回路３では、端子Ｔ１から供給
される外部同期信号ＥＸＳＹＮＣを垂直同期信号Ｖと水
平同期信号Ｈに分離しており、分離された垂直同期信号
Ｖは分周器２７にリセット信号として供給され、また水
平同期信号Ｈはスイッチ４を介して位相比較器２８の一
方の端子（＋）に供給される。位相比較器２８の他方の
端子（−）には、分周器２６の出力が供給されており、
位相比較器２８は水平／垂直分離回路３から出力される
水平同期信号Ｈと分周器２６の出力との位相比較結果を
出力する。
ＶＴＲ再生映像信号は、スイッチ４１を介して同期分離
回路４２に供給され、同期分離回路部４２では同期信号
が分離されて端子Ｔ４６からカメラ信号処理ブロック２
０の端子Ｔ１を介して水平／垂直同期分離回路３に供給
される。水平／垂直分離回路３では、端子Ｔ１から供給
される外部同期信号ＥＸＳＹＮＣを垂直同期信号Ｖと水
平同期信号Ｈに分離しており、分離された垂直同期信号
Ｖは分周器２７にリセット信号として供給され、また水
平同期信号Ｈはスイッチ４を介して位相比較器２８の一
方の端子（＋）に供給される。位相比較器２８の他方の
端子（−）には、分周器２６の出力が供給されており、
位相比較器２８は水平／垂直分離回路３から出力される
水平同期信号Ｈと分周器２６の出力との位相比較結果を
出力する。
【００６０】位相比較器２８の出力は、端子Ｔ２４を介
してＬＰＦ１６に供給され、ＬＰＦ１６を通してＶＣＯ
１７に供給される。よって、ＶＣＯ１７は、この位相比
較器２８の出力により発振周波数が制御される。ＶＣＯ
１７の出力は、端子Ｔ３１を介してタイミング発生ブロ
ック３０の分周器３２に供給される。そして、分周器３
２で１／２に分周されたＶＣＯ１７の出力は、マスター
クロックＭＣＫとして端子Ｔ２８を介してカメラ信号処
理ブロック２０の分周器２６に供給され、分周器２６で
１／ＦＨに分周されて位相比較器２８に出力される。こ
れによりＶＣＯ１７の発振周波数を制御する第１のＰＬ
Ｌ回路が構成され、この第１のＰＬＬ回路がロックされ
た状態では、ＶＴＲ再生映像信号に同期したマスターク
ロックＭＣＫがオンスクリーンディスプレイ１５に供給
される。
してＬＰＦ１６に供給され、ＬＰＦ１６を通してＶＣＯ
１７に供給される。よって、ＶＣＯ１７は、この位相比
較器２８の出力により発振周波数が制御される。ＶＣＯ
１７の出力は、端子Ｔ３１を介してタイミング発生ブロ
ック３０の分周器３２に供給される。そして、分周器３
２で１／２に分周されたＶＣＯ１７の出力は、マスター
クロックＭＣＫとして端子Ｔ２８を介してカメラ信号処
理ブロック２０の分周器２６に供給され、分周器２６で
１／ＦＨに分周されて位相比較器２８に出力される。こ
れによりＶＣＯ１７の発振周波数を制御する第１のＰＬ
Ｌ回路が構成され、この第１のＰＬＬ回路がロックされ
た状態では、ＶＴＲ再生映像信号に同期したマスターク
ロックＭＣＫがオンスクリーンディスプレイ１５に供給
される。
【００６１】カメラ信号処理ブロック２０の分周器２６
の出力は、水平同期信号ＡＨＤとしてオンスクリーンデ
ィスプレイ１５に供給されると共に、分周器２７に供給
され、さらに分周されて垂直同期信号ＡＶＤとしてオン
スクリーンディスプレイ１５に供給される。これにより
オンスクリーンディスプレイ１５は、ＶＴＲ再生映像信
号に同期したクロックＭＣＫと水平同期信号ＡＨＤ及び
垂直同期信号ＡＶＤが供給され、ＶＴＲ再生時において
も表示制御を行うことができるようにされる。
の出力は、水平同期信号ＡＨＤとしてオンスクリーンデ
ィスプレイ１５に供給されると共に、分周器２７に供給
され、さらに分周されて垂直同期信号ＡＶＤとしてオン
スクリーンディスプレイ１５に供給される。これにより
オンスクリーンディスプレイ１５は、ＶＴＲ再生映像信
号に同期したクロックＭＣＫと水平同期信号ＡＨＤ及び
垂直同期信号ＡＶＤが供給され、ＶＴＲ再生時において
も表示制御を行うことができるようにされる。
【００６２】このようにＶＴＲ再生時には、カメラ信号
処理ブロック２０がＶＣＯ４７から出力される基準クロ
ック４ｆｓｃによって制御されると共に、ＶＣＯ１７と
位相比較器２８によって構成される第１のＰＬＬ回路に
よって、ＶＴＲ再生映像信号に同期したマスタークロッ
クＭＣＫが生成され、さらにこのマスタークロックＭＣ
Ｋから水平同期信号ＡＨＤ及び垂直同期信号ＡＶＤを生
成することでＶＴＲ再生時においてもオンスクリーンデ
ィスプレイ１５によって表示を行うことができるように
なる。
処理ブロック２０がＶＣＯ４７から出力される基準クロ
ック４ｆｓｃによって制御されると共に、ＶＣＯ１７と
位相比較器２８によって構成される第１のＰＬＬ回路に
よって、ＶＴＲ再生映像信号に同期したマスタークロッ
クＭＣＫが生成され、さらにこのマスタークロックＭＣ
Ｋから水平同期信号ＡＨＤ及び垂直同期信号ＡＶＤを生
成することでＶＴＲ再生時においてもオンスクリーンデ
ィスプレイ１５によって表示を行うことができるように
なる。
【００６３】次に、ライン入力信号をＶＴＲに記録する
ライン入力時の動作について説明する。ライン入力時
は、スイッチ５、スイッチ１２及びカメラ信号処理ブロ
ック２０のスイッチ４、スイッチ２９、バーストロック
ブロック４０のスイッチ４１がそれぞれ接点ｔ２と接す
るように制御される。
ライン入力時の動作について説明する。ライン入力時
は、スイッチ５、スイッチ１２及びカメラ信号処理ブロ
ック２０のスイッチ４、スイッチ２９、バーストロック
ブロック４０のスイッチ４１がそれぞれ接点ｔ２と接す
るように制御される。
【００６４】この場合、バーストロックブロック４０の
端子Ｔ４１から入力されるライン入力信号は、カラーバ
ーストロックブロック４０のスイッチ４１及び端子Ｔ４
３を介してスイッチ１２、ＡＧＣ回路１３、Ａ／Ｄコン
バータ１４を介してカメラ信号処理ブロック２０の信号
処理回路２１に供給され、信号処理回路２１に設けられ
ているラインくし形フィルタによって輝度信号と色信号
に分離される。そして、Ｄ／Ａコンバータ２２ａ，２２
ｂによってＤ／Ａ変換されて端子Ｔ２２，Ｔ２３からそ
れぞれ輝度信号Ｙ１、色信号Ｃ１として出力され、例え
ば図示しない後段の表示回路ブロック及びＶＴＲ信号処
理ブロックに供給される。
端子Ｔ４１から入力されるライン入力信号は、カラーバ
ーストロックブロック４０のスイッチ４１及び端子Ｔ４
３を介してスイッチ１２、ＡＧＣ回路１３、Ａ／Ｄコン
バータ１４を介してカメラ信号処理ブロック２０の信号
処理回路２１に供給され、信号処理回路２１に設けられ
ているラインくし形フィルタによって輝度信号と色信号
に分離される。そして、Ｄ／Ａコンバータ２２ａ，２２
ｂによってＤ／Ａ変換されて端子Ｔ２２，Ｔ２３からそ
れぞれ輝度信号Ｙ１、色信号Ｃ１として出力され、例え
ば図示しない後段の表示回路ブロック及びＶＴＲ信号処
理ブロックに供給される。
【００６５】ライン入力時のクロック生成処理として
は、バーストロックブロック４０に供給されるライン入
力信号がスイッチ４１を介して同期分離回路４２及びカ
ラーバースト分離回路４３に供給される。カラーバース
ト分離回路４３ではライン入力信号に含まれているカラ
ーバースト信号が分離されて位相比較器４４の一方の端
子（−）に供給される。また、位相比較器４４の他方の
端子（＋）には分周器４５の出力が供給されている。
は、バーストロックブロック４０に供給されるライン入
力信号がスイッチ４１を介して同期分離回路４２及びカ
ラーバースト分離回路４３に供給される。カラーバース
ト分離回路４３ではライン入力信号に含まれているカラ
ーバースト信号が分離されて位相比較器４４の一方の端
子（−）に供給される。また、位相比較器４４の他方の
端子（＋）には分周器４５の出力が供給されている。
【００６６】位相比較器４４の出力は、ＬＰＦ４６及び
スイッチ５を介してＶＣＯ４７に供給され、ＶＣＯ４７
の出力は分周器４５に供給され、ここで１／４に分周さ
れて位相比較器４４に出力される。これによりＶＣＯ４
７の発振周波数を制御する第２のＰＬＬ回路が構成さ
れ、この第２のＰＬＬ回路がロックした状態では、ＶＣ
Ｏ４７の発振周波数４ｆｓｃ’がライン入力信号のサブ
キャリア４ｆｓｃ’と同期することになる。
スイッチ５を介してＶＣＯ４７に供給され、ＶＣＯ４７
の出力は分周器４５に供給され、ここで１／４に分周さ
れて位相比較器４４に出力される。これによりＶＣＯ４
７の発振周波数を制御する第２のＰＬＬ回路が構成さ
れ、この第２のＰＬＬ回路がロックした状態では、ＶＣ
Ｏ４７の発振周波数４ｆｓｃ’がライン入力信号のサブ
キャリア４ｆｓｃ’と同期することになる。
【００６７】このＶＣＯ４７の発振周波数４ｆｓｃ’
は、カメラ信号処理ブロック２０の端子Ｔ２１を介して
信号処理回路２に基準クロックとして供給される。これ
により信号処理回路２では基準クロック４ｆｓｃ’に基
づいてラインくし形フィルタを構成することができるよ
うになる。
は、カメラ信号処理ブロック２０の端子Ｔ２１を介して
信号処理回路２に基準クロックとして供給される。これ
により信号処理回路２では基準クロック４ｆｓｃ’に基
づいてラインくし形フィルタを構成することができるよ
うになる。
【００６８】また、ＶＣＯ４７の発振周波数４ｆｓｃ’
は、分周器２４に供給され、１／４に分周されて端子Ｔ
２５からサブキャリア信号ｆｓｃ’として出力される。
なお、このサブキャリア信号ｆｓｃ’は、ライン入力信
号の色信号をＶＴＲに記録する時の変調用の信号として
図示しないＶＴＲ信号処理ブロックに供給される。
は、分周器２４に供給され、１／４に分周されて端子Ｔ
２５からサブキャリア信号ｆｓｃ’として出力される。
なお、このサブキャリア信号ｆｓｃ’は、ライン入力信
号の色信号をＶＴＲに記録する時の変調用の信号として
図示しないＶＴＲ信号処理ブロックに供給される。
【００６９】バーストロックブロック４０の同期分離回
路部４２ではライン入力信号に含まれる同期信号が分離
されて外部同期信号ＥＸＳＹＮＣとしてカメラ信号処理
ブロック２０の入力端子Ｔ１から水平／垂直同期分離回
路３に供給され、上述したＶＴＲ再生時と同様にライン
入力信号と同期したマスタークロックＭＣＫと、水平同
期信号ＡＨＤ及び垂直同期信号ＡＶＤが生成されてオン
スクリーンディスプレイ１５の動作が制御される。これ
により、外部入力時においても表示制御を行うことがで
きるようになる。
路部４２ではライン入力信号に含まれる同期信号が分離
されて外部同期信号ＥＸＳＹＮＣとしてカメラ信号処理
ブロック２０の入力端子Ｔ１から水平／垂直同期分離回
路３に供給され、上述したＶＴＲ再生時と同様にライン
入力信号と同期したマスタークロックＭＣＫと、水平同
期信号ＡＨＤ及び垂直同期信号ＡＶＤが生成されてオン
スクリーンディスプレイ１５の動作が制御される。これ
により、外部入力時においても表示制御を行うことがで
きるようになる。
【００７０】このようにライン入力時は、バーストロッ
クブロック４０のＶＣＯ４７と位相比較器４４によって
構成される第２のＰＬＬ回路によって、ライン入力信号
のサブキャリアの４倍の発振周波数４ｆｓｃ’を生成
し、これを基準クロックとしてカメラ信号処理ブロック
２０の信号処理回路２に供給するようにしているため、
信号処理回路２でラインくし形フィルタを構成すること
ができるようになる。
クブロック４０のＶＣＯ４７と位相比較器４４によって
構成される第２のＰＬＬ回路によって、ライン入力信号
のサブキャリアの４倍の発振周波数４ｆｓｃ’を生成
し、これを基準クロックとしてカメラ信号処理ブロック
２０の信号処理回路２に供給するようにしているため、
信号処理回路２でラインくし形フィルタを構成すること
ができるようになる。
【００７１】また、ＶＣＯ１７と位相比較器２８によっ
て構成される第１のＰＬＬ回路によって、ライン入力信
号に同期したマスタークロックＭＣＫを生成すると共
に、このマスタークロックＭＣＫから垂直同期信号ＡＶ
Ｄ及び水平同期信号ＡＨＤを生成してオンスクリーンデ
ィスプレイ１５に供給することで、ライン入力時におい
ても表示制御を行うことができるようになる。
て構成される第１のＰＬＬ回路によって、ライン入力信
号に同期したマスタークロックＭＣＫを生成すると共
に、このマスタークロックＭＣＫから垂直同期信号ＡＶ
Ｄ及び水平同期信号ＡＨＤを生成してオンスクリーンデ
ィスプレイ１５に供給することで、ライン入力時におい
ても表示制御を行うことができるようになる。
【００７２】ここで、上記したカメラ信号処理ブロック
２０に設けられている信号処理回路２について説明す
る。図２は信号処理回路２のブロック図を示したもので
あり、この図に示す欠陥画素補正部７１は、カメラ記録
時に前段のＡ／Ｄコンバータ１４からＣＣＤ１１の画像
信号が供給された場合に欠陥画素の検出及び補正を行う
ようにされる。ディレイライン７２には、スイッチＳ
１、１Ｈディレイライン（１ＨＤＬ）７２ａ，７２ａが
設けられており、カメラ記録時はスイッチＳ１が端子ｔ
２と接するように制御されて欠陥画素補正部７１より画
像信号が供給される。また、カメラ記録時には、信号処
理回路２に基準クロックＭＣＫが供給されるため、ディ
レイライン７２では、この基準クロックＭＣＫに基づい
て画像信号を１Ｈ分遅延した信号（１Ｈ）と、入力画像
信号（０Ｈ）と２Ｈ分遅延した画像信号（２Ｈ）とを加
算した信号（０Ｈ＋２Ｈ）を輝度信号処理回路７４及び
クロマ信号処理回路７５にそれぞれ供給する。
２０に設けられている信号処理回路２について説明す
る。図２は信号処理回路２のブロック図を示したもので
あり、この図に示す欠陥画素補正部７１は、カメラ記録
時に前段のＡ／Ｄコンバータ１４からＣＣＤ１１の画像
信号が供給された場合に欠陥画素の検出及び補正を行う
ようにされる。ディレイライン７２には、スイッチＳ
１、１Ｈディレイライン（１ＨＤＬ）７２ａ，７２ａが
設けられており、カメラ記録時はスイッチＳ１が端子ｔ
２と接するように制御されて欠陥画素補正部７１より画
像信号が供給される。また、カメラ記録時には、信号処
理回路２に基準クロックＭＣＫが供給されるため、ディ
レイライン７２では、この基準クロックＭＣＫに基づい
て画像信号を１Ｈ分遅延した信号（１Ｈ）と、入力画像
信号（０Ｈ）と２Ｈ分遅延した画像信号（２Ｈ）とを加
算した信号（０Ｈ＋２Ｈ）を輝度信号処理回路７４及び
クロマ信号処理回路７５にそれぞれ供給する。
【００７３】輝度信号処理回路７４では、基準クロック
ＭＣＫに基づいて、ディレイライン７２から供給される
画像信号にクリップ処理やガンマ補正等の各種信号処理
を施してスイッチ７６を介して輝度信号として出力す
る。また、クロマ信号処理回路７５でも基準クロックＭ
ＣＫに基づいて、ディレイライン７２から供給される画
像信号にクリップ処理やガンマ補正等の各種信号処理を
施してスイッチ７７を介して色信号として出力する。
ＭＣＫに基づいて、ディレイライン７２から供給される
画像信号にクリップ処理やガンマ補正等の各種信号処理
を施してスイッチ７６を介して輝度信号として出力す
る。また、クロマ信号処理回路７５でも基準クロックＭ
ＣＫに基づいて、ディレイライン７２から供給される画
像信号にクリップ処理やガンマ補正等の各種信号処理を
施してスイッチ７７を介して色信号として出力する。
【００７４】次に、ＶＴＲ再生時に前段のＡ／Ｄコンバ
ータ１４からＶＴＲ再生映像信号が供給された場合は、
ディレイライン７２のスイッチＳ１が端子ｔ１と接する
ように制御されてＶＴＲ再生映像信号がディレイライン
７２ａ，７２ａに供給される。また、ＶＴＲ再生時には
信号処理回路２に基準クロック４ｆｓｃが供給されるた
め、ディレイライン７２では、入力されたＶＴＲ再生映
像信号（０Ｈ）と、基準クロック４ｆｓｃに基づいてＶ
ＴＲ再生映像信号を１Ｈ分遅延した信号（１Ｈ）及び２
Ｈ分遅延した信号（２Ｈ）をくし形フィルタ７３に供給
する。
ータ１４からＶＴＲ再生映像信号が供給された場合は、
ディレイライン７２のスイッチＳ１が端子ｔ１と接する
ように制御されてＶＴＲ再生映像信号がディレイライン
７２ａ，７２ａに供給される。また、ＶＴＲ再生時には
信号処理回路２に基準クロック４ｆｓｃが供給されるた
め、ディレイライン７２では、入力されたＶＴＲ再生映
像信号（０Ｈ）と、基準クロック４ｆｓｃに基づいてＶ
ＴＲ再生映像信号を１Ｈ分遅延した信号（１Ｈ）及び２
Ｈ分遅延した信号（２Ｈ）をくし形フィルタ７３に供給
する。
【００７５】くし形フィルタ７３には、再生くし形フィ
ルタ７３ａ、ラインくし形フィルタ７３ｂ及びスイッチ
Ｓ２、Ｓ３が設けられている。そして、ＶＴＲ再生時に
は、基準クロック４ｆｓｃが供給されると共に、スイッ
チＳ２、Ｓ３がそれぞれ端子ｔ１と接するように制御さ
れ、基準クロック４ｆｓｃに基づいて再生くし形フィル
タ７３ａとして機能することになる。よって、ディレイ
ライン７２から供給される再生映像信号が再生くし形フ
ィルタ７３ａで輝度信号Ｙとクロマ信号Ｃに分離されて
スイッチ７６、７７を介して出力されることになる。
ルタ７３ａ、ラインくし形フィルタ７３ｂ及びスイッチ
Ｓ２、Ｓ３が設けられている。そして、ＶＴＲ再生時に
は、基準クロック４ｆｓｃが供給されると共に、スイッ
チＳ２、Ｓ３がそれぞれ端子ｔ１と接するように制御さ
れ、基準クロック４ｆｓｃに基づいて再生くし形フィル
タ７３ａとして機能することになる。よって、ディレイ
ライン７２から供給される再生映像信号が再生くし形フ
ィルタ７３ａで輝度信号Ｙとクロマ信号Ｃに分離されて
スイッチ７６、７７を介して出力されることになる。
【００７６】また、ライン入力時は、前段のＡ／Ｄコン
バータ１４からライン入力信号が供給された場合は、デ
ィレイライン７２のスイッチＳ１が端子ｔ１と接するよ
うに制御され、ライン入力信号がディレイライン７２
ａ，７２ａに供給される。また、ライン入力時には信号
処理回路２に基準クロック４ｆｓｃ’が供給されるた
め、ディレイライン７２では、入力されたライン入力信
号（０Ｈ）と、基準クロック４ｆｓｃ’に基づいて、ラ
イン入力信号を１Ｈ分遅延した信号（１Ｈ）及び２Ｈ分
遅延した信号（２Ｈ）をくし形フィルタ７３に供給す
る。
バータ１４からライン入力信号が供給された場合は、デ
ィレイライン７２のスイッチＳ１が端子ｔ１と接するよ
うに制御され、ライン入力信号がディレイライン７２
ａ，７２ａに供給される。また、ライン入力時には信号
処理回路２に基準クロック４ｆｓｃ’が供給されるた
め、ディレイライン７２では、入力されたライン入力信
号（０Ｈ）と、基準クロック４ｆｓｃ’に基づいて、ラ
イン入力信号を１Ｈ分遅延した信号（１Ｈ）及び２Ｈ分
遅延した信号（２Ｈ）をくし形フィルタ７３に供給す
る。
【００７７】この場合、くし形フィルタ７３は、基準ク
ロック４ｆｓｃ’が供給されると共に、スイッチＳ２、
Ｓ３がそれぞれ端子ｔ２と接するように制御され、ライ
ンくし形フィルタ７３ｂとして機能することになる。よ
って、ディレイライン７２から供給されるライン入力信
号がラインくし形フィルタ７３ｂで輝度信号Ｙとクロマ
信号Ｃに分離されてスイッチ７６、７７を介して出力さ
れることになる。
ロック４ｆｓｃ’が供給されると共に、スイッチＳ２、
Ｓ３がそれぞれ端子ｔ２と接するように制御され、ライ
ンくし形フィルタ７３ｂとして機能することになる。よ
って、ディレイライン７２から供給されるライン入力信
号がラインくし形フィルタ７３ｂで輝度信号Ｙとクロマ
信号Ｃに分離されてスイッチ７６、７７を介して出力さ
れることになる。
【００７８】なお、くし形フィルタ回路７３に設けられ
ている再生くし形フィルタ７３ａ及びラインくし形フィ
ルタ７３ｂは、ほぼ同一構成とされているため、主要な
回路ブロックを共用して構成することが可能である。
ている再生くし形フィルタ７３ａ及びラインくし形フィ
ルタ７３ｂは、ほぼ同一構成とされているため、主要な
回路ブロックを共用して構成することが可能である。
【００７９】このように本実施の形態とされる信号処理
回路２には、ＶＴＲ再生時にＶＴＲ再生映像信号と同期
した基準クロック４ｆｓｃが入力され、ライン入力時に
ライン入力信号と同期した基準クロック４ｆｓｃ’が入
力されるため、くし形フィルタ７３では、供給される基
準クロックによって再生くし形フィルタ７３ａまたはラ
インくし形フィルタ７３ｂを構成することができるよう
になる。
回路２には、ＶＴＲ再生時にＶＴＲ再生映像信号と同期
した基準クロック４ｆｓｃが入力され、ライン入力時に
ライン入力信号と同期した基準クロック４ｆｓｃ’が入
力されるため、くし形フィルタ７３では、供給される基
準クロックによって再生くし形フィルタ７３ａまたはラ
インくし形フィルタ７３ｂを構成することができるよう
になる。
【００８０】図３は、本発明の他の実施の形態としてラ
イン入力信号をＶＴＲに記録するライン入力機能が設け
ないようにした信号処理回路のブロック図の一例を示し
たものである。なお、図１に示した信号処理回路１と同
一回路には同一番号を付し、重複した説明は省略するこ
ととする。
イン入力信号をＶＴＲに記録するライン入力機能が設け
ないようにした信号処理回路のブロック図の一例を示し
たものである。なお、図１に示した信号処理回路１と同
一回路には同一番号を付し、重複した説明は省略するこ
ととする。
【００８１】この図に示すように、ライン入力機能を設
けないようにした場合は、カメラ信号処理ブロック２０
の信号処理回路２１にラインくし形フィルタを構成する
必要がないため、端子Ｔ２１にカメラ記録時及びＶＴＲ
再生時の基準クロック４ｆｓｃを発生するクリスタル発
振器２３を接続すればよい。また、外部同期信号が入力
される端子Ｔ１には、ＶＴＲ再生映像信号の同期分離を
行うための同期分離回路４２を接続するだけでよく、よ
り簡単な構成でオンスクリーンディスプレイ１５の動作
タイミングを制御することが可能になる。
けないようにした場合は、カメラ信号処理ブロック２０
の信号処理回路２１にラインくし形フィルタを構成する
必要がないため、端子Ｔ２１にカメラ記録時及びＶＴＲ
再生時の基準クロック４ｆｓｃを発生するクリスタル発
振器２３を接続すればよい。また、外部同期信号が入力
される端子Ｔ１には、ＶＴＲ再生映像信号の同期分離を
行うための同期分離回路４２を接続するだけでよく、よ
り簡単な構成でオンスクリーンディスプレイ１５の動作
タイミングを制御することが可能になる。
【００８２】
【発明の効果】以上説明したように本発明の信号処理回
路によれば、回路構成を大幅に簡略化することができる
と共に、従来と同様に信号処理手段に対して撮像映像信
号、再生映像信号、ライン入力映像信号が入力されたと
きでもオンスクリーンディスプレイの制御を行うことが
できるようになる。
路によれば、回路構成を大幅に簡略化することができる
と共に、従来と同様に信号処理手段に対して撮像映像信
号、再生映像信号、ライン入力映像信号が入力されたと
きでもオンスクリーンディスプレイの制御を行うことが
できるようになる。
【００８３】また、信号処理手段に対して再生映像信号
を入力したときには、基準発振周波数に基づく周波数信
号を信号処理手段に対して動作クロックとして供給する
と共に、ライン入力映像信号を入力したときには、第２
のフェイズロックドループ回路の出力に基づいて得られ
る周波数信号を信号処理手段に対して動作クロックとし
て供給するようにしているため、信号処理手段で再生映
像信号及びライン入力映像信号を輝度信号成分とクロマ
信号成分に分離することができるようになる。
を入力したときには、基準発振周波数に基づく周波数信
号を信号処理手段に対して動作クロックとして供給する
と共に、ライン入力映像信号を入力したときには、第２
のフェイズロックドループ回路の出力に基づいて得られ
る周波数信号を信号処理手段に対して動作クロックとし
て供給するようにしているため、信号処理手段で再生映
像信号及びライン入力映像信号を輝度信号成分とクロマ
信号成分に分離することができるようになる。
【図１】本発明の実施の形態とされる信号処理回路のブ
ロック図である。
ロック図である。
【図２】本実施の形態とされる信号処理回路のカメラ信
号処理ブロックに設けられている信号処理回路の構成を
示したブロック図である。
号処理ブロックに設けられている信号処理回路の構成を
示したブロック図である。
【図３】本実施の他の形態とされる信号処理回路のブロ
ック図である。
ック図である。
【図４】従来の信号処理回路のブロック図である。
２ 信号処理回路、３ 水平／垂直同期分離回路、４
５ １２ ２９ ４１スイッチ、６ 電圧源、１１ Ｃ
ＣＤ、１３ ＡＧＣ回路、１４ Ａ／Ｄコンバータ、１
５ オンスクリーンディスプレイ、１６ ４６ ＬＰ
Ｆ、１７ ４７ＶＣＯ、２０ カメラ信号処理ブロッ
ク、２２ａ ２２ｂ Ｄ／Ａコンバータ、２３ クリス
タル発振器、２４ ２５ ２６ ２７ ３２ ４５ 分
周器、２８ ４４ 位相比較器、３０ タイミング発生
部、３１ ＣＣＤ駆動発生回路、４０ バーストロック
ブロック、４２ 同期分離回路、４３ カラーバースト
分離回路
５ １２ ２９ ４１スイッチ、６ 電圧源、１１ Ｃ
ＣＤ、１３ ＡＧＣ回路、１４ Ａ／Ｄコンバータ、１
５ オンスクリーンディスプレイ、１６ ４６ ＬＰ
Ｆ、１７ ４７ＶＣＯ、２０ カメラ信号処理ブロッ
ク、２２ａ ２２ｂ Ｄ／Ａコンバータ、２３ クリス
タル発振器、２４ ２５ ２６ ２７ ３２ ４５ 分
周器、２８ ４４ 位相比較器、３０ タイミング発生
部、３１ ＣＣＤ駆動発生回路、４０ バーストロック
ブロック、４２ 同期分離回路、４３ カラーバースト
分離回路
Claims (2)
- 【請求項１】 撮像画像を撮像映像信号として出力する
撮像手段と、映像信号の記録再生が可能とされるビデオ
テープレコーダとを備えると共に、外部から供給される
映像信号を入力するためのライン入力手段が設けられた
カメラ一体型ビデオテープレコーダに備えられる信号処
理回路として、 入力された映像信号について少なくとも輝度信号成分と
クロマ信号成分とに分離する信号処理が可能な信号処理
手段と、 上記信号処理手段から出力された映像信号に対して所要
の画像信号を重畳させることのできるオンスクリーンデ
ィスプレイ手段と、 水晶発振子を備えて形成される水晶発振型電圧制御発振
手段に対して、所定の固定値による電圧を入力すること
で、副搬送波周波数ｆｓｃに基づいた基準発振周波数を
発生することのできる基準周波数発振手段と、 上記ビデオテープレコーダにより再生された再生映像信
号と、上記ライン入力手段により入力されたライン入力
映像信号の何れか一方を選択して入力し、入力された映
像信号から水平同期信号を抽出して出力することのでき
る水平同期信号抽出手段と、 入力信号として、上記基準発振周波数に基づく周波数信
号と上記水平同期信号抽出手段により抽出された水平同
期信号の何れか一方を入力して動作する第１のフェイズ
ロックドループ回路と、 入力信号として上記ライン入力信号から抽出した副搬送
波周波数を入力すると共に、上記水晶発振型電圧制御発
振手段を利用して動作する第２のフェイズロックドルー
プ回路と、 上記信号処理手段に対して撮像映像信号を入力したとき
には、上記基準発振周波数に基づく周波数信号を入力し
て動作させる第１のクロック発生手段の出力に基づいて
得られる周波数信号を上記信号処理手段、上記オンスク
リーンディスプレイ手段、及び上記撮像手段を形成する
光電変換手段に対して動作クロックとして供給し、 上記信号処理手段に対して再生映像信号を入力したとき
には、上記基準発振周波数に基づく周波数信号を上記信
号処理手段に対して動作クロックとして供給すると共
に、上記水平同期信号抽出手段により抽出された再生映
像信号の水平同期信号を入力して動作させる第１のクロ
ック発生手段の出力に基づいて得られる周波数信号を、
上記オンスクリーンディスプレイ手段に対して動作クロ
ックとして供給し、 上記信号処理手段に対してライン入力映像信号を入力し
たときには、上記第２のフェイズロックドループ回路の
出力に基づいて得られる周波数信号を上記信号処理手段
に対して動作クロックとして供給すると共に、上記水平
同期信号抽出手段により抽出されたライン入力映像信号
の水平同期信号を入力して動作する第１のクロック発生
手段の出力に基づいて得られる周波数信号を上記オンス
クリーンディスプレイ手段に対して動作クロックとして
供給するように動作を実行させる動作制御手段と、 を備えていることを特徴とする信号処理回路。 - 【請求項２】 撮像画像を撮像映像信号として出力する
撮像手段と、映像信号の記録再生が可能とされるビデオ
テープレコーダとを備えるカメラ一体型ビデオテープレ
コーダに備えられる信号処理回路として、 入力された映像信号について少なくとも輝度信号成分と
クロマ信号成分とに分離する信号処理が可能な信号処理
手段と、 上記信号処理手段から出力された映像信号に対して所要
の画像信号を重畳させることのできるオンスクリーンデ
ィスプレイ手段と、 副搬送波周波数ｆｓｃに基づいた基準発振周波数を発生
することのできる基準周波数発振手段と、 上記ビデオテープレコーダにより再生された再生映像信
号から水平同期信号を抽出して出力することのできる水
平同期信号抽出手段と、 入力信号として、上記基準発振周波数に基づく周波数信
号と上記水平同期信号抽出手段により抽出された水平同
期信号の何れか一方を入力して動作する第１のフェイズ
ロックドループ回路と、 上記信号処理手段に対して撮像映像信号を入力したとき
には、上記基準発振周波数に基づく周波数信号を入力し
て動作させる第１のクロック発生手段の出力に基づいて
得られる周波数信号を上記信号処理手段、上記オンスク
リーンディスプレイ手段、及び上記撮像手段を形成する
光電変換手段に対して動作クロックとして供給し、 上記信号処理手段に対して再生映像信号を入力したとき
には、上記基準発振周波数に基づく周波数信号を上記信
号処理手段に対して動作クロックとして供給すると共
に、上記水平同期信号抽出手段により抽出された再生映
像信号の水平同期信号を入力して動作させる第１のクロ
ック発生手段の出力に基づいて得られる周波数信号を、
上記オンスクリーンディスプレイ手段に対して動作クロ
ックとして供給するように動作を実行させる動作制御手
段と、 を備えていることを特徴とする信号処理回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9113249A JPH10304400A (ja) | 1997-04-30 | 1997-04-30 | 信号処理回路 |
| US09/067,033 US6421496B1 (en) | 1997-04-30 | 1998-04-28 | Camcorder signal processor having superimposition capability and dual PLL |
| KR1019980015290A KR19980081826A (ko) | 1997-04-30 | 1998-04-29 | 신호처리회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9113249A JPH10304400A (ja) | 1997-04-30 | 1997-04-30 | 信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10304400A true JPH10304400A (ja) | 1998-11-13 |
Family
ID=14607367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9113249A Withdrawn JPH10304400A (ja) | 1997-04-30 | 1997-04-30 | 信号処理回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6421496B1 (ja) |
| JP (1) | JPH10304400A (ja) |
| KR (1) | KR19980081826A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4200630B2 (ja) * | 2000-03-17 | 2008-12-24 | ソニー株式会社 | 映像記録再生装置及び映像記録再生方法 |
| US7071996B2 (en) * | 2002-07-19 | 2006-07-04 | Sun Microsystems, Inc. | Synchronizing video formats with dissimilar timing |
| US7342165B2 (en) * | 2005-09-02 | 2008-03-11 | Gotfried Bradley L | System, device and method for displaying a conductor and music composition |
| JP2007104364A (ja) * | 2005-10-05 | 2007-04-19 | Fujifilm Corp | カメラシステム及びデジタルカメラ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920005058B1 (ko) * | 1989-12-15 | 1992-06-26 | 주식회사 금성사 | 4화면 분할 표시 장치 |
| JPH03222584A (ja) * | 1990-01-29 | 1991-10-01 | Sony Corp | ビデオカメラの位相同期化装置 |
| DE69421309T2 (de) * | 1993-03-19 | 2000-04-13 | Canon K.K., Tokio/Tokyo | Digitale Videokamera und Aufzeichnungsvorrichtung |
| JPH09247627A (ja) * | 1996-03-05 | 1997-09-19 | Sony Corp | 記録媒体記録再生装置付ビデオカメラおよびその制御方法 |
-
1997
- 1997-04-30 JP JP9113249A patent/JPH10304400A/ja not_active Withdrawn
-
1998
- 1998-04-28 US US09/067,033 patent/US6421496B1/en not_active Expired - Fee Related
- 1998-04-29 KR KR1019980015290A patent/KR19980081826A/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US6421496B1 (en) | 2002-07-16 |
| KR19980081826A (ko) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10304400A (ja) | 信号処理回路 | |
| JP2603224B2 (ja) | カラービデオ信号記録再生装置 | |
| JP2861093B2 (ja) | カメラ一体型映像信号記録再生装置 | |
| JPH05199543A (ja) | デジタルビデオ信号処理回路 | |
| JP2773863B2 (ja) | 映像信号合成装置 | |
| JP3721616B2 (ja) | クロック同期装置およびクロック同期方法 | |
| JP3180624B2 (ja) | テレビジョンカメラ装置 | |
| JP3484928B2 (ja) | 映像信号記録再生装置 | |
| KR970003995Y1 (ko) | 외부신호 혼합회로 | |
| JPH05130644A (ja) | 画像処理用半導体集積回路装置 | |
| JP3214054B2 (ja) | カメラ一体型記録装置 | |
| KR19980027712A (ko) | 캠코더의 pip화면 디스플레이방법 및 그 장치 | |
| JPS63171092A (ja) | 画像信号記録装置 | |
| JPH09284806A (ja) | ビデオカメラ装置 | |
| JP3112078B2 (ja) | 画像記憶装置 | |
| JP3281454B2 (ja) | 撮像記録装置 | |
| JPH01106587A (ja) | カメラ一体型ｖｔｒ | |
| JPH11275381A (ja) | ビデオ信号処理装置 | |
| JPH10233990A (ja) | 撮像素子付き磁気記録再生装置及び磁気記録再生装置 | |
| JPS60180290A (ja) | テレビジヨン受像機 | |
| JPS63199596A (ja) | 映像信号処理装置 | |
| JPH0965360A (ja) | 映像信号スイッチング装置 | |
| JPH01305780A (ja) | カメラ一体型ｖｔｒ | |
| JPH06350965A (ja) | 磁気記録再生装置 | |
| JPH11284896A (ja) | 撮像装置および画像記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040706 |