JPS62107576A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPS62107576A JPS62107576A JP60247670A JP24767085A JPS62107576A JP S62107576 A JPS62107576 A JP S62107576A JP 60247670 A JP60247670 A JP 60247670A JP 24767085 A JP24767085 A JP 24767085A JP S62107576 A JPS62107576 A JP S62107576A
- Authority
- JP
- Japan
- Prior art keywords
- vertical
- signal
- horizontal
- circuit
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ノンインタレース用として作られた画像表
示装置を他のインタレース方式画像表示装置に同期化さ
せる画像表示装置に関するものである。
示装置を他のインタレース方式画像表示装置に同期化さ
せる画像表示装置に関するものである。
従来、この種の方式としては第３図に示すものがあった
。図において１はディジタル画像表示装置の表示系基本
クロックを発生させる発振器、２は例えば、ＣＲＴなど
の表示装置における、水平方向の１回の画面走査に対応
して水平方向画素数をカウントするための水平カウンタ
、３は垂直方向の１回の画面走査に対応して、垂直方向
の走査線数をカウントするための垂直カウンタ、４は水
平方向表示に関して、制御信号を発生させるための水平
表示制御信号発生回路、５は垂直方向の制御信号を発生
させるための垂直表示制御信号発生回路、６は複合映像
信号、７は外部から入力される複合映像信号から、複合
同期信号のみを抽出するための同期分離回路、８は複合
同期信号、９は複合同期信号８から垂直同期信号のみを
抽出する垂直同期分離回路、１０は垂直同期信号パルス
幅を２倍程度に広げるパルス幅制御回路、１０Ａは垂直
同期信号パルス幅を２倍程度に広げられたパルス幅拡大
垂直同期信号、１１は複合同期信号８と同期合わせな行
なうための同期回路、１２は垂直リセットパルス発生回
路、１３は複合同期信号８から水平リセットパルスを発
生する水平リセットパルス回路、１４は垂直カウンタリ
セット信号、１５は水平カウンタリセット信号、１６は
１周期が１水平周期である水平周期クロック、１７は水
平表示制御信号、１８は垂直表示制御信号である０ 次に動作について説明する。外部のたとえばテレビジョ
ン放送などの複合映像信号源から入力された複合映像信
号６は、前記、同期分離回路Ｔによって、映像信号成分
が取り除かれ、複合同期信号８として取り出される。さ
らにこの複合同期信号８は積分機能を有する垂直同期分
離回路９により垂直同期信号を抽出しパルス幅制御回路
１０により、垂直同期信号パルス幅を約２倍（水平周期
周期の約６倍）程度に広げる処理を行なったのち同期回
路１１により複合同期信号と同期合わせを行ない垂直リ
セットパルス発生回路１２により所望のパルス幅にした
垂直カウンタリセット信号１４を発生し、垂直カウンタ
３に加える。また複合同期信号から水平リセットパルス
発生回路１３により所望のパルス幅にした水平力ウソタ
リセット信号１５を発生し水平カウンタ２（−加える０
これらの時間的位置関係を第４図Ｃ二示す。第４図１＝
おいてＩＯＡはパルス幅制御回路１０より出力されるパ
ルス幅制御回路出力信号であり、パルス幅制御回路１０
により垂直同期信号のパルス幅を広げる際その立上がり
点Ｐおよび点Ｑの間（−くるよう操作し次の水平周期Ｒ
１、Ｒ２によって同期合わせな行なうことが重要であり
即ち、この操作によって水垂カウンタリセット信号１４
と水平カクンタリセット信号１５の位相関係が奇数フィ
ールドと偶数フィールドで等しくなり、その結果水平表
示制御信号１Ｔと垂直表示制御信号１８によりフレーム
メモリ等の読出し開始位置は画面上各フィールドで最左
端となる。
。図において１はディジタル画像表示装置の表示系基本
クロックを発生させる発振器、２は例えば、ＣＲＴなど
の表示装置における、水平方向の１回の画面走査に対応
して水平方向画素数をカウントするための水平カウンタ
、３は垂直方向の１回の画面走査に対応して、垂直方向
の走査線数をカウントするための垂直カウンタ、４は水
平方向表示に関して、制御信号を発生させるための水平
表示制御信号発生回路、５は垂直方向の制御信号を発生
させるための垂直表示制御信号発生回路、６は複合映像
信号、７は外部から入力される複合映像信号から、複合
同期信号のみを抽出するための同期分離回路、８は複合
同期信号、９は複合同期信号８から垂直同期信号のみを
抽出する垂直同期分離回路、１０は垂直同期信号パルス
幅を２倍程度に広げるパルス幅制御回路、１０Ａは垂直
同期信号パルス幅を２倍程度に広げられたパルス幅拡大
垂直同期信号、１１は複合同期信号８と同期合わせな行
なうための同期回路、１２は垂直リセットパルス発生回
路、１３は複合同期信号８から水平リセットパルスを発
生する水平リセットパルス回路、１４は垂直カウンタリ
セット信号、１５は水平カウンタリセット信号、１６は
１周期が１水平周期である水平周期クロック、１７は水
平表示制御信号、１８は垂直表示制御信号である０ 次に動作について説明する。外部のたとえばテレビジョ
ン放送などの複合映像信号源から入力された複合映像信
号６は、前記、同期分離回路Ｔによって、映像信号成分
が取り除かれ、複合同期信号８として取り出される。さ
らにこの複合同期信号８は積分機能を有する垂直同期分
離回路９により垂直同期信号を抽出しパルス幅制御回路
１０により、垂直同期信号パルス幅を約２倍（水平周期
周期の約６倍）程度に広げる処理を行なったのち同期回
路１１により複合同期信号と同期合わせを行ない垂直リ
セットパルス発生回路１２により所望のパルス幅にした
垂直カウンタリセット信号１４を発生し、垂直カウンタ
３に加える。また複合同期信号から水平リセットパルス
発生回路１３により所望のパルス幅にした水平力ウソタ
リセット信号１５を発生し水平カウンタ２（−加える０
これらの時間的位置関係を第４図Ｃ二示す。第４図１＝
おいてＩＯＡはパルス幅制御回路１０より出力されるパ
ルス幅制御回路出力信号であり、パルス幅制御回路１０
により垂直同期信号のパルス幅を広げる際その立上がり
点Ｐおよび点Ｑの間（−くるよう操作し次の水平周期Ｒ
１、Ｒ２によって同期合わせな行なうことが重要であり
即ち、この操作によって水垂カウンタリセット信号１４
と水平カクンタリセット信号１５の位相関係が奇数フィ
ールドと偶数フィールドで等しくなり、その結果水平表
示制御信号１Ｔと垂直表示制御信号１８によりフレーム
メモリ等の読出し開始位置は画面上各フィールドで最左
端となる。
従来のノンインタレース方式画像表示装置におけるイン
クレース方式への同期化は以上のようにしてなされてい
たので、垂直カウンタリセット信号が本来の垂直同期信
号位置よりも走査線数にして３本分遅れてしまい、外部
接続装置例えばプリンタ等を接続して画面をコピーしよ
うとした場合、プリンタ等は垂直カウンタリセット信号
位置よりクロック数をカウントし表示位置を決定してＩ
／）るので表示位置がずれてしまい、場合（＝よっては
画面の一部がコピーできない０さらには水平カウンタリ
セット信号を複合同期信号より発生させているので垂直
帰線消去期間フレームメモリ等の読出しタイミングが乱
れるなどの問題点があった０この発明は上記のような問
題点を解消するためになされたもので、ハードウェアを
増加することなくむしろ減少ができ、かつインタレース
方式への同期化することができる、ノンインクレース方
式における画像表示装置を得ることを目的とする０〔問
題点を解決するための手段〕 この発明に係る画像表示装置は複合同期信号から垂直同
期信号をそのまま分離抽出し、さらに複合同期信号の等
化パルス、垂直同期信号を抜きとり一連の水平同期信号
とし、この水平同期信号により前記の分離抽出した垂直
同期信号と同期をとることにより、垂直カウンタに入力
される垂直カウンタリセット信号を奇数フィールドと偶
数フィールドでＡ水平走査期間だけ遅延させるよう；ニ
ジたものである。
クレース方式への同期化は以上のようにしてなされてい
たので、垂直カウンタリセット信号が本来の垂直同期信
号位置よりも走査線数にして３本分遅れてしまい、外部
接続装置例えばプリンタ等を接続して画面をコピーしよ
うとした場合、プリンタ等は垂直カウンタリセット信号
位置よりクロック数をカウントし表示位置を決定してＩ
／）るので表示位置がずれてしまい、場合（＝よっては
画面の一部がコピーできない０さらには水平カウンタリ
セット信号を複合同期信号より発生させているので垂直
帰線消去期間フレームメモリ等の読出しタイミングが乱
れるなどの問題点があった０この発明は上記のような問
題点を解消するためになされたもので、ハードウェアを
増加することなくむしろ減少ができ、かつインタレース
方式への同期化することができる、ノンインクレース方
式における画像表示装置を得ることを目的とする０〔問
題点を解決するための手段〕 この発明に係る画像表示装置は複合同期信号から垂直同
期信号をそのまま分離抽出し、さらに複合同期信号の等
化パルス、垂直同期信号を抜きとり一連の水平同期信号
とし、この水平同期信号により前記の分離抽出した垂直
同期信号と同期をとることにより、垂直カウンタに入力
される垂直カウンタリセット信号を奇数フィールドと偶
数フィールドでＡ水平走査期間だけ遅延させるよう；ニ
ジたものである。
〔作用〕
この発明における画像表示装置は外部接続装置を接続し
て画面をコピーする際に画面の一部がコピーできずまた
画面上には現われないが垂直帰線消去期間時フレームメ
モリ等の読出しタイミングが乱れない。
て画面をコピーする際に画面の一部がコピーできずまた
画面上には現われないが垂直帰線消去期間時フレームメ
モリ等の読出しタイミングが乱れない。
以下、この発明の一実施例を図について説明する。第１
図と同一部分を同一符号で示す第１図において、９Ａは
垂直同期信号、１１Ａは水平同期信号等化回路出力信号
と同期合わせな行なうための同期回路、１４Ａは垂直カ
ウンタリセット信号、１５Ａは水平カウンタリセット信
号、１９は複合同期信号８の等化パルス、垂直同期信号
９人を抜きとり一連の水平同期信号とする水平同期信号
等化回路、１９Ａは水平同期信号等化回路の出力信号で
ある。次に動作について説明する。外部のたとえば、テ
レビジョン放送などの複合映像信号源から入力された複
合映像信号６は、前記同期分離回路７によって映像信号
成分が取り除かれ、複合同期信号８として取り出される
。さらにこの複合同期信号８から垂直同期分離回路９に
よりデジタル的に垂直同期信号９Ａのみを抽出する。さ
らにこの複合同期信号８から水平同期信号等化回路１９
により等化パルス、垂直同期信号９Ａを抜きとり一連の
水平同期信号とし同期回路１１により垂直同期信号９Ａ
と水平同期信号等化回路出力信号１９Ａとにより同期を
とり、垂直リセットパルス発生回路１２により垂直カウ
ンタリセット信号１４Ａを垂直カウンタ３に加える。ま
た水平リセットパルス発生回路１３により水平カウンタ
リセット信号１５Ａを発生させ水平カウンタ２に加える
ことにより垂直カウンタリセット信号１４Ａと水平カウ
ンタリセット信号１５Ａの位相関係が奇数フィールドと
偶数フィールドで等しくなり、水平表示制御信号１７と
垂直表示制御信号１８によりフレームメモリ等の読出し
開始位置は画面上各フィールドで最左端となる。なお垂
直カウンタリセット信号１４Ａは複合同期信号８から垂
直同期信号９Ａをそのまま分離抽出し水平同期信号等化
回路出力信号１９Ａとにより同期をとることにより遅れ
を走査線にして４本分以下におさえることができ、外部
接続装置例えばプリンタを接続して画面をコピーする際
画面の一部がコピーできないという現象はなく、さらに
垂直帰線消去期間時フレームメモリ等の読み出しタイミ
ングが乱れるという事態もなくなる。これらの動作の時
間的な位置関係を第４図に示す。第２図において８は複
合同期信号、９Ａは垂直同期信号、１４Ａは垂直カウン
タリセット回路、１９Ａは水平同期信号等化回路出力信
号である。なお、上記実施例では外部入力複合映像信号
のインクレース比は２：１の場合を示したがｎ：］（ｎ
は整数）の場合にも同様の効果を奏する。また上記実施
例では、画素および走査線数をカウントするカウンタと
表示制御信号発生回路がハードウェア的に分離されてい
たが、たとえば１′ｆツブ化されたＣＲＴコントローラ
など、一体化されたものに対しても同様の考え方でイン
クレース方式への同期化が可能である。
図と同一部分を同一符号で示す第１図において、９Ａは
垂直同期信号、１１Ａは水平同期信号等化回路出力信号
と同期合わせな行なうための同期回路、１４Ａは垂直カ
ウンタリセット信号、１５Ａは水平カウンタリセット信
号、１９は複合同期信号８の等化パルス、垂直同期信号
９人を抜きとり一連の水平同期信号とする水平同期信号
等化回路、１９Ａは水平同期信号等化回路の出力信号で
ある。次に動作について説明する。外部のたとえば、テ
レビジョン放送などの複合映像信号源から入力された複
合映像信号６は、前記同期分離回路７によって映像信号
成分が取り除かれ、複合同期信号８として取り出される
。さらにこの複合同期信号８から垂直同期分離回路９に
よりデジタル的に垂直同期信号９Ａのみを抽出する。さ
らにこの複合同期信号８から水平同期信号等化回路１９
により等化パルス、垂直同期信号９Ａを抜きとり一連の
水平同期信号とし同期回路１１により垂直同期信号９Ａ
と水平同期信号等化回路出力信号１９Ａとにより同期を
とり、垂直リセットパルス発生回路１２により垂直カウ
ンタリセット信号１４Ａを垂直カウンタ３に加える。ま
た水平リセットパルス発生回路１３により水平カウンタ
リセット信号１５Ａを発生させ水平カウンタ２に加える
ことにより垂直カウンタリセット信号１４Ａと水平カウ
ンタリセット信号１５Ａの位相関係が奇数フィールドと
偶数フィールドで等しくなり、水平表示制御信号１７と
垂直表示制御信号１８によりフレームメモリ等の読出し
開始位置は画面上各フィールドで最左端となる。なお垂
直カウンタリセット信号１４Ａは複合同期信号８から垂
直同期信号９Ａをそのまま分離抽出し水平同期信号等化
回路出力信号１９Ａとにより同期をとることにより遅れ
を走査線にして４本分以下におさえることができ、外部
接続装置例えばプリンタを接続して画面をコピーする際
画面の一部がコピーできないという現象はなく、さらに
垂直帰線消去期間時フレームメモリ等の読み出しタイミ
ングが乱れるという事態もなくなる。これらの動作の時
間的な位置関係を第４図に示す。第２図において８は複
合同期信号、９Ａは垂直同期信号、１４Ａは垂直カウン
タリセット回路、１９Ａは水平同期信号等化回路出力信
号である。なお、上記実施例では外部入力複合映像信号
のインクレース比は２：１の場合を示したがｎ：］（ｎ
は整数）の場合にも同様の効果を奏する。また上記実施
例では、画素および走査線数をカウントするカウンタと
表示制御信号発生回路がハードウェア的に分離されてい
たが、たとえば１′ｆツブ化されたＣＲＴコントローラ
など、一体化されたものに対しても同様の考え方でイン
クレース方式への同期化が可能である。
以上のように、この発明によればインクレース表示にお
ける各表示フィールドごとに、垂直カウンタリセットパ
ルスを時間遅魅なく時間的に移動させるように構成した
ので、インタレース方式画像表示装置における同期化回
路を八−ドウエアの増加なしで、むしろ減少して構成で
きおかつ外部接続装置に対して問題点がなくなる効果が
ある。
ける各表示フィールドごとに、垂直カウンタリセットパ
ルスを時間遅魅なく時間的に移動させるように構成した
ので、インタレース方式画像表示装置における同期化回
路を八−ドウエアの増加なしで、むしろ減少して構成で
きおかつ外部接続装置に対して問題点がなくなる効果が
ある。
＄１図は本発明によるノンインタレース方式画像表示装
置のインタレース方式への同期化回路構成図、第２図は
本発明による同期化タイミング図、第３図は従来のノン
インクレース方式画像表示装置のインタレース方式への
同期化回路構成図、第４図は従来の同期化タイミング図
である０２は水平カウンタ、３は垂直カウンタ、４は水
平表示制御信号発生回路、５は垂直表示制御信号発生回
路、６は複合映像信号、７は同期分離回路、１１は同期
回路、１４は垂直カウンタリセット信号、１５は水平カ
ウンタリセット信号０なお、図中、同一符号は同一、又
は相当部分を示す。 特許出願人 三菱電機株式会社 （外２名） 端トヤー会父 幣斜ｐや−全父 第４図 ｄ：ｊｌｉＩｌｌｖＭｌ ｉ号ｍＷ：’ｆ＋諦Ｗ手
続補正書（自発）
置のインタレース方式への同期化回路構成図、第２図は
本発明による同期化タイミング図、第３図は従来のノン
インクレース方式画像表示装置のインタレース方式への
同期化回路構成図、第４図は従来の同期化タイミング図
である０２は水平カウンタ、３は垂直カウンタ、４は水
平表示制御信号発生回路、５は垂直表示制御信号発生回
路、６は複合映像信号、７は同期分離回路、１１は同期
回路、１４は垂直カウンタリセット信号、１５は水平カ
ウンタリセット信号０なお、図中、同一符号は同一、又
は相当部分を示す。 特許出願人 三菱電機株式会社 （外２名） 端トヤー会父 幣斜ｐや−全父 第４図 ｄ：ｊｌｉＩｌｌｖＭｌ ｉ号ｍＷ：’ｆ＋諦Ｗ手
続補正書（自発）
Claims (1)
- 水平方向の画素数に対応してカウントされる水平カウン
タと、垂直方向の走査線数に対応してカウントされる垂
直カウンタと、画像の表示に必要な上記水平および垂直
方向の制御信号を作成する水平表示制御信号発生回路お
よび垂直表示制御信号発生回路とを有し、フレームメモ
リ内部に記憶されたノンインタレースデジタルの画像信
号と、外部より入力されるインタレース方式複合映像信
号とを混合して、上記画像の重畳表示を行なうノンイン
タレースの画像表示装置において、前記外部入力インタ
レース方式複合映像信号の複合同期信号から水平同期信
号、等化パルスを除去して垂直同期信号を抜き出す垂直
同期信号分離回路と複合同期信号から等化パルス、垂直
同期信号を除去し連続した水平同期信号を抜き出す水平
同期信号分離回路を備え抜き出した前記垂直、水平同期
信号を合成してインタレース方式における各表示フイー
ルドごとに、時間的にずれたリセツト信号とする画像表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60247670A JPS62107576A (ja) | 1985-11-05 | 1985-11-05 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60247670A JPS62107576A (ja) | 1985-11-05 | 1985-11-05 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62107576A true JPS62107576A (ja) | 1987-05-18 |
Family
ID=17166912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60247670A Pending JPS62107576A (ja) | 1985-11-05 | 1985-11-05 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62107576A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6195130B1 (en) | 1997-08-22 | 2001-02-27 | Nec Corporation | Vertical timing signal generating circuit |
-
1985
- 1985-11-05 JP JP60247670A patent/JPS62107576A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6195130B1 (en) | 1997-08-22 | 2001-02-27 | Nec Corporation | Vertical timing signal generating circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910006295B1 (ko) | 텔레비전 수상기 | |
| JP2502829B2 (ja) | 画像表示装置 | |
| EP0096627A2 (en) | Interactive computer-based information display system | |
| EP0746154B1 (en) | A subpicture signal vertical compression circuit | |
| EP0516046B1 (en) | Image pickup system | |
| JPS62107576A (ja) | 画像表示装置 | |
| JPS61264386A (ja) | ノンインタレ−ス方式画像表示装置のインタレ−ス方式への同期化方法 | |
| JP3710358B2 (ja) | 画面表示制御方法および装置 | |
| KR970004186B1 (ko) | 2대의 카메라를 사용한 영상 분할회로 | |
| JPH1023318A (ja) | 高速度カメラシステム | |
| JPH033029Y2 (ja) | ||
| JPS6019374A (ja) | テレビジョン受像機 | |
| JP3276254B2 (ja) | 水平同期パルス分離回路 | |
| JP3008382B2 (ja) | Ｐａｌ用信号変換回路およびそれを用いたｐａｌ用ビデオ信号生成方法 | |
| JPH0822046B2 (ja) | 映像信号読取装置 | |
| JP2592264B2 (ja) | ビデオ信号発生装置 | |
| JPH024189B2 (ja) | ||
| JPH0430789B2 (ja) | ||
| JPH04248782A (ja) | サイドパネル方式ワイドアスペクトテレビジョン受像機 | |
| JPH04195192A (ja) | 同期信号発生装置 | |
| JPH1013703A (ja) | 垂直位相調整回路 | |
| JPH01126012A (ja) | 発振出力制御回路 | |
| KR19980030984A (ko) | 입체 영상 신호 처리 장치 및 방법 | |
| JPH04351083A (ja) | マルチダウンコンバータ用同期信号発生回路 | |
| JPH1141485A (ja) | 同期信号生成方法および同期信号生成回路ならびにテレビジョン受信機 |