JPH11136538A - 同期信号発生装置 - Google Patents

Abstract

(57)【要約】 【課題】 コンピュータディスプレイ等の映像信号の処
理に関し、水平同期信号との位相が安定した垂直同期パ
ルスを得ることができ、しかも、水平同期信号に同期し
たクロックをカウントするカウンタの計数量が小さい同
期信号発生装置を提供することを目的とする。 【解決手段】 水平同期信号（Ｈｓｙｎｃ）に基づいて
垂直同期期間（Ｎ）を検出するカウンタ（８Ｒ）と、入
力される垂直同期信号（Ｖｓｙｎｃ）の内、所定範囲の
垂直同期期間を有する垂直同期信号（Ｖｓｙｎｃ）に対
しては、これに同期した垂直同期パルス（Ｖｄ）を出力
し、所定範囲の垂直同期期間を有しない垂直同期信号が
入力されたときには所定の垂直同期期間を有するパルス
（Ｓｑ）を選択して出力する出力切替器（１４）を備え
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータディ
スプレイ等の映像表示機器で表示される映像信号処理機
器に用いられる同期信号発生装置に関する。

【０００２】

【従来の技術】以下に、図４および図５を参照して、従
来の同期信号発生装置について説明する前に、映像表示
機器における同期信号発生装置の役割について簡単に述
べる。テレビジョン、ビデオテープレコーダ、及びコン
ピュータ等の映像信号源からの映像出力を、テレビジョ
ン受信機やコンピュータディスプレイなどの映像表示機
器で画像表示するには、これら映像信号源からの出力さ
れる映像信号に含まれる水平同期信号および垂直同期信
号が互いに同期且つ安定していることが重要である。し
かしながら、映像信号の通る伝送路から受ける種々の影
響や、映像信号の入力切替などの操作によって、これら
水平同期信号および垂直同期信号の周期や位相が変動す
る。このような同期信号の変動が映像信号を不安定にす
る。その結果、映像信号から再生表示される画像も不安
定且つ品質の劣ったものになる。

【０００３】伝送路や入力切替に起因する同期信号の不
安定を解消する為に、従来、映像信号源から映像信号の
入力を受ける受信機器側で以下に述べる対策が講じられ
ている。つまり、受信機において、同期の基準となる安
定した水平同期パルスおよび垂直同期パルスを生成す
る。これらの安定した水平および垂直の同期パルスを、
入力された映像信号に含まれる水平同期信号Ｈｓｙｎｃ
と垂直同期信号Ｖｓｙｎｃとそれぞれ同期させて映像信
号を安定させる。このようにして、安定化された映像信
号に基づいて画像表示が行われる。

【０００４】同期基準水平同期パルスおよび垂直同期パ
ルスの生成には、基準クロックに基づいて駆動されるカ
ウンタを用いて水平同期期間および垂直同期期間を計数
する、いわゆる水平および垂直カウントダウン方式の同
期信号発生装置が用いられる。

【０００５】図４に、従来の同期信号発生装置の一例と
して、テレビジョン受信機に用いられる水平および垂直
カウントダウン方式の同期信号発生装置を示す。本例に
おける同期信号発生装置ＳＳＧｃは、第１の入力ポート
Ｐｉｈ、第２の入力ポートＰｉｖ、位相比較器２、電圧
制御発振器（ＶＯＣ）３、第１の分周器４、第２の分周
器５、トリガ発生器７、カウンタ８、パルス発生器９、
第１の出力ポートＰｏｈｐ、および第２の出力ポートＰ
ｏｖｐより構成されている。

【０００６】入力ポートＰｉｈおよび入力ポートＰｉｖ
は、外部の映像信号源（図示せず）に接続されて、映像
信号に含まれる水平同期信号Ｈｓｙｎｃおよび垂直同期
信号Ｖｓｙｎｃそれぞれの入力を受ける。第１の分周器
４は入力周波数の１／ｎの周波数を有する出力波を発生
し、第２の分周器５は入力周波数の２／ｎの出力波を発
生する。つまり第１分周器４および第２の分周器５の分
周比はそれぞれ、１／ｎおよび２／ｎである。本例で
は、ｎ＝３２に設定されているので、分周器４の分周比
は１／３２であり、分周器５の分周比は１／１６にな
る。

【０００７】なお、位相比較器２、電圧制御発振器３、
および第１の分周器４は、互いに接続されてＰＬＬ回路
２０を構成している。電圧制御発振器３は、位相比較器
２から入力される電圧に基づいて、所定の周波数Ｆ（周
期Ｐ＝１／Ｆ）を有する第１のクロックパルＳｃｋ１を
生成する。第１の分周器４は、電圧制御発振器３から入
力されるクロックパルスＳｃｋ１の周期を１／３２に分
周して、周波数がＦ・３２（周期Ｈ＝１／（Ｆ・３
２））を有するクロックパルスを水平同期パルスＨｄと
して位相比較器２および出力ポートＰｏｈｐに出力す
る。位相比較器２は、入力ポートＰｉｈから入力される
水平同期信号Ｈｓｙｎｃと、分周器４から入力される水
平同期パルスＨｄとの位相差に応じた制御電圧Ｖｃを発
生して、この制御電圧Ｖｃを電圧制御発振器３に出力す
る。

【０００８】電圧制御発振器３は制御電圧Ｖｃに基づい
て、周期Ｐが１／Ｆで、且つ水平同期信号Ｈｓｙｎｃに
同期したクロックパルスＳｃｋ１を生成する。それゆえ
に、第１の分周器４によって第１のクロックパルスＳｃ
ｋ１を分周して生成される水平同期パルスＨｄは、水平
同期信号Ｈｓｙｎｃに同期すると共に、位相も水平同期
信号Ｈｓｙｎｃにロックされている。

【０００９】第２の分周器５は、ＰＬＬ回路２０の電圧
制御発振器３に接続されて、第１のクロックパルスＳｃ
ｋ１の入力を受ける。そして、分周器５は、第１のクロ
ックパルスＳｃｋ１の周期を１／１６に分周して、Ｈ／
２周期を有する第２のクロックパルスＳｃＫ２生成し、
これをカウンタ８に出力する。

【００１０】なお、第２の分周器５から出力されるクロ
ックパルスＳｃＫ２の周期をＨ／２、つまり周波数では
水平同期信号Ｈｓｙｎｃの２倍としている。この理由
は、たとえばＮＴＳＣ方式の場合、２フィールドで走査
線数が５２５本の整数値であり、偶数フィールドと奇数
フィールドで同じタイミングで垂直同期パルスＶｄを発
生させるためには、２６２.５Ｈ＝５２５・(Ｈ／２)を
カウントできなければならないからである。すなわち、
Ｈ／２の周期とするのが有利であるからである。

【００１１】一方、トリガ発生器７は、入力ポートＰｉ
ｖから入力された垂直同期信号Ｖｓｙｎｃに応答して、
トリガパルスｔｐを生成する。カウンタ８は、トリガ発
生器７に接続されてトリガパルスｔｐの入力を受けると
共に、分周器５に接続されてクロックパルスＳｃＫ２の
入力を受ける。カウンタ８は、トリガパルスｔｐにより
リセットされた後、クロックパルスＳｃＫ２のパルスを
カウントしてカウント値Ｎを示すカウント信号Ｓｎを生
成する。

【００１２】カウンタ８は、そのカウント値Ｎが１垂直
同期周期に相当するカウント値Ｎｖより所定のパルス数
だけ小さいカウント値Ｎｖｐに達した時に、ローレベル
になるゲート信号Ｓｇを生成する。このゲート信号Ｓｇ
は、トリガパルスｔｐによってカウント値Ｎがゼロにリ
セットされた時点で、ローレベルからハイレベルに戻
る。本例においては、ＮｖｐはＮｖ−１に設定される。
つまり、カウント値Ｎが、Ｎｖ−２からＮｖ−１になっ
た時刻Ｔｎｖｐから、トリガパルスｔｐでカウント値Ｎ
がリセットされる時刻Ｔｒｓｔまでの期間の間だけ、ゲ
ート信号Ｓｇはローレベルに保たれる。

【００１３】トリガ発生器７は、さらにカウンタ８に接
続されて、ゲート信号Ｓｇの入力を受ける。ゲート信号
Ｓｇによって、時刻Ｔｎｖｐから時刻Ｔｒｓｔの間、ト
リガ発生器７のゲートは開かれる。これにより、カウン
タ８がカウント動作している途中で、入力ポートＰｉｖ
に雑音が入力されて不意にカウント値Ｎがリセットされ
てしまうことが防止される。

【００１４】パルス発生器９は、トリガ発生器７に接続
されてトリガパルスｔｐの入力を受けると共に、カウン
タ８に接続されてカウント信号Ｓｎの入力を受ける。パ
ルス発生器９にトリガ発生器７からのトリガパルスｔｐ
が入力された時に、パルス発生器９はリセットされて垂
直同期パルスＶｄはローレベルとなる。カウンタ８のカ
ウント値Ｎが１から２に変化する時点で、垂直同期パル
スＶｄはハイレベルになる。よって、パルス発生器９か
らは、カウント値Ｎが０および１の期間だけローレベル
となる垂直同期パルスＶｄが生成され、これが出力ポー
トＰｏｖｐから出力される。

【００１５】なお、ここでは、パルス発生器９は、カウ
ンタ８のカウント値Ｎが１から２に変化する時点でハイ
レベルを出力するようにしているが、他のカウント値の
大小に応じてハイレベルになるタイミングを変更するこ
とで、垂直同期パルスＶｄのローレベルの期間を任意に
変更することができる。

【００１６】次に、図５に示すフローチャートを参照し
て、上述の同期信号発生装置ＳＳＧｃの動作について述
べる。同図において、横軸に時間ｔの経過を示し、縦軸
に時間軸ｔの各時刻における水平同期信号Ｈｓｙｎｃ、
水平同期パルスＨｄ、クロックパルスＳｃＫ２、垂直同
期信号Ｖｓｙｎｃ、トリガパルスｔｐ、垂直同期パルス
Ｖｄ、カウント値Ｎ、およびゲート信号Ｓｇそれぞれの
挙動を示してしている。

【００１７】水平同期信号Ｈｓｙｎｃは、時刻ｔ１、ｔ
３、ｔ６、およびｔ８に更新されている。なお、これら
の各時刻間の期間がそれぞれ１水平同期周期Ｈである。
前述のように、水平同期パルスＨｄの周期は水平同期信
号Ｈｓｙｎｃに同期かつロックされているので、水平同
期信号Ｈｓｙｎｃと同様に時刻ｔ１、ｔ３、ｔ６、およ
びｔ８で更新されている。

【００１８】クロックパルスＳｃＫ２の周期は、上述の
ようにＨ／２であるので、時刻ｔ１、ｔ２、ｔ３、ｔ
５、ｔ６、ｔ７、ｔ８、およびｔ１０に更新される。つ
まり、これらの各時刻間の期間がそれぞれ１水平同期周
期Ｈの半周期Ｈ／２である。垂直同期信号Ｖｓｙｎｃ
は、本例では、時刻ｔ４で１垂直同期期間が終了してい
る。つまり、時刻ｔ３と時刻ｔ４の間でカウント値Ｎは
Ｎｖになる。ゆえに、時間を遡って、時刻ｔ３と時刻ｔ
２の間のカウント値ＮはＮｖ−１であり、時刻ｔ２と時
刻ｔ１の間のカウント値ＮはＮｖ−２である。つまり時
刻ｔ２が前述の時刻Ｔｎｖｐであり、時刻ｔ４が前述の
時刻Ｔｒｓｔに対応している。水平同期信号Ｈｓｙｎｃ
の位相が変わる時刻ｔ３から所定の時間τ遅れた時刻ｔ
４に、垂直同期信号Ｖｓｙｎｃの位相が変わっている。
つまり、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙ
ｎｃの位相は、時間τだけずれている。この位相ずれ
は、映像信号が伝送路を通過する際に受ける様々な影響
あるいは入力の切り替え等の影響により必然的に生じる
ものである。

【００１９】トリガ発生器７は、垂直同期信号Ｖｓｙｎ
ｃに応答して、時刻ｔ４でトリガパルスｔｐを生成す
る。パルス発生器９の出力である垂直同期パルスＶｄ
は、時刻ｔ４にトリガパルスｔｐの入力を受けて、ハイ
レベルからローレベルに変わる。カウンタ８のカウント
値Ｎがここでは１から２に変化する時刻ｔ６で、垂直同
期パルスＶｄはローレベルからハイレベルになる。この
ように、垂直同期パルスＶｄは、カウント値Ｎが０およ
び１である時刻ｔ４から時刻ｔ６の期間Ｔｏだけローレ
ベルとなる垂直同期パルスＶｄが生成され、これが出力
ポートＰｏｖｐから出力される。

【００２０】なお、本例において、カウンタ８のカウン
ト値Ｎが１から２に変化する時点で、パルス発生器９は
ハイレベルを出力するように設定されているが、他のカ
ウント値の大小に応じてハイレベルになるタイミングを
変更することで、垂直同期パルスＶｄのローレベルの期
間Ｔｏを任意に変更することができる。

【００２１】

【発明が解決しようとする課題】しかしながら、図４お
よび図５に一例を示した従来の同期信号発生装置におい
ては、水平同期周期Ｈの１／２の周期をもつクロックパ
ルスをカウンタ８でカウントするため、１フィールド当
たりの走査線数の２倍以上をカウントできるカウンタ８
を必要とする。つまり、映像信号の走査線数が多いほ
ど、カウンタ８も計数量の大きいものを使用する必要が
ある。たとえば、コンピュータディスプレイ等のように
１フィールドの走査線数が１２００本以上あるような場
合には、カウンタ８は、その倍の２４００以上の値をカ
ウントできる性能が必要となる。一般に、カウンタの計
数量が大きくなるほど、回路を高速動作させるのは困難
になるため、同期信号発生装置を高速動作が要求される
デジタルＬＳＩで実現することが非常に難しい。

【００２２】また、入力端子Ｐｉｈから入力される水平
同期信号Ｈｓｙｎｃと出力ポートＰｏｈｐから出力され
る水平同期パルスＨｄとは、ＰＬＬ回路２０によって互
いに同期し、かつ位相もロックするように制御されてい
る。しかし、出力ポートＰｏｖｐおよびＰｏｈｐからそ
れぞれ出力される垂直同期パルスＶｄと水平同期パルス
Ｈｄとは、必ずしも位相が一致していない。すなわち、
垂直同期信号Ｖｓｙｎｃに応答してトリガ発生器７から
発生されるトリガパルスｔｐによってカウンタ８がリセ
ットされると共に、パルス発生器９の出力である垂直同
期パルスＶｄがローレベルとなる。さらにカウンタ８の
カウント値Ｎが所定の値（本例では、１から２への切り
替わりの時点）に達する時に、パルス発生器９の出力が
ハイレベルになる。

【００２３】それゆえに、伝送路あるいは入力の切り替
え等の影響に起因する垂直同期信号Ｖｓｙｎｃと水平同
期信号Ｈｓｙｎｃの位相ずれτにより、垂直同期パルス
Ｖｄの位相は、水平同期信号Ｈｓｙｎｃおよび水平同期
パルスＨｄの位相と一致せず、所定時間τずれたままと
なる。その結果、位相ずれの時間τの大小によって、垂
直同期パルスＶｄのローレベルの期間Ｔｏも変動する。
そのために、この垂直同期信号発生装置を、たとえば、
液晶表示装置のような表示装置に対して使用した場合に
は、その表示装置は正しく駆動できない。

【００２４】本発明は、水平同期信号との位相が安定し
た垂直同期パルスを得ることができ、更にカウンタの計
数量を抑制できる同期信号発生装置を提供することを目
的とする。

【００２５】

【課題を解決するための手段および発明の効果】第１の
発明は、入力される映像信号の水平同期信号に基づい
て、映像信号の垂直同期信号に同期する垂直同期パルス
を生成する同期信号発生装置であって、水平同期信号に
同期した第１のクロック信号を生成する第１のクロック
信号生成器と、第１のクロック信号をカウントして、垂
直同期信号の垂直同期期間を検出するカウント器と、検
出された垂直同期期間に基づいて、入力される垂直同期
信号が垂直同期期間を有する期間を検出する垂直同期期
間検出器と、入力される垂直同期信号が検出された垂直
同期期間の第１の所定の期間範囲内に垂直同期を有する
場合には、垂直同期信号に同期した垂直同期パルスを出
力し、入力される垂直同期信号が第１の所定の期間範囲
内に垂直同期を有しない場合は、第２の所定の垂直同期
期間を有する垂直同期パルスを発生する垂直同期パルス
生成器とを備え、入力された水平同期信号と垂直同期パ
ルスの位相を一定に保つことを特徴とする。

【００２６】上記のように、第１の発明においては、水
平同期信号に同期した第１のクロック信号に基づいて垂
直同期期間を検出する。その検出された垂直同期期間に
実際に入力された垂直同期信号の垂直同期の有無に応じ
て、実際の垂直同期信号と自己発生させたパルス信号の
一方を選択して垂直同期パルスを合成する。これによ
り、実際には垂直同期信号が入力されていない場合で
も、垂直同期信号に同期した垂直同期パルスを生成でき
る。

【００２７】第２の発明は、第１の発明において、垂直
同期パルス生成器は、垂直同期パルスによって、カウン
ト器のカウント値をリセットするカウントリセット器
と、カウント値が１垂直同期期間より所定の数だけ大き
い場合には入力される垂直同期信号を選択し、それ以外
の場合には垂直パルスを選択する切替器とを含み、垂直
同期パルスは、垂直同期信号と垂直パルスを択一的に合
成して生成されることを特徴とする。

【００２８】上記のように、第２の発明においては、垂
直同期期間を検出するカウンタに垂直同期パルスをフィ
ードバックすることによって、生成される垂直同期パル
スが垂直同期信号に対してずれていくのを防止できる。

【００２９】第３の発明は、第２の発明において、第１
のクロック信号生成器は、入力される水平同期信号の周
期の１／ｎ倍、ｎは整数、である周期を有する第１のク
ロックパルスを発生する第１のクロックパルス発生器
と、第１のクロックパルスを１／ｎ分周して第１のクロ
ック信号を生成する第１の分周器と、第１のクロック信
号と水平同期信号との位相差を検出して、第１のクロッ
クパルス発生器を制御する位相比較器とを含み、カウン
ト器は、水平同期信号の周期と同一の周期を有する第１
のクロック信号のパルスをカウントすることを特徴とす
る。

【００３０】上記のように、第３の発明においては、水
平同期信号の周期と同一の周期を有する第１のクロック
信号のパルスをカウントするので、カウンタの計数量を
抑制できる。

【００３１】第４の発明は、第２の発明において、さら
に、第１のクロックパルスを２／ｎ分周して、水平同期
期間の１／２の周期を有する第２のクロックパルスを発
生する第２の分周器と、第２のクロックパルスを遅延さ
せて第３のクロックパルスを生成する遅延器と、第３の
クロックパルスに応じて、切替器の出力を保持する保持
器とを備える。

【００３２】第５の発明は、第２の発明において、さら
に、カウント値と垂直同期パルスに基づいて、切替器に
よる入力される垂直同期信号と垂直パルスとの選択を制
御する切替制御器とを備え、切替制御器は、垂直同期パ
ルスがロー且つ水平同期パルスが入力される時刻より所
定の時刻迄の期間は、垂直同期信号を選択するように切
替器を制御することを特徴とする。

【００３３】第６の発明は、入力される映像信号の水平
同期信号に基づいて、映像信号の垂直同期信号に同期す
る垂直同期パルスを生成する同期信号発生方法であっ
て、水平同期信号に同期した第１のクロック信号を生成
する第１のクロック信号生成ステップと、第１のクロッ
ク信号をカウントして、垂直同期信号の垂直同期期間を
検出するカウントステップと、検出された垂直同期期間
に基づいて、入力される垂直同期信号が垂直同期期間を
有する期間を検出する垂直同期期間検出ステップと、入
力される垂直同期信号が検出された垂直同期期間の第１
の所定の期間範囲内に垂直同期を有する場合には、垂直
同期信号に同期した垂直同期パルスを出力し、入力され
る垂直同期信号が第１の所定の期間範囲内に垂直同期を
有しない場合は、第２の所定の垂直同期期間を有する垂
直同期パルスを発生する垂直同期パルス生成ステップと
を備え、入力された水平同期信号と垂直同期パルスの位
相を一定に保つことを特徴とする。

【００３４】上記のように、第６の発明においては、水
平同期信号に同期した第１のクロック信号に基づいて垂
直同期期間を検出する。その検出された垂直同期期間に
実際に入力された垂直同期信号の垂直同期の有無に応じ
て、実際の垂直同期信号と自己発生させたパルス信号の
一方を選択して垂直同期パルスを合成する。これによ
り、実際には垂直同期信号が入力されていない場合で
も、垂直同期信号に同期した垂直同期パルスを生成でき
る。

【００３５】第７の発明は、第６の発明において、垂直
同期パルス生成ステップは、垂直同期パルスによって、
カウントステップのカウント値をリセットするカウント
リセットステップと、カウント値が１垂直同期期間より
所定の数だけ大きい場合には入力される垂直同期信号を
選択し、それ以外の場合には垂直パルスを選択する切替
ステップとを含み、垂直同期パルスは、垂直同期信号と
垂直パルスを択一的に合成して生成されることを特徴と
する。

【００３６】上記のように、第７の発明においては、垂
直同期期間を検出するカウンタに垂直同期パルスをフィ
ードバックすることによって、生成される垂直同期パル
スが垂直同期信号に対してずれていくのを防止できる。

【００３７】第８の発明は、第７の発明において、第１
のクロック信号生成ステップは、入力される水平同期信
号の周期の１／ｎ倍、ｎは整数、である周期を有する第
１のクロックパルスを発生する第１のクロックパルス発
生ステップと、第１のクロックパルスを１／ｎ分周して
第１のクロック信号を生成する第１の分周ステップと、
第１のクロック信号と水平同期信号との位相差を検出す
る位相比較ステップとを含み、第１のクロックパルス発
生ステップは検出された位相差に基づいて、第１のクロ
ックパルスを生成し、カウントステップは、水平同期信
号の周期と同一の周期を有する第１のクロック信号のパ
ルスをカウントすることを特徴とする。

【００３８】上記のように、第８の発明においては、水
平同期信号の周期と同一の周期を有する第１のクロック
信号のパルスをカウントするので、カウンタの計数量を
抑制できる。

【００３９】第９の発明は、第７の発明において、さら
に、第１のクロックパルスを２／ｎ分周して、水平同期
期間の１／２の周期を有する第２のクロックパルスを発
生する第２の分周ステップと、第２のクロックパルスを
遅延させて第３のクロックパルスを生成する遅延ステッ
プと、第３のクロックパルスに応じて、切替ステップの
出力を保持する保持ステップとを備える。

【００４０】第１０の発明は、第７の発明において、さ
らに、カウント値と垂直同期パルスに基づいて、切替ス
テップによる入力される垂直同期信号と垂直パルスとの
選択を制御する切替制御ステップとを備え、切替制御ス
テップは、垂直同期パルスがロー且つ水平同期パルスが
入力される時刻より所定の時刻（Ｎｖ−１）迄の期間
は、垂直同期信号を選択するように切替ステップを制御
することを特徴とする。

【００４１】上記のように、本発明にかかる同期信号発
生装置は、入力される垂直同期信号のうち、所定範囲の
垂直同期期間を有する垂直同期信号に対してのみ、これ
に同期した垂直同期パルスを出力する。一方、所定の垂
直同期期間を有しない垂直同期信号が入力された時に
は、所定の垂直同期期間を有する垂直同期パルスを自己
発生し、入力された水平信号と前記垂直同期パルスの位
相を一定に保つ。その結果、カウンタの計数量が小さ
く、水平同期信号との位相が安定した垂直同期パルスが
得られることを特徴とする。

【００４２】

【発明の実施の形態】以下に、図１を参照して、本発明
の実施形態にかかる同期信号発生装置の構成について説
明する。その後、図２および図３を参照して、同期信号
発生装置の動作について詳しく述べる。図１に示すよう
に、本実施例における同期信号発生装置ＳＳＧｐは第１
の入力ポートＰｉｈ、第２の入力ポートＰｉｖ、位相比
較器２、電圧制御発振器（ＶＯＣ）３、第１の分周器
４、第２の分周器５、カウンタ８Ｒ、パルス発生器９
Ｒ、遅延器１２、切替信号発生器１３、切替器１４、保
持器１５、第１の出力ポートＰｏｈｐ、および第２の出
力ポートＰｏｖｐより構成されている。

【００４３】入力ポートＰｉｈおよび入力ポートＰｉｖ
は、外部の映像信号源（図示せず）に接続されて、映像
信号に含まれる水平同期信号Ｈｓｙｎｃおよび垂直同期
信号Ｖｓｙｎｃそれぞれの入力を受ける。第１の分周器
４は入力周波数の１／ｎの周波数を有する出力波を発生
し、第２の分周器５は入力周波数の２／ｎの出力波を発
生する。つまり第１分周器４および第２の分周器５の分
周比はそれぞれ、１／ｎおよび２／ｎである。本例で
は、ｎ＝３２に設定されているので、分周器４の分周比
は１／３２であり、分周器５の分周比は１／１６にな
る。なお、ｎの値は３２に限定されるものではないこと
は言うまでもない。

【００４４】なお、位相比較器２、電圧制御発振器３、
および第１の分周器４は、互いに接続されてＰＬＬ回路
２０を構成している。電圧制御発振器３は、位相比較器
２から入力される電圧に基づいて、所定の周波数Ｆ（周
期Ｐ＝１／Ｆ）を有する第１のクロックパルＳｃｋ１を
生成する。第１の分周器４は、電圧制御発振器３から入
力されるクロックパルスＳｃｋ１の周期を１／３２に分
周して、周波数がＦ・３２（周期Ｈ＝１／（Ｆ・３
２））を有するクロックパルスを水平同期パルスＨｄと
して位相比較器２および出力ポートＰｏｈｐに出力す
る。位相比較器２は、入力ポートＰｉｈから入力される
水平同期信号Ｈｓｙｎｃと、分周器４から入力される水
平同期パルスＨｄとの位相差に応じた制御電圧Ｖｃを発
生して、この制御電圧Ｖｃを電圧制御発振器３に出力す
る。

【００４５】電圧制御発振器３は制御電圧Ｖｃに基づい
て、周期Ｐが１／Ｆで、且つ水平同期信号Ｈｓｙｎｃに
同期したクロックパルスＳｃｋ１を生成する。それゆえ
に、第１の分周器４によって第１のクロックパルスＳｃ
ｋ１を分周して生成される水平同期パルスＨｄは、水平
同期信号Ｈｓｙｎｃに同期すると共に、位相も水平同期
信号Ｈｓｙｎｃにロックされている。

【００４６】第２の分周器５は、ＰＬＬ回路２０の電圧
制御発振器３に接続されて、第１のクロックパルスＳｃ
ｋ１の入力を受ける。そして、分周器５は、第１のクロ
ックパルスＳｃｋ１の周期を１／１６に分周して、Ｈ／
２周期を有する第２のクロックパルスＳｃＫ２生成し、
これをカウンタ８Ｒに出力する。

【００４７】なお、第２の分周器５から出力されるクロ
ックパルスＳｃＫ２の周期をＨ／２、つまり周波数では
水平同期信号Ｈｓｙｎｃの周期Ｈの２倍とするのは、た
とえばＮＴＳＣ方式の場合、２フィールドで走査線数が
５２５本の整数値であり、偶数フィールドと奇数フィー
ルドで同じタイミングで垂直同期パルスＶｄを発生させ
るためには、２６２.５Ｈ＝５２５・(Ｈ／２)をカウン
トできること、すなわち、Ｈ／２の周期とするのが有利
であるからである。

【００４８】遅延器１２は、分周器５に接続されて、入
力されてくるクロックパルスＳｃＫ２を所定時間δだけ
遅延して遅延クロックパルスＳｃＫ２ｄを生成する。カ
ウンタ８Ｒは、ＰＬＬ回路２０の第１の分周器４に接続
されて水平同期パルスＨｄの入力を受ける。そして、カ
ウンタ８Ｒは水平同期パルスＨｄのパルスをカウントし
てカウント値Ｎを示すカウント信号Ｓｎを生成する。カ
ウンタ８Ｒは、さらに後述の保持器１５に接続されて垂
直同期パルスＶｄＲの入力を受ける。そして、垂直同期
パルスＶｄＲがローレベル且つ水平同期パルスＨｄが加
わった時点で、カウンタ８Ｒはそのカウント値Ｎがリセ
ットされるよう構成されている。カウンタ８Ｒは、リセ
ットされた後、リセットされたカウント値Ｎから第１の
分周器４の出力パルスＨｄの順次カウントする。

【００４９】パルス発生器９Ｒは、カウンタ８Ｒに接続
されてカウント信号Ｓｎの入力を受ける。パルス発生器
９Ｒは、カウンタ８Ｒのカウント値Ｎが１垂直同期周期
に相当するカウント値Ｎｖよりも１カウント分多くなっ
て、カウント値ＮがＮｖ＋１となっている期間のみロー
レベルになりそれ以外の期間ではハイレベルになるパル
ス信号Ｓｑを生成する。

【００５０】切替信号発生器１３はカウンタ８Ｒに接続
されて、入力されてくるカウント信号Ｓｎに基づいて、
カウント値Ｎが１垂直同期周期に相当するカウント値Ｎ
ｖよりも少し前のカウント値（本例では、Ｎｖ−１）に
達したときからカウント値がＮｖに達するまでの期間で
ローレベルになり、それ以外の期間ではハイレベルにな
る二値のフラグ信号Ｓｃを生成する。

【００５１】切替器１４は、切替信号発生器１３に接続
されてフラグ信号Ｓｃの入力を受けると共に、パルス発
生器９Ｒに接続されてパルス信号Ｓｑの入力を受ける。
切替器１４は、さらに入力ポートＰｉｖに接続されて垂
直同期信号Ｖｓｙｎｃの入力を受ける。切替器１４は、
通常、つまりフラグ信号Ｓｃがハイレベルの時には、パ
ルス発生器９Ｒからの出力であるパルス信号Ｓｑを選択
して垂直パルス信号Ｓｄとして出力する。一方、切替信
号Ｓｃがローレベルの場合には、入力ポートＰｉｖから
入力される垂直同期信号Ｖｓｙｎｃを選択して垂直パル
ス信号Ｓｄとして出力する。上述のように、切替器１４
は切替信号発生器１３から出力されるフラグ信号Ｓｃに
基づいて、パルス信号Ｓｑと垂直同期信号Ｖｓｙｎｃの
何れか一方を切り替えて出力することによって垂直パル
ス信号Ｓｄを合成している。この意味において、フラグ
信号Ｓｃは、垂直パルス信号Ｓｄを合成する二つの要素
信号であるパルス信号Ｓｑと垂直同期信号Ｖｓｙｎｃを
切り替える切替信号である。

【００５２】保持器２５は、遅延器１２に接続されて遅
延クロックパルスＳｃｋ２ｄの入力を受けると共に、切
替器１４に接続されて合成垂直パルス信号Ｓｄの入力を
受ける。そして、保持器２５は、遅延クロックパルスＳ
ｃｋ２ｄに応答して、垂直パルス信号Ｓｄをサンプリン
グ・ホールドして垂直同期パルスＶｄＲとして出力す
る。このようにして、水平同期信号Ｈｓｙｎｃに同期し
た水平同期パルスＨｄをカウンタ８Ｒでカウントしたカ
ウント値Ｎに応じて、パルス発生器９Ｒで生成したパル
ス信号Ｓｑと本来の垂直同期信号Ｖｓｙｎｃを択一選択
して、水平同期パルスＨｄ（つまり水平同期信号Ｈｓｙ
ｎｃ）と垂直同期信号Ｖｓｙｎｃに同期した垂直同期パ
ルスＶｄＲを生成する。

【００５３】次に、図２に示すタイミングチャートを参
照して、上述の同期信号発生装置ＳＳＧｐの動作につい
て述べる。同図において、横軸に時間ｔの経過を示し、
縦軸に時間軸ｔの各時刻における水平同期信号Ｈｓｙｎ
ｃ、水平同期パルスＨｄ、クロックパルスＳｃＫ２、遅
延クロックパルスＳｃＫ２ｄ、垂直同期信号Ｖｓｙｎ
ｃ、切替信号Ｓｃ、パルス信号Ｓｑ、垂直パルス信号Ｓ
ｄ、垂直同期パルスＶｄＲ、およびカウント値Ｎのそれ
ぞれの挙動を示してしている。水平同期信号Ｈｓｙｎｃ
は、時刻ｔ１、ｔ３、ｔ６、およびｔ８に更新されてい
る。なお、これらの各時刻間の期間がそれぞれ１水平同
期周期Ｈである。前述のように、水平同期パルスＨｄの
周期は水平同期信号Ｈｓｙｎｃに同期かつロックされて
いるので、時刻ｔ１、ｔ３、ｔ６、およびｔ８に更新さ
れている。クロックパルスＳｃＫ２の周期は、上述のよ
うにＨ／２であるので、時刻ｔ１、ｔ２、ｔ３、ｔ５、
ｔ６、ｔ７、ｔ８、およびｔ１０に更新される。これら
の各時刻間の期間のそれぞれ、つまりクロックパルスＳ
ｃＫ２の周期は１水平同期周期Ｈの半周期Ｈ／２であ
る。遅延クロックパルスＳｃＫ２ｄは、クロックパルス
ＳｃＫ２より時間δだけ遅延しているので、時刻ｔ１、
ｔ２、ｔ３、ｔ５、ｔ６、ｔ７、ｔ８、およびｔ１０の
それぞれより時間δ遅い時刻ｔ１ｄ、ｔ２ｄ、ｔ３ｄ、
ｔ５ｄ、ｔ６ｄ、ｔ７ｄ、ｔ８ｄ、およびｔ１０ｄに更
新される。なお、図２においては、視認性の為に、時刻
ｔ１ｄ、ｔ３ｄ、およびｔ６ｄだけを明示している。

【００５４】垂直同期信号Ｖｓｙｎｃは、本例では、時
刻ｔ４で１垂直同期期間が終了している。水平同期信号
Ｈｓｙｎｃの位相が変わる時刻ｔ３から所定の時間τ遅
れた時刻ｔ４に、垂直同期信号Ｖｓｙｎｃの位相が変わ
っている。つまり、垂直同期信号Ｖｓｙｎｃと水平同期
信号Ｈｓｙｎｃの位相は、時間τだけずれている。この
位相ずれは、映像信号が伝送路を通過する際に受ける様
々な影響あるいは入力の切り替え等の影響により必然的
に生じるものである。上述のように、カウンタ８Ｒは、
垂直同期パルスＶｄＲがローレベルの状態で、水平同期
パルスＨｄが加わった時点で、そのカウント値Ｎがリセ
ットされるので、時刻ｔ６でカウント値Ｎがリセットさ
れてＮｖから０にリセットされる。それ故に、時刻ｔ６
の前後の水平同期パルスＨｄのパルス周期に同期して、
時刻ｔ１、ｔ３、およびｔ８にカウント値Ｎがインクリ
メントされる。切替信号発生器１３の出力である切替信
号Ｓｃは、上述のように、カウンタ８のカウント値Ｎが
１垂直同期周期に相当するカウント値Ｎｖよりも少し前
のカウント値Ｎｖｐ（本例では、Ｎｖｐ＝Ｎｖ−１に設
定）に達した時刻ｔ１からカウント値Ｎがリセットされ
る時刻ｔ６までの期間でローレベルになり、それ以外の
期間ではハイレベルになる。上述のように切替器１４
は、カウンタ８Ｒからの切替信号Ｓｃがローレベルの期
間中は、入力ポートＰｉｖからの垂直同期信号Ｖｓｙｎ
ｃを選択して出力し、それ以外の場合には切替信号Ｓｃ
を選択して出力するように切り替わる。結果として、切
替信号Ｓｃがローレベルである時刻ｔ１と時刻ｔ６との
期間は垂直同期信号Ｖｓｙｎｃの波形を有し、時刻ｔ６
以降はパルス信号Ｓｑの波形を有する垂直パルス信号Ｓ
ｄが生成される。

【００５５】このように、切替器１４が入力ポートＰｉ
ｖの出力である垂直同期信号Ｖｓｙｎｃを選択している
状態で、垂直同期信号Ｖｓｙｎｃが入力された場合（時
刻ｔ４）、この垂直同期信号Ｖｓｙｎｃは、切替器１４
を通過して垂直パルス信号Ｓｄとして保持器１５に入力
される。時刻ｔ３ｄに、遅延器１２からの遅延クロック
パルスＳｃＫ２ｄが保持器１５に出力されると、保持器
１５は入力されているローレベルの垂直同期信号Ｖｓｙ
ｎｃ成分で形成された信号Ｓｄをサンプリング・ホール
ドしてローレベルの垂直同期パルスＶｄＲを出力する。

【００５６】時刻ｔ６に、垂直同期パルスＶｄＲがロー
レベルの状態で、カウンタ８Ｒに第１の分周器４からク
ロックＨｄが出力されると、カウント値Ｎがリセットさ
れて０になる。このカウント値Ｎの変化に応答して、切
替信号発生器１３は切替信号Ｓｃをローレベルからハイ
レベルに変えて出力する。このハイレベルの切替信号Ｓ
ｃを受けて、切替器１４は、ローレベルの垂直同期信号
Ｖｓｙｎｃの代わりにハイレベルのパルス信号Ｓｑを選
択して、垂直パルス信号Ｓｄとして出力する。

【００５７】同時刻ｔ６において、カウンタ８Ｒはリセ
ットされて、そのカウント値ＮはＮｖ＋１とはならない
ので、パルス発生器９の出力であるパルス信号Ｓｑはハ
イレベルのままである。このハイレベルのパルス信号Ｓ
ｑが切替器１４を介して保持器１５に入力される。時刻
ｔ６ｄに、保持器１５に遅延器１２からの遅延クロック
パルスＳｃＫ２ｄが入力される、保持器１５はそのハイ
レベルのパルス信号Ｓｑをサンプリング・ホールドし
て、垂直同期パルスＶｄＲとして出力する。

【００５８】つまり、保持器１５から出力される垂直同
期パルスＶｄＲは、そのローレベルの期間である垂直同
期期間が、常に遅延器１２から出力される遅延クロック
パルスＳｃＫ２ｄの周期（Ｈ／２）の２倍（Ｈ）で一定
である。さらに、垂直同期パルスＶｄＲの位相は、水平
同期パルスＨｄの位相から、常に一定時間δだけずれて
いて、入力される水平同期信号Ｈｓｙｎｃの位相ずれの
時間τに影響されることがなく安定している。

【００５９】また、カウンタ８Ｒは、水平同期周期Ｈを
もつパルスＨｄをカウントしているので、その計数量
は、Ｈ／２の周期をもつクロックパルスをカウントする
従来の同期信号発生装置に用いられるカウンタ８の計数
量の１／２で良い。以上、図２を参照して、切替器１４
が入力ポートＰｉｖから入力を選択している状態で、垂
直同期信号Ｖｓｙｎｃが入力される場合の、本発明の実
施形態に係る同期信号発生装置の動作について説明し
た。

【００６０】次に、図３を参照して、ノイズやチャンネ
ルの切り替え等により垂直同期信号Ｖｓｙｎｃが途中で
欠落したために、切替器１４が入力ポートＰｉｖの出力
を選択しているにもかかわらず垂直同期信号Ｖｓｙｎｃ
が入力されない場合における、同期信号発生装置ＳＳＧ
ｐの動作について述べる。なお、図３において、横軸に
時間ｔの経過を示し、縦軸に時間軸ｔの各時刻における
同期信号発生装置の各種信号の挙動を示しているのは、
上述の図２におけるのと同様である。

【００６１】しかしながら、図３に示した例では、垂直
同期信号Ｖｓｙｎｃが伝送経路の途中で欠落して時刻ｔ
４には垂直同期が同期信号発生装置ＳＳＧｃに供給され
ていない、一方、時刻ｔ９迄にその欠落が解消している
状態を示している。その結果、同垂直同期信号Ｖｓｙｎ
ｃは、本来更新されるべき時刻ｔ４に更新されずにハイ
レベルを維持する。更に、本来ならローレベルからハイ
レベルに変わる次の更新時刻ｔ８において、垂直同期信
号Ｖｓｙｎｃは更新されてハイレベルからローレベルに
変わる。

【００６２】すなわち、カウンタ８Ｒのカウント値Ｎが
Ｎｖ−１およびＮｖの期間は、切替え信号発生器１３か
らローレベルの切替信号Ｓｃが出力される。その結果、
切替器１４が入力ポートＰｉｖの出力を選択しているに
もかかわらず、垂直同期信号Ｖｓｙｎｃが入力されない
ので、切替器１４の出力信号Ｓｄは、ハイレベルのまま
であり、よって、保持器１５の出力である垂直同期パル
スＶｄＲもハイレベルで、カウンタ８Ｒはリセットされ
ない。

【００６３】そして、時刻ｔ６に、カウンタ８にパルス
Ｈｄが加わってそのカウント値がＮｖ＋１になると、パ
ルス発生器９からローレベルのパルス信号Ｓｑが出力さ
れると共に、切替信号発生器１３からの切替信号Ｓｃの
出力が停止して、切替器１４はパルス発生器９からの出
力信号Ｓqを選択する。

【００６４】よって、パルス発生器９からローレベルの
パルスＳｑが切替器１４を介して保持器１５に入力され
る。そのため、時刻ｔ２に、遅延器１２からの遅延クロ
ックパルスＳｃＫ２ｄが入力されて、保持器１５はロー
レベルの垂直同期パルスＶｄＲを出力する。

【００６５】この保持器１５の出力がローレベルの状態
で、時刻ｔ８に、カウンタ８Ｒに第１の分周器４から水
平同期パルスＨｄが入力されると、カウント値Ｎがリセ
ットされる。結果、パルス発生器９の出力Ｓｑはハイレ
ベルに切り替わり、このハイレベルのパルスＳｑが切替
器１４を介して保持器１５に入力される。そして、時刻
ｔ８ｄに、遅延器１２からの遅延クロックパルスＳｃＫ
２ｄが保持器１５に入力される。そして、保持器１５は
ハイレベルの垂直同期パルスＶｄＲを出力する。

【００６６】このように、垂直同期信号Ｖｓｙｎｃが不
意に欠落したような場合にも、水平同期パルスＨｄから
一定時間δだけ位相が遅れた垂直同期パルスＶｄＲが確
実に発生される。なお、この垂直同期パルスＶｄＲは、
カウンタ８Ｒのカウント値Ｎｖに相当する所期の垂直同
期周期から、水平同期パルスＨｄの１パルス分（１Ｈ）
だけ遅れるが、その遅れは僅かな量である。さらに、そ
の遅れは頻繁に発生するものではない。それゆえに、表
示装置を駆動できなくなるという不都合を確実に回避す
ることができる。

【００６７】上述のように、本発明にかかる同期信号発
生装置は、入力される垂直同期信号の内、所定範囲の垂
直同期期間を有する垂直同期信号に対してのみ、これに
同期した垂直同期パルスを出力する。一方、所定範囲の
垂直同期期間を有しない垂直同期信号が入力されたとき
には、本発明にかかる同期信号発生装置は、所定の垂直
同期期間を有する垂直同期パルスを自己発生して、入力
された水平同期信号と前記垂直同期パルスの位相を一定
に保つ。これによって、カウンタの計数量が小さく、水
平同期信号との位相が安定した垂直同期パルスが得られ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態にかかる同期信号発生装置
の構成を示すブロック図である。

【図２】図１に示す同期信号発生装置の動作を示すタイ
ミングチャートである。

【図３】図１に示す同期信号発生装置の動作を示すさら
なるタイミングチャートである。

【図４】従来の同期信号発生装置の構成を示すブロック
図である。

【図５】図４に示す同期信号発生装置の動作を示すタイ
ミングチャートである。

【符号の説明】

Ｐｉｈ 入力ポート Ｐｉｖ 入力ポート Ｐｏｖｐ 出力ポート Ｐｏｈｐ 出力ポート ２ 位相比較器、 ３ 電圧制御発振器、 ４ 第１の分周器、 ５ 第２の分周器、 ８、８Ｒ カウンタ、 ９、９Ｒ パルス発生器、 １２ 遅延器、 １３ 切替信号発生器、 １４ 切替器 １５ 保持器

Claims (10)

【特許請求の範囲】
1. 【請求項１】 入力される映像信号の水平同期信号に基
   づいて、当該映像信号の垂直同期信号に同期する垂直同
   期パルスを生成する同期信号発生装置であって、 前記水平同期信号に同期した第１のクロック信号を生成
   する第１のクロック信号生成手段と、 前記第１のクロック信号をカウントして、前記垂直同期
   信号の垂直同期期間を検出するカウント手段と、 前記検出された垂直同期期間に基づいて、入力される前
   記垂直同期信号が垂直同期期間を有する期間を検出する
   垂直同期期間検出手段と、 前記入力される垂直同期信号が前記検出された垂直同期
   期間の第１の所定の期間範囲内に垂直同期を有する場合
   には、前記垂直同期信号に同期した垂直同期パルスを出
   力し、前記入力される垂直同期信号が前記第１の所定の
   期間範囲内に垂直同期を有しない場合は、第２の所定の
   垂直同期期間を有する垂直同期パルスを発生する垂直同
   期パルス生成手段とを備え、 入力された水平同期信号と前記垂直同期パルスの位相を
   一定に保つことを特徴とする同期信号発生装置。
2. 【請求項２】 前記垂直同期パルス生成手段は、 前記垂直同期パルスによって、前記カウント手段のカウ
   ント値をリセットするカウントリセット手段と、 前記カウント値が１垂直同期期間より所定の数だけ大き
   い場合には前記入力される垂直同期信号を選択し、それ
   以外の場合には前記垂直パルスを選択する切替手段とを
   含み、 前記垂直同期パルスは、前記垂直同期信号と前記垂直パ
   ルスを択一的に合成して生成されることを特徴とする請
   求項１に記載の同期信号発生装置。
3. 【請求項３】 前記第１のクロック信号生成手段は、 入力される水平同期信号の周期の１／ｎ倍、ｎは整数、
   である周期を有する第１のクロックパルスを発生する第
   １のクロックパルス発生手段と、 前記第１のクロックパルスを１／ｎ分周して前記第１の
   クロック信号を生成する第１の分周手段と、 前記第１のクロック信号と前記水平同期信号との位相差
   を検出して、前記第１のクロックパルス発生手段を制御
   する位相比較手段とを含み、 前記カウント手段は、前記水平同期信号の周期と同一の
   周期を有する前記第１のクロック信号のパルスをカウン
   トすることを特徴とする請求項２に記載の同期信号発生
   装置。
4. 【請求項４】 さらに、前記第１のクロックパルスを２
   ／ｎ分周して、水平同期期間の１／２の周期を有する第
   ２のクロックパルスを発生する第２の分周手段と、 前記第２のクロックパルスを遅延させて第３のクロック
   パルスを生成する遅延手段と、 前記第３のクロックパルスに応じて、前記切替手段の出
   力を保持する保持手段とを備える請求項２に記載の同期
   信号発生装置。
5. 【請求項５】 さらに、前記カウント値と前記垂直同期
   パルスに基づいて、前記切替手段による前記入力される
   垂直同期信号と前記垂直パルスとの選択を制御する切替
   制御手段とを備え、 前記切替制御手段は、前記垂直同期パルスがロー且つ前
   記水平同期パルスが入力される時刻より所定の時刻迄の
   期間は、前記垂直同期信号を選択するように前記切替手
   段を制御することを特徴とする請求項２に記載の同期信
   号発生装置。
6. 【請求項６】 入力される映像信号の水平同期信号に基
   づいて、当該映像信号の垂直同期信号に同期する垂直同
   期パルスを生成する同期信号発生方法であって、 前記水平同期信号に同期した第１のクロック信号を生成
   する第１のクロック信号生成ステップと、 前記第１のクロック信号をカウントして、前記垂直同期
   信号の垂直同期期間を検出するカウントステップと、 前記検出された垂直同期期間に基づいて、入力される前
   記垂直同期信号が垂直同期期間を有する期間を検出する
   垂直同期期間検出ステップと、 前記入力される垂直同期信号が前記検出された垂直同期
   期間の第１の所定の期間範囲内に垂直同期を有する場合
   には、前記垂直同期信号に同期した垂直同期パルスを出
   力し、前記入力される垂直同期信号が前記第１の所定の
   期間範囲内に垂直同期を有しない場合は、第２の所定の
   垂直同期期間を有する垂直同期パルスを発生する垂直同
   期パルス生成ステップとを備え、 入力された水平同期信号と前記垂直同期パルスの位相を
   一定に保つことを特徴とする同期信号発生方法。
7. 【請求項７】 前記垂直同期パルス生成ステップは、 前記垂直同期パルスによって、前記カウントステップの
   カウント値をリセットするカウントリセットステップ
   と、 前記カウント値が１垂直同期期間より所定の数だけ大き
   い場合には前記入力される垂直同期信号を選択し、それ
   以外の場合には前記垂直パルスを選択する切替ステップ
   とを含み、 前記垂直同期パルスは、前記垂直同期信号と前記垂直パ
   ルスを択一的に合成して生成されることを特徴とする請
   求項６に記載の同期信号発生方法。
8. 【請求項８】 前記第１のクロック信号生成ステップ
   は、 入力される水平同期信号の周期の１／ｎ倍、ｎは整数、
   である周期を有する第１のクロックパルスを発生する第
   １のクロックパルス発生ステップと、 前記第１のクロックパルスを１／ｎ分周して前記第１の
   クロック信号を生成する第１の分周ステップと、 前記第１のクロック信号と前記水平同期信号との位相差
   を検出する位相比較ステップとを含み、 前記第１のクロックパルス発生ステップは前記検出され
   た位相差に基づいて、前記第１のクロックパルスを生成
   し、前記カウントステップは、前記水平同期信号の周期
   と同一の周期を有する前記第１のクロック信号のパルス
   をカウントすることを特徴とする請求項７に記載の同期
   信号発生方法。
9. 【請求項９】 さらに、前記第１のクロックパルスを２
   ／ｎ分周して、水平同期期間の１／２の周期を有する第
   ２のクロックパルスを発生する第２の分周ステップと、 前記第２のクロックパルスを遅延させて第３のクロック
   パルスを生成する遅延ステップと、 前記第３のクロックパルスに応じて、前記切替ステップ
   の出力を保持する保持ステップとを備える請求項７に記
   載の同期信号発生方法。
10. 【請求項１０】 さらに、前記カウント値と前記垂直同
    期パルスに基づいて、前記切替ステップによる前記入力
    される垂直同期信号と前記垂直パルスとの選択を制御す
    る切替制御ステップとを備え、 前記切替制御ステップは、前記垂直同期パルスがロー且
    つ前記水平同期パルスが入力される時刻より所定の時刻
    迄の期間は、前記垂直同期信号を選択するように前記切
    替ステップを制御することを特徴とする請求項７に記載
    の同期信号発生装置。