KR100324194B1 - 동기신호발생장치 - Google Patents

Abstract

본 발명은 컴퓨터 디스플레이 등의 영상신호의 처리에 관한 것으로, 수평동기신호에 대한 위상이 안정한 수직동기펄스를 얻을 수 있고 카운터는 작은 카운트된 값을 가지는 수평동기신호에 동기된 클럭을 카운트하는 동기신호발생장치를 제공하는 것을 목적으로 한다. 동기신호발생장치는 수평동기신호(Hsync)에 기초한 수직동기기간(N)을 검출하기 위한 카운터(8R)와 입력 수직동기신호(Vsync)가 소정의 범위의 수직동기기간을 가질때 수직동기신호(Vsync)에 동기된 수직동기펄스(Vd)를 출력하고, 입력수직동기신호가 소정의 범위의 수직동기기간을 가지지 않을 때 소정의 수직동기 기간을 가지는 펄스(Sq)를 선택하고 출력하는 출력 스위칭기(14)를 구비하는 것을 특징으로 한다.

Description

동기신호발생장치{SYNCHRONIZING SIGNAL GENERATOR}

도4와 도5를 참조하여 종래의 동기신호발생장치를 설명하기 전에, 영상표시기기에서의 동기신호발생장치의 역할을 간략하게 설명할 것이다.

텔레비전, 비디오 테입 리코더, 컴퓨터 등의 영상처리신호원에서의 영상출력을 텔레비전 수신기, 컴퓨터 디스플레이와 같은 영상표시기기에 영상표시할 때, 영상신호원에서의 출력된 영상신호를 포함하는 수평동기신호와 수직동기신호가 안정되고 상호 동기되는 것은 중요하다.

그러나, 영상신호가 이동하는 전송로의 여러 가지의 영향으로 인하여 수평동기신호와 수직동기신호의 기간과 위상은 영상신호의 입력 스위칭의 조작을 변동시킨다. 동기신호에서의 그러한 변동은 영상신호를 불안정하게 한다. 그 결과로써, 영상신호에서 재생산되고 표시되는 영상도 불안정하고 품질이 떨어지게 된다.

전송로 또는 입력 스위치에 기인한 동기신호의 불안정을 해결하기 위해, 종래에 영상신호원에서의 영상신호의 입력을 수신하는 수신기측에 대하여 이하의 서술하는 대책을 강구하고 있다. 즉, 동기의 기준이 되는 안정한 수평동기펄스 및 수직동기펄스가 수신기에서 발생된다. 이러한 안정한 수평동기 및 수직동기펄스는 입력된 영상신호에 포함된 수평동기신호(Hsync) 및 수직동기신호(Vsync) 각각으로 영상신호를 안정화하기 위해 동기된다. 이미지는 영상신호에 기초하여 화상표시되고 안정화된다.

동기기준 수평동기펄스 및 수직동기펄스의 발생에 있어서, 기준 클럭에 기초하여 구동되는 카운터를 수평동기기간 및 수직동기기간을 계산하는데 사용하는 소위 수평 및 수직 카운트다운(countdown) 방식의 동기신호발생장치가 사용된다.

도 4는 종래의 동기신호발생장치의 한 예로서 텔레비전 수신기에 사용된 수평 및 수직 카운트방식의 동기신호발생장치를 나타낸다. 이 예에서의 동기 신호 발생장치(SSGc)는 제 1입력포트(Pih), 제 2입력포트(Piv), 위상비교기(2), 전압제어발진기(VCO)(3), 제 1분주기(4), 제 2분주기(5), 트리거발생장치(7), 카운터(8), 펄스발생장치(9), 제 1출력포트(Pohp), 및 제 2출력포트(Povp)로 구성된다.

입력 포트(Pih) 및 입력 포트(Piv)는 영상신호에 포함된 수평동기신호(Hsync) 및 수직동기신호(Vsync)의 입력을 각각 수신하기 위해 외부의 영상 신호원(도시하지 않은)에 접속된다. 제 1분주기(4)는 입력 주파수의 1/n인 주파수를 가지는 출력파를 발생시키고, 제 2분주기(5)는 입력 주파수의 2/n의 출력파를 발생시킨다. 즉, 제 1분주기(4) 및 제 2분주기(5)의 분주비는 각각 1/n 및 2/n이다. 이 예에서, n은 32에 설정되고, 분주기(4)의 분주비는 1/32이고분주기(5)의 분주비는 1/16이다.

위상비교기(2), 전압제어발진기(3) 및 제 1분주기(4)는 PLL회로(20)를 형성하기 위해 상호 접속된다. 전압제어발진기(3)는 위상비교기(2)로부터 입력된 전압의 기초한 소정의 주파수F(기간 P=1/F)를 가지는 제 1클럭 펄스(Sck1)를 발생시킨다. 제 1분주기(4)는 전압제어발진기(3)에서 입력된 클럭 펄스(Sck1)의 기간을 위상비교기(2)와 출력 포트(Pohp)에 수평동기펄스(Hd)로서 (F·32)의 주파수(기간 H = 1/(F·32))를 가지는 출력 클럭 펄스까지 분주한다. 위상비교기(2)는 입력 포트(Pih)에서 입력된 수평동기신호(Hsync) 및 분주기(4)에서 입력된 수평동기펄스(Hd) 사이의 위상차에 대응하는 제어전압(Vc)을 발생시키고 제어전압발진기(3)에 제어전압(Vc)을 출력한다.

전압제어발진기(3)는 1/F의 기간을 가지고 제어전압(Vc)에 기초한 수평동기신호(Hsync)에 동기되는 클럭 펄스(Sck1)를 발생시킨다. 따라서 제 1분주기(4)에서 제 1클럭 펄스(Sck1)를 분주하므로써 발생된 수평동기펄스(Hd)는 수평동기신호(Hsync)에 동기되고 수평동기신호(Hsync)에 고정(lock)된다.

제 2분주기(5)는 제 1클럭 펄스(Sck1)의 입력을 수신하기 위해 PLL회로(20)에 전압제어발진기(3)에 접속된다. 분주기(5)는 제 1클럭펄스(Sck1)의 기간을 1/16에 발생시키기 위해 분주하고 H/2의 기간를 가지는 제 2클럭 펄스(Sck2)를 카운터(8)에 출력한다.

제 2분주기(5)에서 출력된 클럭 펄스(Sck2)의 기간은 H/2에 설정되고, 즉, 그것의 주파수는 다음의 이유때문에 수평동기신호(Hsync)의 기간의 2배가 된다.NTSC방식에서, 예를 들어, 두 개의 필드에서의 주사선수는 525의 정수값이고, 짝수 및 홀수 필드에 있어서 동일한 타이밍에서 수직동기펄스(Vd)를 발생시키는 것은 262.5H = 525·(H/2)를 카운트할 수 있게 되는 것이 요구된다. 즉, H/2의 기간에 설정되는 것은 유리하다.

트리거 발생장치(7)는 트리거 펄스(tp)를 발생하기 위해 입력 포트(Piv)에서 입력된 수직동기신호(Vsync)에 응답한다. 카운터(8)는 트리거 펄스(tp)의 입력을 수신하기 위해 트리거 발생장치(7)에 접속되고 또한 클럭 펄스(Sck2)의 입력을 수신하기 위해 분주기(5)에 접속된다. 카운터(8)는 트리거 펄스(tp)에 의해 리셋된 후 카운트값(N)을 표시하는 카운트 신호를 발생하기 위해 클럭 펄스(Sck2)의 펄스를 카운트한다.

카운터(8)는 그것의 카운트값(N)이 소정의 펄스수에 의한 1 수직동기기간에 대응하는 카운트값(Nv)보다 작은 카운트값(Nvp)에 도달할 때 낮은 레벨이 되는 게이트신호(Sg)를 발생시킨다. 이 게이트 신호(Sg)는 카운트값(N)이 트리거 펄스(TP)에 의해 0으로 리셋되는 시점에서 낮은 레벨에서 높은 레벨까지 되돌아온다. 이 예에서, Nvp는 Nv-1에 설정된다. 즉, 게이트 신호(Sg)는 Nv-2에서 Nv-1까지 되는 카운트값(N)에서의 시간(Tnvp)과 트리거 펄스(tp)에 의해 설정되는 카운트값에서 시간(Trst) 사이의 기간에서의 낮은 레벨이 유지된다.

트리거 발생장치(7)는 또한 게이트 신호(Sg)의 입력을 수신하기 위해 카운터(8)에 접속된다. 트리거 발생장치(7)의 게이트는 게이트 신호(Sg)에 의해 시간(Tnvp)에서 시간(Trst)까지 열려진다. 이것은 카운터(8)의 카운팅 동작 동안에 카운트값(N)이 입력 포트(Piv)에 잡음의 입력에 기인한 우연적으로 리셋되는 것을 방지한다.

펄스 발생장치(9)는 트리거 펄스(tp)의 입력을 수신하기 위해 트리거 발생장치(7)에 접속되고 또한 카운터 신호(Sn)의 입력을 수신하기 위해 카운터(8)에 접속된다. 펄스 발생장치(9)는 트리거 펄스(tp)가 트리거 발생장치(7)에서 펄스 발생장치(9)까지 입력되는 시간에서 리셋되고 수직동기펄스(Vd)는 그다음에 낮은 레벨로 된다. 수직동기펄스(Vd)는 카운터(8)의 카운트값(N)이 1에서 2로 변하는 시간에서 높은 레벨이 된다. 따라서 펄스 발생장치(9)는 출력 포트(Povp)에서 출력된 카운트값(N)이 0 및 1인 기간에서 낮은 레벨인 수직동기펄스(Vd)를 발생시킨다.

비록 펄스 발생장치(9)는 이 예에서 카운터(8)의 카운트값(N)이 1에서 2로 변하는 시간에서의 높은 레벨을 출력하기 위해 설정되지만, 수직동기펄스(Vd)의 낮은 레벨 기간은 카운트값의 또다른 변화에 따라 높은 레벨이 되는 타이밍을 변화하므로써 임의적으로 변화될 수 있다.

다음, 도 5에 나타낸 타이밍 차트를 참고하면, 상기 설명한 동기신호 발생장치(SSGc)의 동작을 설명할 것이다. 이 다이어그램에서, 횡좌표는 시간(t)의 경과를 나타내고 종좌표는 시간축(t)을 따라 시간 포인트에서 수평동기신호(Hsync), 수평동기펄스(Hd), 클럭펄스(Sck2), 수직동기신호(Vsync), 트리거펄스(tp), 수직동기펄스(Vd), 카운트값(N) 및 게이트신호(Sg)의 움직임을 나타낸다.

수직동기신호(Hsync)는 시간 t1, t3,t6 및 t8에서 갱신된다. 이러한 시간 사이에 각각의 기간은 하나의 수평동기기간(H)에 대응한다.

상기한 바와 같이, 수평동기펄스(Hd)의 기간은 동기되고 수평동기신호(Hsync)에 고정되서 수평동기신호(Hsync)와 유사하게 시간 t1, t3, t6, 및 t8에서 갱신된다.

상기한 바와 같이 클럭 펄스(Sck2)의 기간이 H/2이기 때문에, 시간 t1, t2, t3, t5, t6, t7,t8 및 t10에서 갱신된다. 즉, 이러한 시간 사이에 각각의 기간은 1 수평동기기간(H)의 반기간(H/2)에 대응한다.

수직동기신호(Vsync)는 이 예에서의 시간 t4에서 1 수직동기기간를 완료한다. 즉, 카운트값(N)은 시간 t3 와 시간 t4 사이에서 Nv이다. 따라서, 시간을 역행하면, 시간 t3과 시간 t4 사이의 카운트값(N)은 Nv-1이고 시간 t2와 시간 t1 사이의 카운트값(N)은 Nv-2이다. 즉, 시간 t2는 상기한 시간(Tnvp)에 대응하고 시간 t4는 상기한 시간(Trst)에 대응한다. 수직동기신호(Vsync)의 위상은 수평동기신호(Hsync)의 위상이 변하는 시간 t3후의 소정의 시간(τ)에 의해 지연된 시간 t4에서 변화한다. 즉, 수직동기신호(Vsync)와 수평동기신호(Hsync)의 위상는 시간τ에 의해 이동된다. 이 위상 이동은 영상 신호가 전송경로를 이동하는 동안에 입력 스위치의 영향 등의 다양한 영향에 기인하여 불가피하게 일어난다.

트리거 발생장치(7)은 수직동기신호(Vsync)에 응답하여 시간 t4에서 트리거 펄스(tp)를 발생시킨다.

수직동기펄스(Vd) 또는 펄스 발생장치(9)에서의 출력은 시간 t4에서 트리거 펄스(tp)의 입력을 높은 레벨에서 낮은 레벨까지 변화시킨다. 수직동기펄스(Vd)는 카운터(8)의 카운트값(N)이 1에서 2로 변하는 시간 t6에서 낮은 레벨에서 높은 레벨까지 변화시킨다. 따라서, 수직동기펄스(Vd)는 출력 포트(Povp)에서 출력된 0과 1에서 카운트값(N)을 시간 t4에서 시간 t6까지 기간(To)에서의 낮은 레벨에서 발생된다.

이 예에서, 펄스 발생장치(9)는 카운터(8)의 카운터값(N)이 1에서 2로 변하는 시간에서 높은 레벨을 출력하기 위해 설정된다. 그러나, 수직동기펄스(Vd)의 낮은 레벨 기간(To)은 카운트값의 또다른 변화에 따라 높은 레벨이 되는 타이밍을 변화하므로써 임의적으로 변화될 수 있다.

그러나, 도 4와 도 5에서의 예로 나타낸 종래의 동기신호발생장치에서, 카운터(8)는 수평동기기간(H)의 1/2의 기간를 가지는 클럭 펄스를 카운트하기 위해 1필드당 주사선수가 2배 이상을 카운트할 수 있는 것이 요구된다. 즉, 영상신호의 주사선수가 많은 만큼 카운터(8)도 많은 카운트된 값을 사용하는 것이 필요하다. 예를 들어, 1필드가 컴퓨터 디스플레이의 경우에서와 같이 1200 또는 그 이상의 주사선을 포함할 때, 카운터(8)는 값을 두배로, 즉 2400 또는 그 이상 카운트할 수 있는 것이 필요하다. 일반적으로, 카운터의 카운트된 값이 커짐에 따라, 고속으로 회로를 동작하는 것은 더 어렵게 된다. 따라서, 고속 동작을 요구하는 디지털 LSIs를 가지는 동기신호 발생장치를 실현하는 것은 매우 어렵다.

입력 단자(Pih)에서 입력된 수평동기신호(Hsync)와 출력 포트(Pohp)에서 출력된 수평동기펄스(Hd)는 서로 동기되고 서로에 대해 고정되도록 PLL회로(20)에 의해 제어된다. 그러나, 출력 포트(Povp)와 (Pohp)에서 각각 출력된 수직동기펄스(Vd)와 수평동기펄스(Hd)는 항상 일치하지는 않는다. 즉, 카운터(8)는 수직동기신호(Vsync)에 응답하여 트리거 발생장치(9)에서 발생된 트리거 펄스(tp)에 의해 리셋되기 때문에, 수직동기펄스(Vd) 또는 펄스 발생장치(9)에서의 출력은 낮은 레벨이 된다. 게다가, 카운터(8)의 카운트값(N)이 소정의 값(이 예에서, 카운트값이 1에서 2로 변하는 시간)을 도달할 때, 펄스 발생장치(9)의 출력은 높은 레벨에 도달한다.

따라서, 수직동기펄스(Vd)의 위상은 전송 경로, 입력 스위치 등의 영향에 의해 원인이된 수직동기신호(Vsync)와 수평동기신호(Hsync) 사이에 위상 이동(τ)에 기인한 수평동기신호(Hsync)와 수직동기신호(Vsync)의 위상과 일치하지 않고, 소정의 시간(τ)에 이동된다. 그 결과로써, 수직동기펄스(Vd)의 낮은 레벨 기간(To)은 또한 위상이동시간(τ)의 변화에 따라 변화한다. 그러므로, 이 수직동기신호발생장치가 액정-크리스탈 디스플레이 장치와 같이 디스플레이에서 사용될 때, 예를 들어 디스플레이 장치는 적절하게 구동되어질 수 없다.

본 발명의 또하나의 목적은 수평동기신호에 대한 위상이 안정한 수직동기펄스를 얻을 수 있고 카운터의 카운터값을 억제할 수 있는 동기신호발생장치를 제공하는 것이다.

본 발명은 컴퓨터 디스플레이 등의 영상표시기기에 표시된 영상 신호를 처리기기에 사용되는 동기신호발생장치에 관한 것이다.

도 1 은 본 발명의 실시예에 따른 동기신호발생장치의 구성을 나타내는 블록다이어그램이고,

도 2 는 도 1 에 나타낸 동기신호발생장치의 동작을 나타내는 타이밍차트,

도 3 은 도 1 에 나타낸 동기신호발생장치의 동작을 나타내는 또하나의 타이밍차트,

도 4 는 종래의 동기신호발생장치의 구성을 나타내는 블록 다이어그램,

도 5 는 도 4 에 나타낸 동기신호발생장치의 동작을 나타내는 타이밍차트이다.

본 발명의 제 1 측면은 입력영상신호에서의 수평동기신호에 기초한 입력영상신호에서 수직동기신호에 동기된 수직동기펄스를 발생하기 위한 동기신호발생장치에:

수평동기신호에 동기된 제 1 클럭 신호를 발생하기 위한 제 1 클럭 신호발생장치;

수직동기신호의 수직동기기간을 검출하기 위한 제 1 클럭 신호를 카운트하기 위한 카운터;

검출된 수직동기기간에 기초한 수직동기기간를 가지는 입력 수직동기신호가 있는 기간을 검출하기 위한 수직동기기간검출기; 및

입력수직동기신호가 검출된 수직동기기간의 제 1 의 소정의 기간 범위내에 수직동기를 가질 때, 수직동기신호에 동기된 수직동기펄스를 출력하고, 입력수직동기신호가 제 1 의 소정의 기간 범위내에 수직동기를 가지지 않을 때, 제 2의 소정의 수직동기기간을 가지는 수직동기펄스를 발생하기 위한 수직동기펄스발생장치를 구비하고,

수직동기펄스발생장치에 의해 입력수평동기신호 및 수직동기펄스 위상을 일정하게 유지하는 것을 특징으로 한다.

상기한 바와 같이, 본 발명의 제 1 측면에 따라, 수직동기기간은 수평동기신호에 동기된 제 1 클럭신호에 기초하여 검출된다. 실제의 수직동기신호와 자기발생된 펄스 신호중의 하나는 검출된 수직동기기간에 실제 입력된 수직동기신호의 수직동기의 존재/부재에 따라 수직동기펄스를 합성하기 위해 선택된다. 따라서, 수직동기신호에 동기된 수직동기펄스는 수직동기신호가 실제로 입력되지 않은 경우에도 발생될 수 있다.

본 발명의 제 2 측면에 따라, 본 발명의 제 1 측면에 있어서 수직동기펄스발생장치는:

수직동기펄스에 따라 카운터의 카운트값을 리셋하기 위한 카운트 리셋 및 카운트값이 소정의 값에 의한 1 수직동기기간보다 더 많을 때 입력수직동기신호를 선택하고 다른 환경에서의 수직펄스를 선택하기 위한 스위칭 장치를 구비하고,

수직동기펄스는 수직동기신호와 수직펄스를 택일적으로 결합하므로써 발생되는 것을 특징으로 한다.

상기한 바와 같이, 본 발명의 제 2 측면에 따라, 수직동기펄스는 수직동기기간을 검출하기 위한 카운터에 피드백되서 발생된 수직동기펄스가 수직동기신호에 대한 이동을 방지한다.

본 발명의 제 3 측면을 따라, 발명의 제 2 측면에 있어서 제 1 클럭신호발생장치는:

n은 정수인 입력수평동기신호의 주기의 1/n배인 주기를 가지는 제 1 클럭 펄스를 발생하기 위한 제 1 클럭펄스발생장치,

제 1 클럭신호를 발생하기 위해 1/n에 제 1 클럭펄스를 분주하기 위한 제 1 분주기 및

제 1 클럭펄스발생장치를 제어하기 위해 제 1 클럭 신호와 수평동기신호 사이에 위상차를 검출하기 위한 위상비교기를 구비하고,

카운터가 수평동기신호의 주기와 동일한 주기를 가지는 제 1 클럭신호의 펄스를 카운트하는 것을 특징으로 한다.

상기한 바와 같이, 본 발명의 제 3 측면에 따라, 수평동기신호와 동일한 주기를 가지는 제 1 클럭 신호의 펄스를 카운트하기 때문에, 카운터의 카운트된 값을 억제하는 것은 가능하다.

본 발명의 제 4 측면에 따라, 발명의 제 2 측면에 있어서 동기신호발생장치는:

수평동기기간의 1/2과 동일한 주기를 가지는 제 2 클럭 펄스를 발생하기 위한 제 1 클럭 펄스를 2/n분주하기 위한 제 2 분주기,

제 3 클럭 펄스를 발생하기 위해 제 2 클럭 펄스를 지연시키는 지연기 및

제 3 클럭 펄스에 따라 스위칭으로부터의 출력을 유지하기 위한 유지기를 더 구비한다.

본 발명의 제 5 측면에 따라, 발명의 제 2 측면에 있어서 동기신호발생장치는 카운트값과 수직동기펄스에 기초한 입력수직동기신호와 수직펄스 사이에 스위칭기에 의한 선택을 제어하기 위한 스위칭제어기를 더 구비하고,

스위칭제어기는 수평동기펄스가 낮게 되는 소정의 시간에 수직동기펄스에 입력되는 시간에서의 기간에 수직동기신호를 선택하기 위한 스위칭기를 제어한다.

본 발명의 제 6 측면은 입력영상신호에서의 수평동기신호에 기초한 입력영상신호에서 수직동기신호에 동기된 수직동기펄스를 발생하기 위한 동기신호발생방법은

수평동기신호에 동기된 제 1 클럭 신호를 발생하는 제 1 클럭신호발생단계;

수직동기신호의 수직동기기간을 검출하기 위해 제 1 클럭 신호를 카운트하는 카운트단계;

검출된 수직동기간에 기초한 수직동기기간을 가지는 입력 수직동기신호에서 기간을 검출하는 수직동기기간검출단계 및

입력수직동기신호가 검출된 수직동기기간의 제 1 의 소정의 기간범위내에 수직동기를 가질 때, 수직동기신호에 동기된 수직동기펄스를 출력하고, 입력수직동기신호가 제 1 의 소정의 기간범위내에 수직동기를 가지지 않을 때, 제 2 의 소정의 수직동기기간을 가지는 수직동기펄스를 발생하는 수직동기펄스발생단계를 구비하고,

입력수평동기신호와 수직동기펄스의 위상은 일정하게 유지하는 것을 특징으로 한다.

상기한 바와 같이, 발명의 제 6 측면에 따라 수직동기기간은 수평동기신호에 동기된 제 1 클럭신호에 기초하여 검출된다. 실제의 수직동기신호와 자기발생된 펄스 신호중의 하나는 검출된 수직동기기간에 실제 입력된 수직동기신호의 수직동기의 존재/부재에 따라 수직동기펄스를 합성하기 위해 선택된다. 수직동기신호에 동기된 수직동기펄스는 수직동기신호가 실제로 입력되지 않은 경우에도 발생될 수 있다.

본 발명의 제 7 측면에 따라, 발명의 제 6 측면에 있어서 수직동기펄스발생단계는 수직동기펄스에 따라 카운터의 카운트값을 리셋하기 위한 카운트 리셋 단계 및

카운트값이 소정의 값에 의한 1 수직동기기간보다 더 많을 때 입력수직동기신호를 선택하고, 다른 환경에서의 수직펄스를 선택하기 위한 스위칭 단계를 구비하고,

수직동기펄스는 수직동기신호와 수직펄스를 택일적으로 결합하므로써 발생되는 것을 특징으로 한다.

상기한 바와 같이, 본 발명의 제 7 측면에 따라, 수직동기펄스는 수직동기기간을 검출하기 위한 카운터에 피드백되서 발생된 수직동기펄스가 수직동기신호에 대한 이동을 방지한다.

본 발명의 제 8 측면을 따라, 발명의 제 7 측면에 있어서 제 1 클럭신호발생단계는

n은 정수인 입력수평동기신호의 주기의 1/n배인 주기를 가지는 제 1 클럭 펄스를 발생하기 위한 제 1 클럭펄스발생단계,

제 1 클럭신호를 발생하기 위해 1/n에 제 1 클럭펄스를 분주하기 위한 제 1 분주단계 및

제 1 클럭펄스발생장치를 제어하기 위해 제 1 클럭 신호와 수평동기신호 사이에 위상차를 검출하기 위한 위상비교단계를 구비하고,

검출된 위상차에 기초한 제 1 클럭 펄스를 발생하는 제 1 클럭 펄스 단계 및카운터가 수평동기신호의 주기와 동일한 주기를 가지는 제 1 클럭신호의 펄스를 카운트하는 카운트단계인 것을 특징으로 한다.

상기한 바와 같이, 본 발명의 제 8 측면에 따라, 수평동기신호와 동일한 주기를 가지는 제 1 클럭 신호의 펄스를 카운트하기 때문에, 카운터의 카운트된 값을 억제하는 것은 가능하다.

본 발명의 제 9 측면에 따라, 발명의 제 8 측면에 있어서 동기신호발생방법은:

수평동기기간의 1/2과 동일한 주기를 가지는 제 2 클럭 펄스를 발생하기 위한 제 1 클럭 펄스를 2/n분주하기 위한 제 2 분주단계,

제 3 클럭 펄스를 발생하기 위해 제 2 클럭 펄스를 지연시키는 지연단계 및

제 3 클럭 펄스에 따라 스위칭으로부터의 출력을 유지하기 위한 유지단계를 더 구비한다.

본 발명의 제 10 측면에 따라, 발명의 제 7 측면에 있어서 동기신호발생방법은 카운트값과 수직동기펄스에 기초한 입력수직동기신호와 수직펄스 사이에 스위칭기에 의한 선택을 제어하기 위한 스위칭제어단계를 더 구비하고,

스위칭제어단계는 수직동기펄스가 낮게 되는 소정의 시간(Nv-1)에 수평동기펄스에 입력되는 시간에서의 기간에 수직동기신호를 선택하기 위한 스위칭단계를 제어한다.

상기한 바와 같이, 이 발명의 동기신호발생장치는 입력수직동기신호가 소정의 범위의 수직동기기간을 가질 때만 수직동기신호에 동기된 수직동기펄스를 출력한다. 입력수직동기신호가 소정의 수직동기기간을 가지지 않을 때, 동기신호발생장치는 입력수평동기신호 및 상기 수직동기펄스의 위상을 일정하게 유지하기 위해 소정의 수직동기기간을 가지는 수직동기펄스를 발생한다. 이것은 작은 카운트값을 카운트하는 카운터를 지닌 수평동기신호에 대해 안정한 위상인 수직동기펄스를 제공하는 것이다.

도 1에 관하여, 본 발명의 실시예에 따른 동기신호발생장치의 구성을 설명할 것이다. 그 후에, 동기신호발생장치의 동작을 상세하게 도 2 및 도 3 에 관련하여 설명할 것이다.

도 1 에 나타낸 바와 같이, 이 실시예의 동기신호발생장치(SSGp)는 제 1 입력 포트(Pih), 제 2 입력 포트(Piv), 위상비교기(2), 전압제어발진기(VCO)(3), 제 1 분주기(4), 제 2 분주기(5), 카운터(8R), 펄스발생기(9R), 지연기(12), 스위치신호발생장치(13)), 스위칭기(14), 유지기(15), 제 1 출력 포트(Pohp) 및 제 2 출력 포트(Povp)로 구성된다.

입력 포트(Pih) 및 입력 포트(Piv)는 영상 신호를 포함하는수평동기신호(Hsync)와 수직동기신호(Vsync)의 입력을 각각 수신하기 위해 외부 영상신호원(나타내지 않은)에 접속된다. 제 1 분주기(4)는 입력 주파수의 1/n인 주차수인 출력파를 발생시키고, 제 2 분주기(5)는 입력 주파수의 2/n의 출력파를 발생시킨다. 즉, 제 1 분주기(4)와 제 2 분주기(5)의 분주율은 각각 1/n,2/n이다. 이 예에서, n은 32로 설정되고 분주기(4)의 분주율은 1/32이고 분주기(5)의 분주율은 1/16이다. n의 값은 32에 제한되지는 않는다.

위상비교기(2), 전압제어발진기(3) 및 제 1 분주기(4)는 PLL회로(20)를 형성하기 위해 서로 접속된다. 전압제어발진기(3)는 위상비교기(2)에서 입력된 전압에 기초한 소정의 주파수F(주기 P=1/F)를 가지는 제 1 클럭 펄스(Sck1)를 발생시킨다. 제 1 분주기(4)는 전압제어발진기(3)에서 입력된 클럭 펄스(Sck1)의 기간를 위상비교기(2)와 출력 포트(Pohp)에 수평동기펄스(Hd)로서 (F·32)의 주파수(기간 H = 1/(F·32))를 가지는 출력 클럭 펄스까지 분주한다. 위상비교기(2)는 입력 포트(Pih)에서 입력된 수평동기신호(Hsync) 및 분주기(4)에서 입력된 수평동기펄스(Hd) 사이의 위상차에 대응하는 제어전압(Vc)을 발생시키고 제어전압발진기(3)에 제어전압(Vc)를 출력한다.

전압제어발진기(3)은 1/F의 기간를 가지고 제어전압(Vc)에 기초한 수평동기신호(Hsync)에 동기되는 클럭 펄스(Sck1)를 발생시킨다. 따라서 제 1분주기(4)에서 제 1클럭 펄스(Sck1)를 분주하므로써 발생된 수평동기펄스(Hd)는 수평동기신호(Hsync)에 동기되고 수평동기신호(Hsync)에 고정(lock)된다.

제 2분주기(5)는 제 1클럭 펄스(Sck1)의 입력을 수신하기 위해 PLL회로(20)에 전압제어발진기(3)에 접속된다. 분주기(5)는 제 1클럭펄스(Sck1)의 주기를 1/16로 나누어 H/2의 주기를 가지는 제 2클럭 펄스(Sck2)를 발생시키고 지연 유닛(12)에 출력한다.

제 2분주기(5)에서 출력된 클럭 펄스(Sck2)의 기간은 H/2에 설정되고, 즉, 그것의 주파수는 다음의 이유때문에 수평동기신호(Hsync)의 2배가 된다. NTSC방식에서, 예를 들어, 두 개의 필드에서의 주사선수는 525의 정수값이고, 짝수 및 홀수 필드에 있어서 동일한 타이밍에서 수직동기펄스(Vd)를 발생시키는 것은 262.5H = 525·(H/2)를 카운트할 수 있게 되는 것이 요구된다. 즉, H/2의 기간에 설정되는 것은 유리하다.

지연기(12)는 지연된 클럭 펄스(Sck2d)를 발생시키기 위해 소정의 시간(δ)에 의해 입력되는 클럭 펄스(Sck2)를 지연하기 위해 분주기(5)에 접속된다.

카운터(8R)는 수평동기펄스(Hd)의 입력을 수신하기 위해 PLL회로(20)에 제 1 분주기(4)에 접속된다. 카운터(8R)는 카운트값(N)을 표시하는 카운트 신호(Sn)를 발생하기 위해 수평동기펄스(Hd)의 펄스를 카운트한다. 카운터(8R)는 또한 수직동기펄스(VdR)의 입력을 수신하기 위해 후술하는 유지기(15)에 접속된다. 카운터(8R)는 수평동기펄스(Hd)가 낮은 레벨에서 수직동기펄스(VdR)를 제공할 때 카운트값(N)이 리셋되도록 구성된다. 리셋 후에, 카운터(8R)는 리셋 카운트값(N)이 제 1 분주기(4)에서의 출력 펄스(Hd)를 순차적으로 카운트한다.

펄스 발생기(9R)는 카운트 신호(Sn)의 입력을 수신하기 위해 카운터(8R)에 접속된다. 펄스 발생기(9R)는 카운터(8R)의 카운트값(N)이 1 수직동기주기, 즉,카운트값(N)이 Nv+1인 기간에 대응하는 카운트값(Nv)보다 1 카운트가 많은 기간에서 낮은 레벨에서 및 이외의 기간에서의 높은 레벨에서 펄스 신호(Sq)를 발생시킨다.

스위칭신호발생기(13)는 카운터(8R)에 접속되고 입력 카운트 신호(Sn)에 기초하여, 카운트값(N)이 1 수직동기주기(이 예에서, Nv-1)인 기간에 대응하는 카운트값(Nv)보다 1 카운트값 앞선 카운트값에 도달할 때에서부터 카운트값이 Nv일 때까지 낮은 레벨에서, 이외의 기간에는 높은 레벨에서 이진플래그 신호(Sc)를 발생시킨다.

스위칭기(14)는 플래그신호(Sc)의 입력을 수신하기 위해 스위치신호발생기(13)에 접속되고 또한 펄스신호(Sq)의 입력을 수신하기 위해 펄스발생기(9R)에 접속된다. 스위칭기(14)는 또한 수직동기신호(Vsync)의 입력을 수신하기 위해 입력 포트(Piv)에 접속된다. 보통, 플래그신호(Sc)가 높은 레벨일 때, 스위칭기(14)는 펄스 발생기(9R)에서의 출력 또는 펄스 신호(Sq)를 선택하고 수직펄스신호(Sd)로서 출력한다. 스위칭신호(Sc)가 낮은 레벨일 때, 스위칭기는 입력 포트(Piv)에서의 입력 수직동기신호(Vsync)를 선택하고 수직펄스신호(Sd)로서 출력한다. 상기한 바와 같이, 스위칭기(14)는 선택적으로 펄스 신호(Sq)와 수직펄스신호(Sd)를 합성하기 위해 스위치신호발생기(13)에서 출력된 플래그신호(Sc)에 기초한 수직동기신호(Vsync)를 출력한다. 이런 의미에서, 플래그신호(Sc)는 수직펄스신호(Sd)를 합성하기 위해 두 요소로서 펄스 신호(Sq)와 수직동기신호(Vsync) 사이에 스위칭을 하기 위한 스위치 신호이다.

유지기(15)는 지연된 클럭 펄스(Sck2)의 입력을 수신하기 위해 지연기(12)에 접속되고 또한 합성 수직 펄스 신호(Sd)의 입력을 수신하기 위해 스위칭기(14)에 접속된다. 유지기(15)는 지연된 클럭 펄스(Sck2d)에 응답하여 수직펄스신호(Sd)를 샘플하고 유지하고 수직동기펄스(VdR)로서 출력한다. 이와 같이, 펄스 발생기(9R)에서 발생된 펄스 신호(Sq)와 본래의 수직동기신호(Vsync)는 수평동기펄스(Hd)(또는 수평동기신호(Hsync)) 및 수직동기신호(Vsync)에 동기된 수직동기펄스(VdR)를 생산하기 위한 수평동기신호(Hsync)에 동기된 수평동기펄스(Hd)를 카운트하므로써 제공하는 카운터(8R)의 카운트값(N)에 따라 택일적인 방법으로 선택된다.

다음, 도 2에 나타낸 타이밍 순서도에 관하여, 상기 설명한 동기신호발생장치(SSGp)의 동작을 설명할 것이다. 이 다이어그램에서, 횡좌표는 시간(t)의 경과를 나타내고 종좌표는 시간축(t)을 따르는 포인트에서의 수평동기신호(Hsync), 수평동기펄스(Hd), 클럭 펄스(Sck2), 지연된 클럭 펄스(Sck2d), 수직동기신호(Vsync), 스위치 신호(Sc), 펄스 신호(Sq), 수직펄스신호(Sd), 수직동기펄스(VdR) 및 카운트값(N)의 움직임을 나타낸다.

수평동기신호(Hsync)는 시간 t1, t3,t6 및 t8에서 갱신된다. 이러한 시간 사이에 각각의 기간은 하나의 수평동기기간(H)에 대응한다.

상기한 바와 같이, 수평동기펄스(Hd)의 기간은 동기되고 수평동기신호(Hsync)에 고정되서 수평동기신호(Hsync)와 유사하게 시간 t1, t3, t6, 및 t8에서 갱신된다.

상기한 바와 같이 클럭 펄스(Sck2)의 기간이 H/2이기 때문에,시간 t1, t2,t3, t5, t6, t7,t8 및 t10에서 갱신된다. 이러한 시간 사이에 각각의 기간 또는 클럭 펄스(Sck2)는 1 수평동기기간(H)의 반기간(H/2)에 대응한다.

지연된 클럭 펄스(Sck2d)가 클럭 펄스(Sck2)후 시간(δ)으로 지연되기 때문에, 각각 시간 t1, t2, t3, t5, t6, t7, t8 및 t10이 시간(δ)에 의해 지연된 시간 t1d, t2d, t3d, t5d, t6d, t7d, t8d 및 t10d에서 갱신된다. 도 2는 간략하게 t1d, t3d 및 t6d만을 나타낸다.

수직동기신호(Vsync)의 1 수직동기기간은 이 예에서 시간 t4에서 종료한다. 수직동기신호(Vsync)의 위상은 수평동기신호(Hsync)의 위상이 변하는 시간 t3후의 소정의 시간(τ)에 의해 지연된 시간 t4에서 변화한다. 즉, 수직동기신호(Vsync)와 수평동기신호(Hsync)는 시간(τ)에 의해 위상이 이동된다. 이 위상 이동은 영상 신호가 전송 경로를 통과하는 동안에 받는 다양한 영향, 입력의 스위칭의 영향 등에 기인하여 필연적으로 일어난다.

상기한 바와 같이, 카운터(8R)의 카운트값(N)은 수평동기펄스(Hd)가 낮은 레벨에서 수직동기펄스(VdR)를 제공할 때 리셋되서 카운트값(N)이 Nv에서 0까지의 시간 t6에서 리셋된다. 따라서, 카운트값(N)은 시간 t6의 전후 수평동기펄스(Hd)의 펄스 기간에 동기에 있어서 시간 t1, t3, t8에서 증가된다.

상기한 바와 같이, 스위치 신호(Sc) 또는 스위치신호발생기(13)에서의 출력은 1 수직동기기간(이 예에서 Nvp=Nv-1)에 대응하는 카운트값(Nv)전에 카운트값이 도달하는 카운터(8)의 카운트값(N)에서의 시간 t1과 카운트값(N)이 리셋되는 시간 t6 사이의 기간에서 낮은 레벨이 되고, 이외의 기간에는 높은 레벨이 된다.

상기한 바와 같이, 스위칭기(14)는 카운터(8R)에서의 스위치 신호(Sc)가 낮은 레벨이 되는 동안에 입력 포트(Piv)에서의 수직동기신호(Vsync)를 선택하기 위해 스위치되고 출력하고, 이외의 기간에는 스위치신호(Sc)를 선택하기 위해 스위치되고 출력한다. 그 결과로써, 스위치신호(Sc)는 낮은 레벨에서 시간 t1과 시간 t6과의 기간은 수직동기신호(Vsync)의 파형을 가지고, 시간 t6 이후 펼스 신호(Sq)의 파형을 가지는 수직펄스신호(Sd)를 발생시킨다.

이와 같이, 수직동기신호(Vsync) 또는 입력 포트(Piv)에서의 출력은 수직동기신호(Vsync)를 선택하는 스위칭기(14)에 입력되고 상기 수직동기신호(Vsync)는 수직펄스신호(Sd)로 유지기(15)에 입력하기 위한 스위칭기(14)를 통과한다.

지연기(12)에서 지연된 클럭 펄스(Sck2d)가 시간 t3d에서 유지기(15)에 출력될 때, 유지기(15)는 낮은 레벨에서 입력수직동기신호(Vsync) 성분으로 구성된 신호(Sd)를 샘플하고 유지하고 낮은 레벨에서 수직동기펄스(VdR)를 출력한다.

클럭(Hd)이 낮은 레벨에서 수직동기펄스(VdR)를 시간 t6에서 분주기(4)에서 카운터(8R)까지 출력될 때, 카운트값(N)은 0으로 리셋된다. 카운트값(N)의 변화에 응답하여, 스위치신호발생기(13)는 낮은 레벨에서 높은 레벨까지 스위치 신호(Sc)를 변화시킨다.

이 높은 레벨 스위치 신호(Sc)를 수신하여, 스위칭기(14)는 낮은 레벨의 수직동기신호(Vsync) 대신에 높은 레벨 펄스(Sq)를 선택하고 수직펄스신호(Sd)로서 출력한다.

시간 t6에서, 카운터(8R)는 리셋되고 그것의 카운트값(N)이 Nv+1에 도달하지않아서 펄스 발생기(9)에서의 펄스 신호(Sq)는 높은 레벨을 유지한다. 이 높은 레벨 펄스 신호(Sq)는 스위칭기(14)를 통해 유지기(15)에 입력된다.

시간 t6d에서, 지연기(12)에서의 지연된 클럭 펄스(Sck2d)는 유지기(15)에 입력되고, 유지기(15)는 높은 레벨 펄스 신호(Sq)를 샘플하고 유지하고 수직동기펄스(VdR)로서 출력한다.

즉, 유지기(15)에서 출력되는 수직동기펄스(VdR)는 낮은 레벨에서의 수직동기기간이 지연기(12)에서 출력된 지연된 클럭 펄스(Sck2d)의 기간(H/2)의 2배(H)로 항상 일정하다. 또한, 수직동기펄스(VdR)의 위상은 항상 입력수평동기신호(Hsync)의 위상이동시간(τ)에 영향을 받지않고 안정한 수평동기펄스(Hd)의 위상에 대한 소정의 시간(δ)에 의해 이동된다.

게다가, 카운터(8R)는 수평동기기간(H)을 가지는 펄스(Hd)를 카운트하기때문에 카운터의 카운트값은 종래의 동기신호발생장치에 H/2의 기간을 가지는 클럭 펄스를 카운트하는데 사용되는 카운터(8)의 카운트된 값의 1/2이 될 수 있다.

본 발명의 실시예의 동기신호발생장치의 동작은 입력 포트(Piv)에서의 입력을 선택하는 스위칭기(14)에 입력된 수직동기신호(Vsync)의 경우로 도 2에 관련하여 설명되어졌다.

다음, 도 3에 관하여, 동기신호발생장치(SSGp)의 동작은 노이즈, 채널의 스위칭 등에 기인한 수직동기신호(Vsync)가 손실되고 스위칭기(14)가 입력 포트(Piv)에서의 출력을 선택하고 있다는 사실에도 불구하고 입력되지 않은 수직동기신호(Vsync)의 경우를 설명할 것이다. 도 3에서, 도 2에서와 유사하게,횡좌표는 시간(t)의 경과를 나타내고 종좌표는 시간축(t)을 따르는 포인트에서의 동기신호발생장치에서의 다양한 신호의 움직임을 나타낸다.

도 3에서 나타낸 예에서, 수직동기신호(Vsync)는 전송경로상에서 손실되고, 동기신호발생장치(SSGp)는 시간(t4)에서 수직동기를 제공하지 않고 부재는 시간(t9)에 풀려진다. 그 결과로써, 수직동기신호(Vsync)는 본래 갱신되어지는 시간(t4)에서 갱신되지 않지만, 높은 레벨을 유지한다. 게다가, 본래 낮은 레벨에서 높은 레벨까지 변화되는 다음 갱신 시간(t9)에서 수직동기신호(Vsync)는 높은 레벨에서 낮은 레벨까지 갱신된다.

즉, 카운터(8R)의 카운트값이 Nv-1과 Nv에서의 기간에 있어서, 스위치신호발생기(13)는 낮은 레벨에서 스위치신호(Sc)를 출력한다. 그 다음에, 스위칭기(14)는 입력 포트(Piv)에서 출력을 선택하지만, 수직동기신호(Vsync)는 입력되지 않아서 스위칭기(14)에서의 출력신호(Sd)는 높은 레벨을 유지하고 수직동기펄스(VdR) 또는 유지기(15)에서의 출력은 또한 높은 레벨이 되고, 카운터(8R)는 리셋되지 않는다.

시간 t6에서, 펄스(Hd)는 카운터(8)를 제공하고 그것의 카운트값이 Nv+1에 도달한 다음 펄스발생기(9)는 낮은 레벨에서 펄스 신호(Sq)를 출력하고, 스위치신호발생기(13)에서의 스위치 신호(Sc)의 출력은 정지되고 스위칭기(14)는 펄스 발생기(9)에서의 출력 신호(Sq)를 선택한다.

따라서, 펄스 발생기(9)에서 낮은 레벨에서 펄스(Sq)는 스위칭기(14)를 통해 유지기(15)에 입력된다. 따라서, 지연기(12)에서 지연된 클럭 펄스(Sck2d)는 시간(t6d)에 입력되고, 유지기(15)는 낮은 레벨에서 수직동기펄스(VdR)를 출력한다.

수평동기펄스(Hd)가 제 1 분주기(4)에서 카운터(8R)까지 낮은 레벨이 되는 유지기(15)에서 출력을 시간(t8)에서 입력될 때, 카운트값은 리셋된다. 그 결과로써, 펄스 발생기(9)의 출력(Sq)은 높은 레벨에서 변화하고 이 높은 레벨 펄스(Sq)는 스위칭기(14)를 통해 유지기(15)에 입력된다. 그 다음에, 시간(t8d)에서, 지연기(12)에서 지연된 클럭 펄스(Sck2d)는 유지기(15)에 입력된다. 유지기(15)는 높은 레벨에서 수직동기펄스(VdR)를 출력한다.

이와 같이, 수직동기신호(Vsync)가 우연하게 손실되는 경우에도 수평동기펄스(Hd)에 대한 소정의 시간(δ)에 의해 지연된 위상을 가지는 수직동기펄스(VdR)는 확실히 발생된다. 비록 이 수직동기펄스(VdR)가 수평동기펄스(Hd)의 1 펄스(1H)에 의한 카운터(8R)의 카운트값(Nv)에 대응하는 본래의 수직동기기간후에 지연되지만, 이 지연은 작은 값이다. 게다가, 지연은 자주 일어나지 않는다. 따라서, 디스플레이 장치를 구동할 수 없게 되는 문제를 확실하게 피할 수 있는 것이 가능하다.

상기한 바와 같이, 이 발명의 동기신호발생장치는 입력 수직 동기신호가 소정의 범위의 수직동기기간을 가지는 경우에만 수직동기신호에 동기된 수직동기펄스를 출력한다. 입력 수직동기신호가 소정의 범위의 수직동기기간을 가지지 않을 때, 이 발명의 동기신호발생장치는 입력 수평동기신호와 상기 수직동기펄스의 위상을 일정하게 유지하는 소정의 수직동기기간을 가지는 수직동기펄스를 발생시킨다. 이것은 작은 카운트값을 카운트하는 카운터에 수평동기신호에 대해 위상이 안정한 수직동기펄스를 제공한다.

본 발명은 컴퓨터 디스플레이, 텔레비전 수신기 등과 같은 영상 디스플레이기기에 있어서 전송 경로와 스위칭의 영향에 기인한 입력 영상 신호의 동기 신호 성분이 변동하는 환경하에서도 저가로 안정한 동기신호를 발생하기 위한 동기신호발생장치에 사용되어질 수 있다.

Claims (10)

1. 입력 영상 신호에 수평동기신호에 기초한 입력 영상 신호에서 수직동기신호에 동기된 수직동기펄스를 발생하기 위한:

   상기 수평동기신호에 동기된 제 1 클럭 신호를 발생하기 위한 상기 수평동기신호의 기간의 1/n(n은 정수)를 가지는 제 1 클럭 신호를 발생하기 위한 제 1 클럭 신호 발생수단;

   상기 수직동기신호의 수직동기기간을 검출하기 위한 상기 제 1 클럭 신호를 카운트하기 위한 카운팅수단;

   상기 검출된 수직동기기간의 기초한 수직동기기간을 가지는 상기 입력 수직동기신호에서 기간을 검출하기 위한 수직동기기간 검출수단 및

   상기 입력 수직동기신호가 상기 검출된 수직동기기간의 제 1 소정의 기간 범위내에 수직동기를 가질 때 상기 수직동기신호에 동기된 수직동기펄스를 출력하고, 상기 입력 수직동기신호가 상기 제 1 소정의 기간 범위내에 수직동기를 가지지 않을 때 제 2 소정의 수직동기기간을 가지는 수직동기펄스를 발생하기 위한 수직동기펄스발생수단을 구비하고,

   상기 수직동기펄스발생수단은

   상기 수직동기펄스에 따라 상기 카운팅수단의 카운트값을 리셋하기 위한 카운트 리셋수단;

   상기 카운트값이 1 수직동기기간보다 소정의 값에 의해 많을 때 상기 입력 수직동기신호를 선택하고 다른 환경에서 상기 수직펄스를 선택하기 위한 스위칭수단;

   수평동기기간의 1/2과 동일한 주기를 가지는 제 2 클럭 펄스를 발생하기 위한 상기 제 1 클럭 펄스를 2/n 분주하기 위한 제 1 분주수단;

   제 3 클럭 펄스를 발생하기 위해 상기 제 2 클럭 펄스를 지연시키는 지연수단 및

   상기 제 3 클럭 펄스에 따라 상기 스위칭수단으로부터의 출력을 유지하기 위한 유지수단을 구비하고;

   상기 수직동기펄스는 상기 수직동기신호와 상기 수직 펄스를 택일적인 방법으로 합성하므로써 발생되고 입력 수평동기신호와 상기 수직동기펄스의 위상을 일정하게 유지하는 것을 특징으로 하는 동기신호발생장치.
2. 제 1 항에 있어서,

   상기 제 1 클럭 신호발생수단은

   상기 제 1 클럭 신호를 발생하기 위한 상기 제 1 클럭 펄스를 1/n 분주하기 위한 제 2 분주수단,

   상기 제 1 클럭펄스발생수단을 제어하기 위해 상기 제 1 클럭 신호와 상기 수평동기신호 사이에 위상차를 검출하기 위한 위상비교수단을 구비하고,

   상기 카운팅수단은 상기 수평동기신호의 주기와 동일한 주기를 가지는 상기 제 1 클럭 신호의 펄스를 카운트하는 것을 특징으로 하는 동기신호발생장치.
3. 제 1 항에 있어서,

   상기 카운트값과 상기 수직동기펄스에 기초한 상기 입력수직동기신호와 상기 수직펄스 사이에 상기 스위칭수단에 의한 선택을 제어하기 위한 스위칭제어수단을 더 구비하고,

   상기 스위칭제어수단은 상기 수직동기펄스가 낮게 되는 소정의 시간에 상기 수평동기펄스에 입력되는 시간에서의 기간에 상기 수직동기신호를 선택하기 위한 상기 스위칭수단을 선택하도록 제어하는 것을 특징으로 하는 동기신호발생장치.
4. 입력 영상 신호에 수평동기신호에 기초한 입력 영상 신호에서 수직동기신호에 동기된 수직동기펄스를 발생하기 위한:

   상기 수평동기신호에 동기된 제 1 클럭 신호를 발생하기 위한 상기 수평동기신호의 기간의 1/n(n은 정수)를 가지는 제 1 클럭 신호를 발생하기 위한 제 1 클럭 신호 발생단계;

   상기 수직동기신호의 수직동기기간을 검출하기 위한 상기 제 1 클럭 신호를 카운트하기 위한 카운팅단계;

   상기 검출된 수직동기기간의 기초한 수직동기기간을 가지는 상기 입력 수직동기신호에서 기간을 검출하기 위한 수직동기기간 검출단계 및

   상기 입력 수직동기신호가 상기 검출된 수직동기기간의 제 1 소정의 기간 범위내에 수직동기를 가질 때 상기 수직동기신호에 동기된 수직동기펄스를 출력하고, 상기 입력 수직동기신호가 상기 제 1 소정의 기간 범위내에 수직동기를 가지지 않을 때 제 2 소정의 수직동기기간을 가지는 수직동기펄스를 발생하기 위한 수직동기펄스발생단계를 구비하고,

   상기 수직동기펄스발생단계는

   상기 수직동기펄스에 따라 상기 카운팅단계의 카운트값을 리셋하기 위한 카운트 리셋단계;

   상기 카운트값이 1 수직동기기간보다 소정의 값에 의해 많을 때 상기 입력 수직동기신호를 선택하고 다른 환경에서 상기 수직펄스를 선택하기 위한 스위칭단계;

   수평동기기간의 1/2과 동일한 주기를 가지는 제 2 클럭 펄스를 발생하기 위한 상기 제 1 클럭 펄스를 2/n 분주하기 위한 제 1 분주단계;

   제 3 클럭 펄스를 발생하기 위해 상기 제 2 클럭 펄스를 지연시키는 지연단계 및

   상기 제 3 클럭 펄스에 따라 상기 스위칭수단으로부터의 출력을 유지하기 위한 유지단계를 구비하고;

   상기 수직동기펄스는 상기 수직동기신호와 상기 수직 펄스를 택일적인 방법으로 합성하므로써 발생되고 입력 수평동기신호와 상기 수직동기펄스의 위상을 일정하게 유지하는 것을 특징으로 하는 동기신호발생방법.
5. 제 4 항에 있어서,

   상기 제 1 클럭 신호발생단계는

   상기 제 1 클럭 신호를 발생하기 위한 상기 제 1 클럭 펄스를 1/n 분주하기 위한 제 2 분주단계,

   상기 제 1 클럭펄스발생단계를 제어하기 위해 상기 제 1 클럭 신호와 상기 수평동기신호 사이에 위상차를 검출하기 위한 위상비교단계를 구비하고,

   상기 카운팅단계는 상기 수평동기신호의 주기와 동일한 주기를 가지는 상기 제 1 클럭 신호의 펄스를 카운트하는 것을 특징으로 하는 동기신호발생방법.
6. 제 4 항에 있어서,

   상기 카운트값과 상기 수직동기펄스에 기초한 상기 입력수직동기신호와 상기 수직펄스 사이에 상기 스위칭단계에 의한 선택을 제어하기 위한 스위칭제어단계를 더 구비하고,

   상기 스위칭제어단계는 상기 수직동기펄스가 낮게 되는 소정의 시간에 상기 수평동기펄스에 입력되는 시간에서의 기간에 상기 수직동기신호를 선택하기 위한 상기 스위칭단계를 제어하는 것을 특징으로 하는 동기신호발생방법.
7. 삭제
8. 삭제
9. 삭제
10. 삭제