JP2009130442A - 信号伝送システム及びその制御方法 - Google Patents

信号伝送システム及びその制御方法 Download PDF

Info

Publication number
JP2009130442A
JP2009130442A JP2007300569A JP2007300569A JP2009130442A JP 2009130442 A JP2009130442 A JP 2009130442A JP 2007300569 A JP2007300569 A JP 2007300569A JP 2007300569 A JP2007300569 A JP 2007300569A JP 2009130442 A JP2009130442 A JP 2009130442A
Authority
JP
Japan
Prior art keywords
signal
delay
image signal
delay amount
synchronization signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007300569A
Other languages
English (en)
Inventor
Katsuji Deura
勝司 出浦
Fujio Seki
藤男 関
Satoshi Sakurai
聡 桜井
Kazuhiro Yasuno
和洋 安野
Takashi Iwao
喬 岩尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Component Ltd
Original Assignee
Fujitsu Component Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Component Ltd filed Critical Fujitsu Component Ltd
Priority to JP2007300569A priority Critical patent/JP2009130442A/ja
Priority to US12/292,336 priority patent/US8245072B2/en
Publication of JP2009130442A publication Critical patent/JP2009130442A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Color Television Systems (AREA)

Abstract

【課題】画像信号が長距離伝送される場合でも良好な画像を取得することができる信号伝送システム及びその制御方法を提供する。
【解決手段】送信装置10の同期信号・画像信号重畳回路11a,11bが複数の画像信号のうち、少なくとも1つの画像信号に同期信号を重畳し、重畳信号として受信装置20に出力し、受信装置20の同期信号・画像信号分離回路21a,21bが重畳信号に含まれる画像信号及び同期信号を分離し、アナログディレイ回路23a,23bが他の画像信号に対する分離された画像信号の遅延量を調整し、制御マイコン25及びディレイ回路24a,24bが分離された同期信号の遅延量を調整する(図2,図4)。
【選択図】図4

Description

本発明は、長距離(例えば数百メートル)で画像信号の送信が可能な信号伝送システム及びその制御方法に関する。
従来より、コンピュータ等のアナログ画像信号、即ち、RGB信号をCat5(category 5)ケーブル等にて遠隔地に送信する場合、ケーブルに含まれるR信号、G信号及びB信号を送信する複数の対線の実長の違いにより、遠隔地では、受信したR信号、G信号、及びB信号の間にずれが生じることが知られている。
このようなR信号、G信号、及びB信号の間のずれに対して、ディレイ素子を使用することで、R信号、G信号、及びB信号の間のずれを補正する遠隔システムが提案されている(例えば、特許文献1参照)。
特開2004−356939号公報
しかしながら、特許文献1の技術では、R信号、G信号、及びB信号の間のずれを補正することはできるものの、R信号、G信号、及びB信号とこれらと一緒に送信される同期信号との時間関係がずれることがある。このため、数百メートルのCat5(category 5)ケーブルを使って、RGB信号を送信する場合には、表示の欠けや位置ずれなどが生じるおそれがある。
本発明の目的は、画像信号が長距離伝送される場合でも良好な画像を取得することができる信号伝送システム及びその制御方法を提供することにある。
上記目的を達成するため、本発明の信号伝送システムは、複数の画像信号のうち、少なくとも1つの画像信号に同期信号を重畳し、重畳信号として受信装置に出力する重畳手段を有する送信装置と、前記重畳信号に含まれる画像信号及び同期信号を分離する分離手段、他の画像信号に対する前記分離された画像信号の遅延量を調整する第1調整手段、及び前記分離された同期信号の遅延量を調整する第2調整手段を有する受信装置とを備えることを特徴とする。
かかる構成によれば、画像信号の遅延量だけでなく、同期信号の遅延量も調整されるので、画像信号が長距離伝送される場合でも良好な画像を取得することができる。
ここで、重畳手段は、図2の同期信号・画像信号重畳回路11a,11bに対応し、分離手段は、図4の同期信号・画像信号分離回路21a,21bに対応し、第1調整手段は、図4のアナログディレイ回路23a,23bに対応し、第2調整手段は、図4の制御マイコン25及びディレイ回路24a,24bに対応する。また、第1調整手段は、図12のディレイ素子61a−1,61a−2,61a−3及びマルチプレクサ65a、又は図12のディレイ素子61b−1,61b−2,61b−3及びマルチプレクサ65bに対応し、第2調整手段は、ディレイ素子62a−1,62a−2,62a−3及びマルチプレクサ66a又は図12のディレイ素子62b−1,62b−2,62b−3及びマルチプレクサ66bに対応する。
好ましくは、前記第2調整手段は、前記分離された同期信号の遅延量を入力する入力手段を備えることを特徴とする。
かかる構成によれば、ユーザが、分離された同期信号の遅延量を調整することができる。ここで、入力手段は、図2の制御マイコン25に対応する。
好ましくは、前記第2調整手段は、前記画像信号の遅延量と同一の遅延量となるように、前記分離された同期信号の遅延量を自動調整することを特徴とする。
かかる構成によれば、画像信号の遅延量に合わせて、同期信号の遅延量も自動調整されるので、画像信号が長距離伝送される場合でも良好な画像を取得することができる。
より好ましくは、前記第1調整手段は、遅延量の異なる複数の第1遅延素子を備え、前記第2調整手段は、前記複数の第1遅延素子とそれぞれ同一の遅延量を有する複数の第2遅延素子を備え、前記受信装置は、さらに、前記他の画像信号の入力に応じてカウントを開始し、前記分離された画像信号の入力に応じてカウントを終了するカウント手段、前記カウント手段のカウント値をデコードするデコード手段、前記複数の第1遅延素子及び前記複数の第2遅延素子の中から前記デコード手段でデコードされたカウント値に対応する第1遅延素子及び第2遅延素子を選択する選択手段を備えていることを特徴とする。
かかる構成によれば、遅延量の異なる複数の第1遅延素子のうち、選択された第1遅延素子と同一の遅延量を有する第2遅延素子を用いて同期信号の遅延量が自動調整されるので、画像信号が長距離伝送される場合でも良好な画像を取得することができる。
ここで、複数の第1遅延素子は、図12のディレイ素子61a−1,61a−2,61a−3又はディレイ素子61b−1,61b−2,61b−3に対応し、複数の第2遅延素子は、図12のディレイ素子62a−1,62a−2,62a−3又はディレイ素子62b−1,62b−2,62b−3に対応する。カウント手段は、図12のカウンタ63a,63bに対応し、デコード手段は、図12のデコーダ64a,64bに対応し、選択手段は、図12のマルチプレクサ65a,66a,65b,66bに対応する。
上記目的を達成するため、本発明の信号伝送システムは、重畳信号に含まれる画像信号及び同期信号を分離する分離手段、及び他の画像信号に対する前記分離された画像信号の遅延量を調整する第1調整手段を有する受信装置と、前記受信装置に送信される前の同期信号の遅延量を調整する第2調整手段、及び前記重畳信号に含まれる対象の画像信号に前記第2調整手段で調整された遅延量を有する同期信号を重畳し、前記重畳信号として前記受信装置に出力する重畳手段を有する送信装置とを備えることを特徴とする。
かかる構成によれば、画像信号の遅延量だけでなく、同期信号の遅延量も調整されるので、画像信号が長距離伝送される場合でも良好な画像を取得することができる。
ここで、分離手段は、図10の同期信号・画像信号分離回路21a,21bに対応し、第1調整手段は、図10のアナログディレイ回路23a,23bに対応し、第2調整手段は、図11のディレイ回路13a,13bに対応し、重畳手段は、図11の同期信号・画像信号重畳回路11a,11bに対応する。また、分離手段は、図13の同期信号・画像信号分離回路21a,21bに対応し、第1調整手段は、図13のディレイ素子61a−1,61a−2,61a−3及びマルチプレクサ65a又は図13のディレイ素子61b−1,61b−2,61b−3及びマルチプレクサ65bに対応し、第2調整手段は、図14のディレイ素子14a−1,14a−2,14a−3及びマルチプレクサ15a又は図14のディレイ素子14b−1,14b−2,14b−3及びマルチプレクサ15bに対応し、重畳手段は、図14の同期信号・画像信号重畳回路11a,11bに対応する。
好ましくは、前記第2調整手段は、前記画像信号の遅延量と同一の遅延量となるように、前記受信装置に送信される前の同期信号の遅延量を自動調整することを特徴とする。
かかる構成によれば、画像信号の遅延量に合わせて、同期信号の遅延量も自動調整されるので、画像信号が長距離伝送される場合でも良好な画像を取得することができる。
より好ましくは、前記第1調整手段は、遅延量の異なる複数の第1遅延素子を備え、前記第2調整手段は、前記複数の第1遅延素子とそれぞれ同一の遅延量を有する複数の第2遅延素子を備え、前記受信装置は、前記他の画像信号の入力に応じてカウントを開始し、前記分離された画像信号の入力に応じてカウントを終了するカウント手段、前記カウント手段のカウント値をデコードするデコード手段、前記複数の第1遅延素子の中から前記デコード手段でデコードされたカウント値に対応する第1遅延素子を選択する第1選択手段を備え、前記送信装置は、前記複数の第2遅延素子の中から前記デコード手段でデコードされたカウント値に対応する第2遅延素子を選択する第2選択手段を備えていることを特徴とする。
かかる構成によれば、遅延量の異なる複数の第1遅延素子のうち、選択された第1遅延素子と同一の遅延量を有する第2遅延素子を用いて同期信号の遅延量が自動調整されるので、画像信号が長距離伝送される場合でも良好な画像を取得することができる。
ここで、複数の第1遅延素子は、図13のディレイ素子61a−1,61a−2,61a−3又はディレイ素子61b−1,61b−2,61b−3に対応し、複数の第2遅延素子は、図14のディレイ素子14a−1,14a−2,14a−3又は図14のディレイ素子14b−1,14b−2,14b−3に対応する。カウント手段は、図13のカウンタ63a,63bに対応し、デコード手段は、図13のデコーダ64a,64bに対応する。第1選択手段は、図13のマルチプレクサ65a,65bに対応し、第2選択手段は、図14のマルチプレクサ15a,15bに対応する。
上記目的を達成するため、本発明の信号伝送システムの制御方法は、送信装置及び受信装置を有する信号伝送システムの制御方法であって、前記送信装置は、複数の画像信号のうち、少なくとも1つの画像信号に同期信号を重畳し、重畳信号として受信装置に出力し、前記受信装置は、前記重畳信号に含まれる画像信号及び同期信号を分離し、他の画像信号に対する前記分離された画像信号の遅延量を調整し、前記分離された同期信号の遅延量を調整することを特徴とする。
かかる構成によれば、画像信号の遅延量だけでなく、同期信号の遅延量も調整されるので、画像信号が長距離伝送される場合でも良好な画像を取得することができる。
上記目的を達成するため、本発明の信号伝送システムの制御方法は、送信装置及び受信装置を有する信号伝送システムの制御方法であって、前記受信装置は、重畳信号に含まれる画像信号及び同期信号を分離し、他の画像信号に対する前記分離された画像信号の遅延量を調整し、前記送信装置は、前記受信装置に送信される前の同期信号の遅延量を調整し、前記重畳信号に含まれる対象の画像信号に当該調整された遅延量を有する同期信号を重畳し、前記重畳信号として前記受信装置に出力することを特徴とする。
かかる構成によれば、画像信号の遅延量だけでなく、同期信号の遅延量も調整されるので、画像信号が長距離伝送される場合でも良好な画像を取得することができる。
本発明によれば、画像信号が長距離伝送される場合でも良好な画像を取得することができる。
以下、図面を参照しながら本発明の実施の形態を説明する。
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る信号伝送システムの構成を示すブロック図である。
図1に示すように、信号伝送システムでは、サーバ30とディスプレイ40及びキーボードやマウス等(以下、キーボード/マウスという)50との間に、送信装置10と受信装置20とが設けられている。
送信装置10と受信装置20とは、LANケーブル100を介して互いに接続されている。送信装置10及び受信装置20には、それぞれネットワークインタフェース(以下、インタフェースをI/Fと略す)10A及び20Aが組み込まれている。また、このネットワークI/F10A,20Aは、3つの画像信号(RGB:以下、何れでもよい場合は単に画像信号という),水平同期信号(Hsync),垂直同期信号(Vsync)(以下、何れでも良い場合は単に同期信号という)及びキーボード/マウス50から入力された信号(これを操作信号という)を送信又は受信できる構成であれば、如何なるものでもよい。
LANケーブル100は、例えばCat5Eストレートケーブルであり、4対(計8本)の信号線を含む。各画像信号は、それぞれ差動信号として送信装置10から受信装置20へ送信されるため、画像信号毎に1対の信号線を占有する。従って、3つの画像信号、即ちRGB信号で3対の信号線を占有する。残りの1対の信号線は、キーボード/マウス50から入力された操作信号を受信装置20から送信装置10へ送信するために使用される。尚、後述するように、水平同期信号はG信号に重畳され、垂直同期信号はB信号に重畳されるので、水平同期信号及び垂直同期信号がそれぞれ独立して信号線を占有することはない。
送信装置10は、パーソナルコンピュータやワークステーションやその他の情報処理装置等で構成されたサーバ30から画像信号(RGB),水平同期信号及び垂直同期信号を入力するためのディスプレイコネクタとしてVGA(Video Graphics Array)コネクタ10Bを有する。このVGAコネクタ10Bには、例えばBNCコネクタやD−sub15pinコネクタ等の一般的なコネクタを使用することができる。
また、送信装置10は、受信装置20を介して入力したキーボード/マウス50の操作信号をサーバ30へ入力するためのキーボード/マウスコネクタ10Cを有する。このキーボード/マウスコネクタ10Cは、例えばPS/2コネクタやUSB(Universal Serial Bus)コネクタやその他のシリアルコネクタ等、一般的なキーボード及びマウスの接続に使用されるコネクタを使用することができる。
尚、サーバ30には、一般的な情報処理装置と同様に、画像信号(RGB)を出力するためのVGAコネクタ30Aと、キーボードやマウスから操作信号を入力するためのキーボード/マウスコネクタ30Bとが設けられている。従って、送信装置10の筐体表面に設けられたVGAコネクタ10Bは、例えばBNCケーブルやD−sub15pinケーブル等を用いて構成したRGBケーブル200Aを用いて、サーバ30の筐体表面に設けられているVGAコネクタ30Aに接続される。また同じく、送信装置10の筐体表面に設けられたキーボード/マウスコネクタ10Cは、例えばPS/2ケーブルやUSBケーブルやその他のシリアルケーブル等、一般的なキーボード及びマウスの接続に使用されるケーブル300Aを用いて、サーバ30の筐体表面に設けられているキーボード/マウスコネクタ30Bに接続される。
受信装置20は、ディスプレイ40へ画像信号(RGB),水平同期信号及び垂直同期信号を出力するためのディスプレイコネクタとしてVGA(Video Graphics Array)コネクタ20Bを有する。このVGAコネクタ20Bには、例えばBNCコネクタやD−sub15pinコネクタ等の一般的なコネクタを使用することができる。VGAコネクタ20Bには、ディスプレイ40に設けられたRGBケーブル200Bが接続される。RGBケーブル200Bは、例えばBNCケーブルやD−sub15pinケーブル等で構成されている。
また、受信装置20は、キーボード/マウス50から操作信号を入力するためのキーボード/マウスコネクタ20Cを有する。このキーボード/マウスコネクタ20Cは、例えばPS/2コネクタやUSBコネクタやその他のシリアルコネクタ等、一般的なキーボード及びマウスの接続に使用されるコネクタを使用することができる。キーボード/マウスコネクタ20Cには、キーボード/マウス50に設けられたケーブル300Bが接続される。ケーブル300Bは、例えばPS/2ケーブルやUSBケーブルやその他のシリアルケーブル等、一般的なキーボード及びマウスの接続に使用されるケーブル等で構成されている。
次に、送信装置10及び受信装置20の内部構成について図面を用いて詳細に説明する。尚、以下の説明では、R,G,Bの画像信号のうち画像信号(G)に水平同期信号を重畳し、画像信号(B)に垂直同期信号を重畳する場合を例に挙げて説明する。
図2は、送信装置10の内部構成を示すブロック図である。図2に示すように、送信装置10は、VGAコネクタ10Bから入力された画像信号(RGB)のうち、画像信号(G)に水平同期信号を重畳し、画像信号(B)に垂直同期信号を重畳するための同期信号・画像信号重畳回路11a,11bを有する。
同期信号・画像信号重畳回路11aには、画像信号(RGB)のうち画像信号(G)が入力される。また、同期信号・画像信号重畳回路11aには、水平同期信号も入力される。更に、同期信号・画像信号重畳回路11aには、常時、中間電位(DC)が印加されている。また同様に、同期信号・画像信号重畳回路11bには、画像信号(RGB)のうち画像信号(B)が入力される。また、同期信号・画像信号重畳回路11bには、垂直同期信号も入力される。更に、同期信号・画像信号重畳回路11には、常時、中間電位(DC)が印加されている。尚、一般的な画像信号(RGB)の電圧レベルは高くとも1V程度であり、一般的な同期信号の電圧レベルは内部電圧レベルと同等な5V程度である。また、中間電位(DC)は、画像信号の電圧レベルよりも大きく、同期信号の電圧レベルよりも低い値に設定される。本実施の形態では、これを2.5Vとする。
同期信号・画像信号重畳回路11a及び11bの動作を、図3を用いて詳細に説明する。尚、同期信号・画像信号重畳回路11a及び11bの構成及び動作は共に同様であるため、以下では同期信号・画像信号重畳回路11aの構成及び動作についてのみ説明する。図3(a)は重畳する前の水平同期信号と画像信号(G)と中間電位(DC)とを示す。図3(b)はこれらを重畳した後の重畳信号を示す。
同期信号・画像信号重畳回路11aは、マルチプレクサを含む。水平同期信号はマルチプレクサの出力を切り替える切替信号として使用する。同期信号・画像信号重畳回路11aは、図3(a)のように、水平同期信号が入力された期間、出力に中間電位(DC)を選択し、これ以外の期間、画像信号(G)を選択して出力する。これにより、図3(b)に示すように、電圧レベルが2.5Vとなる水平同期信号が画像信号(G)に重畳された重畳信号を得ることができる。
尚、本実施形態では画像信号(R)以外の画像信号(G),(B)にそれぞれ同期信号を重畳するように構成したが、これに限定されず、何れの画像信号と同期信号との組み合わせであっても良い。
以上のように得られた画像信号(R)、画像信号(G)と水平同期信号との重畳信号及び画像信号(B)と垂直同期信号との重畳信号は、ネットワークI/F10Aに入力される。ネットワークI/F10Aは、入力された各信号をLANケーブル100における予め定められた何れかの信号線に割り当て、これを受信装置20へ送信する。
図4は、受信装置20の内部構成を示すブロック図である。図4に示すように、受信装置20は、ネットワークI/F20Aで受信された信号のうち、画像信号(G)と水平同期信号との重畳信号及び画像信号(B)と垂直同期信号との重畳信号をそれぞれ分離する同期信号・画像信号分離回路21a,21bと、水平同期信号及び垂直同期信号をそれぞれ検出する同期信号検出回路22a,22bと、画像信号(G)、画像信号(B)及び画像信号(R)の時間的な遅延量をそれぞれ調整するアナログディレイ回路23a,23b,23cと、水平同期信号及び垂直同期信号の遅延量(具体的には遅延時間)をそれぞれ調整するディレイ回路24a,24bと、ディレイ回路24a,24bの遅延量(具体的には遅延時間)をそれぞれ制御するための制御マイコン25とを有する。アナログディレイ回路23a,23b,23cは、画像信号を通過させるため、特に高周波数帯域での伝送特性がよい回路で構成されるが、ディレイ回路24a,24bは、画像信号を通過させる必要がないので、安価な素子で構成することができる。
同期信号・画像信号分離回路21a,21b及び同期信号検出回路22a,22bは1つのICチップで構成されていてもよく、アナログディレイ回路23a,23b,23cも1つのICチップで構成されていてもよい。
ユーザが、キーボード/マウス50からある特殊キーの組み合わせ(例えば、F1キー+Enterキー)を受信装置20に入力すると、ディレイ回路24a,24bの遅延量(具体的には遅延時間)の設定モードに移行する。ユーザは、設定モードの状態で、キーボードのカーソルキー、「+」キー及び「−」キー、又はマウスのスクロールボタンを操作することで、ディレイ回路24a,24bの遅延量を入力する。又は、設定モードの状態に移行したときに、ディスプレイ40が図5に示すユーザインターフェースを表示する。ユーザは、このユーザインターフェース上で、ディレイ回路24a,24bの遅延量を入力する。制御マイコン25は、キーボード/マウス50から入力されたディレイ回路24a,24bの遅延量をディレイ回路24a,24bに設定する。
同期信号・画像信号分離回路21a及び同期信号検出回路22aには、画像信号(G)と水平同期信号との重畳信号が入力される。また、同期信号検出回路22aには基準信号Vrefも入力される。この基準信号Vrefは、中間電位(DC)の電圧レベル(但し、受信側での電圧レベル)よりも低く、且つ画像信号の電圧レベルよりも高い電圧レベルに設定される。本実施の形態では、これを例えば2.0Vとする。同様に、同期信号・画像信号分離回路21b及び同期信号検出回路22bには、画像信号(B)と垂直同期信号との重畳信号が入力される。また、同期信号検出回路22bには上記と同様の基準信号Vrefも入力される。尚、同期信号・画像信号分離回路21a及び21b、並びに同期信号検出回路22a及び22bの構成及び動作は、それぞれ同様であるため、以下では、同期信号・画像信号分離回路21aと同期信号検出回路22aとの構成及び動作についてのみ説明する。
同期信号検出回路22aは、比較器(コンパレータ)を含んで構成される。同期信号検出回路22aは入力された基準信号Vrefをトリガレベルとする。従って、図6(a)に示すように、入力された画像信号(G)と水平同期信号との重畳信号の電圧レベルがVrefを超えた期間、水平同期信号を出力する(図6(b)参照)。出力された水平同期信号は、ディレイ素子24aへ入力されると共に、同期信号・画像信号分離回路21aへ入力される。
同期信号・画像信号分離回路21aは、マルチプレクサを含んで構成される。同期信号検出回路22aで検出された水平同期信号は、マルチプレクサの出力を切り替える切替信号として使用される。同期信号・画像信号分離回路21aは、図7(a)のように、水平同期信号が入力されたとき、出力に接地電位を選択し、これ以外のとき、画像信号(G)と水平同期信号との重畳信号を選択して、画像信号(G)のみを取り出して出力する(図7(b)参照)。
以上のようにして、分離された画像信号(G),(B)、水平同期信号及び垂直同期信号のうち、画像信号(G),(B)は、それぞれアナログディレイ回路23a,23bに入力される。尚、アナログディレイ回路23a,23b,23cの構成及び動作は、それぞれ同様であるため、以下では、アナログディレイ回路23aの構成及び動作についてのみ説明する。
アナログディレイ回路23aは、図8に示すように遅延素子23a−1を有する。遅延素子23a−1は、可変インピーダンスL0と、これに直列に接続された抵抗R0とを有する。抵抗R0の他の一端は接地されている。可変インピーダンスL0のインピーダンス調整機構は、素子外部の調整つまみ23a−2に連結される。従って、ユーザは調整つまみ23a−2を操作することで、遅延素子23a−1による遅延量を調整することができる。尚、遅延素子23a−1の入力段には入力整合抵抗Rinが設けられ、インピーダンス整合が図られている。
以上のようなアナログディレイ回路23a,23b,23cを用いて各画像信号(RGB)の遅延量を調整することで、図9に示すように各画像信号(RGB)の遅延量の差(遅延時間の差)が存在した場合でも、これらの同期を得ることが可能となる。また、上述したように、キーボード/マウス50からディレイ回路24a,24bの遅延量を入力することで、水平同期信号及び垂直同期信号の遅延を解消することができる。このとき、ディレイ回路24aの遅延量がアナログディレイ回路23aで調整した遅延量と同一に、ディレイ回路24bの遅延量がアナログディレイ回路23bで調整した遅延量と同一になるように、キーボード/マウス50からディレイ回路24a,24bの遅延量を入力する。これは、水平同期信号が画像信号(G)に重畳されているので、画像信号(R)に対する水平同期信号及び画像信号(G)の遅延量が同一なためである。同様に、垂直同期信号が画像信号(B)に重畳されているので、画像信号(R)に対する垂直同期信号及び画像信号(B)の遅延量が同一なためである。
アナログディレイ回路23a,23b,23cを介して遅延量が調整された画像信号及びディレイ回路24a,24bを介して遅延量が調整された水平同期信号及び垂直同期信号は、ディスプレイ40に出力され、画像又は映像等が表示される。
以上詳細に説明したように、本実施の形態によれば、送信装置10の同期信号・画像信号重畳回路11a,11bが複数の画像信号のうち、少なくとも1つの画像信号に同期信号を重畳し、重畳信号として受信装置20に出力し、受信装置20の同期信号・画像信号分離回路21a,21bが重畳信号に含まれる画像信号及び同期信号を分離し、アナログディレイ回路23a,23bが他の画像信号に対する分離された画像信号の遅延量を調整し、制御マイコン25及びディレイ回路24a,24bが分離された同期信号の遅延量を調整する。よって、画像信号の遅延量だけでなく、同期信号の遅延量も調整されるので、画像信号が長距離伝送される場合でも良好な画像を取得することができる。
また、制御マイコン25は、キーボード/マウス50からの分離された同期信号の遅延量を入力するので、ユーザが、分離された同期信号の遅延量を調整することができる。
尚、本実施の形態では、制御マイコン25は、キーボード/マウス50から入力された遅延量を使って、ディレイ回路24a,24bに遅延量を設定したが、LANケーブル100の仕様等からディレイ回路24a,24bの遅延量が分かっている場合には、予めディレイ回路24a,24bにそれぞれの遅延量を設定しておいてもよい。
(第2の実施の形態)
図10は、第2の実施の形態に係る受信装置20の内部構成を示すブロック図であり、図11は、第2の実施の形態に係る送信装置10の内部構成を示すブロック図である。
尚、第1の実施の形態の受信装置20及び送信装置10と同一の構成には、同一の参照番号を付して説明する。
本実施の形態は、第1の実施の形態と相違して、水平同期信号及び垂直同期信号の遅延量の調整を送信装置10で実行する。
図10の受信装置20は、図4の受信装置20と異なり、水平同期信号及び垂直同期信号の遅延量の調整を行うためのディレイ回路24a,24bを備えていない。このため、制御マイコン25は、ディレイ回路24a,24bに接続されていない。
図11の送信装置10は、図2の送信装置10と異なり、同期信号・画像信号重畳回路11aの水平同期信号の入力経路に水平同期信号の遅延量の調整を行うためのディレイ回路13a、同期信号・画像信号重畳回路11bの垂直同期信号の入力経路に垂直同期信号の遅延量の調整を行うためのディレイ回路13b、及びディレイ回路13a,13bの遅延量(具体的には遅延時間)をそれぞれ制御するための制御マイコン12を備えている。
以下、図10及び図11を参照しながら受信装置20及び送信装置10の動作を説明する。
まず、ユーザが、キーボード/マウス50からある特殊キーの組み合わせ(例えば、F1キー+Enterキー)を受信装置20に入力すると、ディレイ回路13a,13bの遅延量(具体的には遅延時間)の設定モードに移行する。ユーザは、設定モードの状態で、キーボードのカーソルキー、「+」キー及び「−」キー、又はマウスのスクロールボタンを操作することで、ディレイ回路13a,13bの遅延量を入力する。又は、設定モードの状態に移行したときに、ディスプレイ40が図5に示すユーザインターフェースを表示する。ユーザは、このユーザインターフェース上で、ディレイ回路13a,13bの遅延量を入力する。
制御マイコン25は、キーボード/マウス50から入力されたディレイ回路13a,13bの遅延量を示す信号を送信装置10に送信する。
送信装置10の制御マイコン12は、制御マイコン25からディレイ回路13a,13bの遅延量を示す信号を受信し、ディレイ回路13aの遅延量を示す信号をディレイ回路13aへ、ディレイ回路13bの遅延量を示す信号をディレイ回路13bへそれぞれ設定する。
ディレイ回路13aは、設定された遅延量に基づいて、入力された水平同期信号を遅延し、同期信号・画像信号重畳回路11aに出力する。ディレイ回路13bは、設定された遅延量に基づいて、入力された垂直同期信号を遅延し、同期信号・画像信号重畳回路11bに出力する。
同期信号・画像信号重畳回路11aは、画像信号(G)に遅延した水平同期信号を重畳した重畳信号を受信装置20へ出力する。同期信号・画像信号重畳回路11bは、画像信号(B)に遅延した垂直同期信号を重畳した重畳信号を受信装置20へ出力する。
その後、受信装置20では、第1の実施の形態で説明したように、画像信号(G)に遅延した水平同期信号を重畳した重畳信号は、画像信号(G)と遅延した水平同期信号とに分離され、画像信号(B)に遅延した垂直同期信号を重畳した重畳信号は、画像信号(B)と遅延した垂直同期信号とに分離される。画像信号(G)及び画像信号(B)の遅延量は、第1の実施の形態で説明したように、アナログディレイ回路23a,23bを用いて調整され、画像信号(G)及び画像信号(B)は画像信号(R)と同期する。
水平同期信号及び垂直同期信号の遅延量は既に送信装置10で調整されているので、水平同期信号及び垂直同期信号はそのままディスプレイ40に出力される。
以上詳細に説明したように、本実施の形態によれば、受信装置20の同期信号・画像信号分離回路21a,21bが重畳信号に含まれる画像信号及び同期信号を分離し、アナログディレイ回路23a,23bが他の画像信号に対する分離された画像信号の遅延量を調整し、送信装置10のディレイ回路13a,13bが受信装置20に送信される前の同期信号の遅延量を調整し、同期信号・画像信号重畳回路11a,11bが重畳信号に含まれる対象の画像信号にディレイ回路13a,13bで調整された遅延量を有する同期信号を重畳し、重畳信号として受信装置20に出力する。よって、画像信号の遅延量だけでなく、同期信号の遅延量も調整されるので、画像信号が長距離伝送される場合でも良好な画像を取得することができる。
尚、本実施の形態では、制御マイコン25は、キーボード/マウス50から入力された遅延量を使って、ディレイ回路13a,13bに遅延量を設定したが、LANケーブル100の仕様等からディレイ回路13a,13bの遅延量が分かっている場合には、予めディレイ回路13a,13bにそれぞれの遅延量を設定しておいてもよい。
(第3の実施の形態)
図12は、第3の実施の形態に係る受信装置20の内部構成を示すブロック図である。尚、第1の実施の形態の受信装置20と同一の構成には、同一の参照番号を付して説明する。
本実施の形態は、第1の実施の形態と相違して、画像信号間の遅延量並びに水平同期信号及び垂直同期信号の遅延量の調整を自動化する。これを実現するために、本実施の形態では、第1の実施の形態におけるアナログディレイ回路23a及びディレイ回路24aがディレイ回路60aに置き換えられている。同様に、アナログディレイ回路23b及びディレイ回路24bがディレイ回路60bに置き換えられている。尚、ディレイ回路60a,60bの構成及び動作は同様であるため、以下では、ディレイ回路60aの構成及び動作についてのみ説明する。
ディレイ回路60aは、ディレイ素子61a−1,61a−2,61a−3と、ディレイ素子62a−1,62a−2,62a−3と、カウンタ63aと、デコーダ64aと、マルチプレクサ65a,66aとを備えている。
カウンタ63aには、画像信号(R)と、同期信号・画像信号分離回路21aから出力された画像信号(G)と、所定周期のクロック信号とが入力される。カウンタ63aは、画像信号(R)が入力されると、カウントアップを開始し、画像信号(G)が入力されるとカウント値をアップを終了する。その後、カウンタ63aは、この際のカウント値をデコーダ64aへ入力すると共に、カウント値をリセットする。尚、画像信号(G)が画像信号(R)よりも常に遅いタイミングでカウンタへ入力されるように構成するために、同期信号・画像信号分離回路21aの出力段、又はカウンタ63aにおける画像信号(G)の入力段には、予測される遅延量の差以上、信号を遅延させるディレイ素子67aを設けておく。これにより、画像信号(R)が常に画像信号(G)よりも先にカウンタ63aに入力される。
また、同期信号・画像信号分離回路21aから出力された画像信号(G)は、上記のディレイ素子67aの通過後、分岐して複数(図12では例として3つ)のディレイ素子61a−1,61a−2,61a−3に入力される。各ディレイ素子61a−1,61a−2,61a−3の遅延量は異なる。各ディレイ素子61a−1,61a−2,61a−3の出力は、マルチプレクサ65aに入力される。
また、同期信号検出回路22aで検出された水平同期信号は、分岐して複数のディレイ素子62a−1,62a−2,62a−3に入力される。各ディレイ素子62a−1,62a−2,62a−3の遅延量は異なるが、ディレイ素子62a−1の遅延量はディレイ素子61a−1の遅延量と同一であり、ディレイ素子62a−2の遅延量はディレイ素子61a−2の遅延量と同一であり、ディレイ素子62a−3の遅延量はディレイ素子61a−3の遅延量と同一である。例えば、ディレイ素子61a−1の遅延量が10ns、ディレイ素子61a−2の遅延量が20ns、及びディレイ素子61a−3の遅延量が30nsである場合には、ディレイ素子62a−1の遅延量は10ns、ディレイ素子61a−2の遅延量は20ns、及びディレイ素子61a−3の遅延量は30nsとなる。各ディレイ素子62a−1,62a−2,62a−3の出力は、マルチプレクサ65aに入力される。
デコーダ64aは、カウンタ63aから入力されたカウント値をデコードし、マルチプレクサ65a,66aにデコード値に対応する選択信号を入力する。従って、マルチプレクサ65aは、選択信号に基づいて、ディレイ素子61a−1,61a−2,61a−3のいずれか1つで遅延された画像信号(G)を選択的に出力する。同様に、マルチプレクサ66aは、選択信号に基づいて、ディレイ素子62a−1,62a−2,62a−3のいずれか1つで遅延された水平同期信号を選択的に出力する。尚、マルチプレクサ65a,66aに入力される選択信号は同一であるため、遅延量が同一のディレイ素子の組み合わせが選択される。即ち、選択されるパターンは、ディレイ素子61a−1,62a−1の組み合わせ、ディレイ素子61a−2,62a−2の組み合わせ、ディレイ素子61a−3,62a−3の組み合わせの3通りである。
これにより、最も適した遅延がなされた画像信号(G)及び水平同期信号を自動的に選択して出力することが可能となる。尚、その他の構成は、調整つまみ23a−2,23b−2が省略される以外、第1の実施の形態と同様であるため、ここでは説明を省略する。
以上詳細に説明したように、本実施の形態によれば、送信装置10の同期信号・画像信号重畳回路11a,11bが複数の画像信号のうち、少なくとも1つの画像信号に同期信号を重畳し、重畳信号として受信装置20に出力し、受信装置20の同期信号・画像信号分離回路21a,21bが重畳信号に含まれる画像信号及び同期信号を分離し、ディレイ回路60aが他の画像信号に対する分離された画像信号の遅延量を調整すると共に画像信号の遅延量と同一の遅延量となるように、分離された同期信号の遅延量を自動調整する。よって、画像信号の遅延量に合わせて、同期信号の遅延量も自動調整されるので、画像信号が長距離伝送される場合でも良好な画像を取得することができる。
また、ディレイ回路60aは、遅延量の異なる複数のディレイ素子61a−1,61a−2,61a−3及びこれらのディレイ素子とそれぞれ同一の遅延量を有する複数のディレイ素子62a−1,62a−2,62a−3を備え、受信装置20は、他の画像信号の入力に応じてカウントを開始し、分離された画像信号の入力に応じてカウントを終了するカウンタ63a、カウンタ63aのカウント値をデコードするデコーダ64a、複数のディレイ素子61a−1,61a−2,61a−3及び複数のディレイ素子62a−1,62a−2,62a−3の中からデコーダ64aでデコードされたカウント値にそれぞれ対応する複数のディレイ素子を選択するマルチプレクサ65a,66aを備えている。
よって、遅延量の異なる複数のディレイ素子61a−1,61a−2,61a−3のうち、選択されたディレイ素子と同一の遅延量を有するディレイ素子62a−1,62a−2,62a−3のいずれか1つを用いて同期信号の遅延量が自動調整されるので、画像信号が長距離伝送される場合でも良好な画像を取得することができる。尚、ディレイ回路60bも同様の構成を備えているので、上記と同様の効果を奏する。
(第4の実施の形態)
図13は、第4の実施の形態に係る受信装置20の内部構成を示すブロック図であり、図14は、第4の実施の形態に係る送信装置10の内部構成を示すブロック図である。
尚、第3の実施の形態の受信装置20及び第1の実施の形態の送信装置10と同一の構成には、同一の参照番号を付して説明する。
本実施の形態は、第3の実施の形態と相違して、画像信号間の遅延量の調整を受信装置20で自動的に実行し、水平同期信号及び垂直同期信号の遅延量の調整を送信装置10で自動的に実行する。
図13の受信装置20は、図12の受信装置20と異なり、ディレイ素子62a−1,62a−2,62a−3,62b−1,62b−2,62b−3及びマルチプレクサ66a,66bを備えていない。
図14の送信装置10では、図2の送信装置10と異なり、同期信号・画像信号重畳回路11aの水平同期信号の入力経路に、ディレイ素子61a−1の遅延量と同一の遅延量を有するディレイ素子14a−1、ディレイ素子61a−2の遅延量と同一の遅延量を有するディレイ素子14a−2、ディレイ素子61a−3の遅延量と同一の遅延量を有するディレイ素子14a−3、及びマルチプレクサ15aを備えており、更に、同期信号・画像信号重畳回路11bの垂直同期信号の入力経路に、ディレイ素子61b−1の遅延量と同一の遅延量を有するディレイ素子14b−1、ディレイ素子61b−2の遅延量と同一の遅延量を有するディレイ素子14b−2、ディレイ素子61b−3の遅延量と同一の遅延量を有するディレイ素子14b−3、及びマルチプレクサ15bを備えている。
以下、図13及び図14を参照しながら受信装置20及び送信装置10の動作を説明するが、第1〜第3の実施の形態と重複する説明は省略する。
図13の受信装置20において、デコーダ64aは、カウンタ63aから入力されたカウント値をデコードし、マルチプレクサ65aにデコード値に対応する選択信号を入力すると共に送信装置10のマルチプレクサ15aにその選択信号を出力する。デコーダ64bも、カウンタ63bから入力されたカウント値をデコードし、マルチプレクサ65bにデコード値に対応する選択信号を入力すると共に送信装置10のマルチプレクサ15bにその選択信号を出力する。
図14の送信装置10において、水平同期信号は、分岐して複数のディレイ素子14a−1,14a−2,14a−3に入力される。各ディレイ素子14a−1,14a−2,14a−3の遅延量は異なる。マルチプレクサ15aは、受信装置20のデコーダ64aから出力される選択信号に基づいて、ディレイ素子14a−1,14a−2,14a−3のいずれか1つで遅延された水平同期信号を同期信号・画像信号重畳回路11aに選択的に出力する。同期信号・画像信号重畳回路11aは、画像信号(G)に遅延した水平同期信号を重畳した重畳信号を受信装置20へ出力する。
垂直同期信号は、分岐して複数のディレイ素子14b−1,14b−2,14b−3に入力される。各ディレイ素子14b−1,14b−2,14b−3の遅延量は異なる。マルチプレクサ15bは、受信装置20のデコーダ64bから出力される選択信号に基づいて、ディレイ素子14b−1,14b−2,14b−3のいずれか1つで遅延された垂直同期信号を同期信号・画像信号重畳回路11bに選択的に出力する。同期信号・画像信号重畳回路11bは、画像信号(B)に遅延した垂直同期信号を重畳した重畳信号を受信装置20へ出力する。
その後、受信装置20では、第1の実施の形態で説明したように、画像信号(G)に遅延した水平同期信号を重畳した重畳信号は、画像信号(G)と遅延した水平同期信号とに分離され、画像信号(B)に遅延した垂直同期信号を重畳した重畳信号は、画像信号(B)と遅延した垂直同期信号とに分離される。画像信号(G)及び画像信号(B)の遅延量は、第3の実施の形態で説明したように、ディレイ素子61a−1,61a−2,61a−3のいずれか1つ及びマルチプレクサ65a、並びにディレイ素子61b−1,61b−2,61b−3及びマルチプレクサ65bを用いて調整され、画像信号(G)及び画像信号(B)は画像信号(R)と同期する。
水平同期信号及び垂直同期信号の遅延量は既に送信装置10で調整されているので、水平同期信号及び垂直同期信号はそのままディスプレイ40に出力される。
以上詳細に説明したように、本実施の形態によれば、受信装置20の同期信号・画像信号分離回路21a,21bが重畳信号に含まれる画像信号及び同期信号を分離し、ディレイ回路60a,60bが他の画像信号に対する分離された画像信号の遅延量を調整し、送信装置10のディレイ素子14a−1,14a−2,14a−3のいずれか1つ及びディレイ素子14b−1,14a−2,14a−3のいずれか1つが受信装置20に送信される前の同期信号の遅延量を調整し、同期信号・画像信号重畳回路11a,11bが重畳信号に含まれる対象の画像信号にディレイ素子14a−1,14a−2,14a−3のいずれか1つ及びディレイ素子14b−1,14a−2,14a−3のいずれか1つで調整された遅延量を有する同期信号を重畳し、重畳信号として受信装置20に出力する。よって、画像信号の遅延量だけでなく、同期信号の遅延量も調整されるので、画像信号が長距離伝送される場合でも良好な画像を取得することができる。
また、ディレイ回路60aは、遅延量の異なる複数のディレイ素子61a−1,61a−2,61a−3を備え、受信装置20は、他の画像信号の入力に応じてカウントを開始し、分離された画像信号の入力に応じてカウントを終了するカウンタ63a、カウンタ63aのカウント値をデコードするデコーダ64a、複数のディレイ素子61a−1,61a−2,61a−3の中からデコーダ64aでデコードされたカウント値にそれぞれ対応するディレイ素子を選択するマルチプレクサ65aを備え、送信装置10は、ディレイ素子61a−1,61a−2,61a−3とそれぞれ同一の遅延量を有する複数のディレイ素子14a−1,14a−2,14a−3、及び複数のディレイ素子14a−1,14a−2,14a−3の中からデコーダ64aでデコードされたカウント値にそれぞれ対応するディレイ素子を選択するマルチプレクサ15aを備えている。
よって、遅延量の異なる複数のディレイ素子61a−1,61a−2,61a−3のうち、選択されたディレイ素子と同一の遅延量を有するディレイ素子14a−1,14a−2,14a−3のいずれか1つを用いて同期信号の遅延量が自動調整されるので、画像信号が長距離伝送される場合でも良好な画像を取得することができる。尚、ディレイ回路60bも同様の構成を備えているので、上記と同様の効果を奏する。
尚、上記第1〜第4の実施の形態では、水平同期信号及び垂直同期信号をそれぞれ画像信号(G)及び画像信号(B)に重畳させているが、水平同期信号及び垂直同期信号が1つに合成されたコンポジットタイプの同期信号を使用してもよい。この場合、例えば、コンポジットタイプの同期信号を画像信号(G)に重畳させる。このように、コンポジットタイプの同期信号を使用した場合には、重畳回路、分離回路、検出回路及びディレイ回路などが1つで済み、送信装置10及び受信装置20をコンパクトにできると共に製造コストを減らすことができる。
本発明は、上述した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲内で種々変形して実施することが可能である。
本発明の第1の実施の形態に係る信号伝送システムの構成を示すブロック図である。 送信装置10の内部構成を示すブロック図である。 (a)は重畳前の水平同期信号、画像信号(G)及び中間電位(DC)の波形を示す図であり、(b)はこれらを重畳した後の重畳信号の波形を示す図である。 受信装置20の内部構成を示すブロック図である。 ユーザインターフェースの一例を示す図である。 (a)は画像信号(G)と水平同期信号との重畳信号の波形を示す図であり、(b)は分離後の水平同期信号の波形を示す図である。 (a)は画像信号(G)と水平同期信号との重畳信号及び水平同期信号の波形を示す図であり、(b)は分離後の画像信号(G)の波形を示す図である。 アナログディレイ回路23aの回路図である。 RGBの画像信号、水平同期信号、及び垂直同期信号の遅延量が調整される様子を示す図である。 第2の実施の形態に係る受信装置20の内部構成を示すブロック図である。 第2の実施の形態に係る送信装置10の内部構成を示すブロック図である。 第3の実施の形態に係る受信装置20の内部構成を示すブロック図である。 第4の実施の形態に係る受信装置20の内部構成を示すブロック図である。 第4の実施の形態に係る送信装置10の内部構成を示すブロック図である。
符号の説明
10 送信装置
11a,11b 同期信号・画像信号重畳回路
12 制御マイコン
13a,13b ディレイ回路
20 受信装置
21a,21b 同期信号・画像信号分離回路
22a,22b 同期信号検出回路
23a,23b,23c アナログディレイ回路
24a,24b ディレイ回路
25 制御マイコン
30 サーバ
40 ディスプレイ
50 キーボード/マウス
61a−1,61a−2,61a−3,62a−1,62a−2,62a−3,61b−1,61b−2,61b−3,62b−1,62b−2,62b−3 ディレイ素子
63a,63b カウンタ
64a,64b デコーダ
65a,65b,66a,66b マルチプレクサ

Claims (9)

  1. 複数の画像信号のうち、少なくとも1つの画像信号に同期信号を重畳し、重畳信号として受信装置に出力する重畳手段を有する送信装置と、
    前記重畳信号に含まれる画像信号及び同期信号を分離する分離手段、
    他の画像信号に対する前記分離された画像信号の遅延量を調整する第1調整手段、及び
    前記分離された同期信号の遅延量を調整する第2調整手段を有する受信装置と
    を備えることを特徴とする信号伝送システム。
  2. 前記第2調整手段は、前記分離された同期信号の遅延量を入力する入力手段を備えることを特徴とする請求項1に記載の信号伝送システム。
  3. 前記第2調整手段は、前記画像信号の遅延量と同一の遅延量となるように、前記分離された同期信号の遅延量を自動調整することを特徴とする請求項1又は2に記載の信号伝送システム。
  4. 前記第1調整手段は、遅延量の異なる複数の第1遅延素子を備え、
    前記第2調整手段は、前記複数の第1遅延素子とそれぞれ同一の遅延量を有する複数の第2遅延素子を備え、
    前記受信装置は、さらに、前記他の画像信号の入力に応じてカウントを開始し、前記分離された画像信号の入力に応じてカウントを終了するカウント手段、前記カウント手段のカウント値をデコードするデコード手段、前記複数の第1遅延素子及び前記複数の第2遅延素子の中から前記デコード手段でデコードされたカウント値に対応する第1遅延素子及び第2遅延素子を選択する選択手段を備えていることを特徴とする請求項3に記載の信号伝送システム。
  5. 重畳信号に含まれる画像信号及び同期信号を分離する分離手段、及び
    他の画像信号に対する前記分離された画像信号の遅延量を調整する第1調整手段を有する受信装置と、
    前記受信装置に送信される前の同期信号の遅延量を調整する第2調整手段、及び
    前記重畳信号に含まれる対象の画像信号に前記第2調整手段で調整された遅延量を有する同期信号を重畳し、前記重畳信号として前記受信装置に出力する重畳手段を有する送信装置と
    を備えることを特徴とする信号伝送システム。
  6. 前記第2調整手段は、前記画像信号の遅延量と同一の遅延量となるように、前記受信装置に送信される前の同期信号の遅延量を自動調整することを特徴とする請求項5に記載の信号伝送システム。
  7. 前記第1調整手段は、遅延量の異なる複数の第1遅延素子を備え、
    前記第2調整手段は、前記複数の第1遅延素子とそれぞれ同一の遅延量を有する複数の第2遅延素子を備え、
    前記受信装置は、前記他の画像信号の入力に応じてカウントを開始し、前記分離された画像信号の入力に応じてカウントを終了するカウント手段、前記カウント手段のカウント値をデコードするデコード手段、前記複数の第1遅延素子の中から前記デコード手段でデコードされたカウント値に対応する第1遅延素子を選択する第1選択手段を備え、
    前記送信装置は、前記複数の第2遅延素子の中から前記デコード手段でデコードされたカウント値に対応する第2遅延素子を選択する第2選択手段を備えていることを特徴とする請求項6に記載の信号伝送システム。
  8. 送信装置及び受信装置を有する信号伝送システムの制御方法であって、
    前記送信装置は、複数の画像信号のうち、少なくとも1つの画像信号に同期信号を重畳し、重畳信号として受信装置に出力し、
    前記受信装置は、前記重畳信号に含まれる画像信号及び同期信号を分離し、他の画像信号に対する前記分離された画像信号の遅延量を調整し、前記分離された同期信号の遅延量を調整することを特徴とする信号伝送システムの制御方法。
  9. 送信装置及び受信装置を有する信号伝送システムの制御方法であって、
    前記受信装置は、重畳信号に含まれる画像信号及び同期信号を分離し、他の画像信号に対する前記分離された画像信号の遅延量を調整し、
    前記送信装置は、前記受信装置に送信される前の同期信号の遅延量を調整し、前記重畳信号に含まれる対象の画像信号に当該調整された遅延量を有する同期信号を重畳し、前記重畳信号として前記受信装置に出力することを特徴とする信号伝送システムの制御方法。
JP2007300569A 2007-11-20 2007-11-20 信号伝送システム及びその制御方法 Pending JP2009130442A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007300569A JP2009130442A (ja) 2007-11-20 2007-11-20 信号伝送システム及びその制御方法
US12/292,336 US8245072B2 (en) 2007-11-20 2008-11-17 Signal transmission system and control method therefore

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007300569A JP2009130442A (ja) 2007-11-20 2007-11-20 信号伝送システム及びその制御方法

Publications (1)

Publication Number Publication Date
JP2009130442A true JP2009130442A (ja) 2009-06-11

Family

ID=40641526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007300569A Pending JP2009130442A (ja) 2007-11-20 2007-11-20 信号伝送システム及びその制御方法

Country Status (2)

Country Link
US (1) US8245072B2 (ja)
JP (1) JP2009130442A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044851A (ja) * 2009-08-20 2011-03-03 Fujitsu Component Ltd 信号伝送システム
JP2013246489A (ja) * 2012-05-23 2013-12-09 Fujitsu Component Ltd 遠隔ユニット及び遠隔システム

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100245675A1 (en) * 2009-03-25 2010-09-30 Nausser Fathollahi Method and system for video parameter analysis and transmission
US20100262731A1 (en) * 2009-04-14 2010-10-14 Hugo Lin Integrated Access Cable
CN102281383B (zh) * 2011-09-21 2013-04-24 德讯科技股份有限公司 基于脉宽检测的模拟视频延长传输系统及其延迟调整方法
DE102019106527A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum betrieb einer optischen anzeigevorrichtung und optische anzeigevorrichtung

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4658300A (en) * 1983-03-08 1987-04-14 Canon Kabushiki Kaisha System and method for processing image signals
JPH0789668B2 (ja) * 1985-09-20 1995-09-27 キヤノン株式会社 映像信号再生装置
JPS6257835U (ja) * 1985-10-01 1987-04-10
US5309111A (en) * 1992-06-26 1994-05-03 Thomson Consumer Electronics Apparatus for measuring skew timing errors
US5917461A (en) * 1996-04-26 1999-06-29 Matsushita Electric Industrial Co., Ltd. Video adapter and digital image display apparatus
WO1998007272A1 (fr) * 1996-08-13 1998-02-19 Fujitsu General Limited Circuit avec boucle a phase asservie pour dispositif d'affichage numerique
JP3716511B2 (ja) * 1996-09-02 2005-11-16 ソニー株式会社 ビデオ信号処理装置
US5982408A (en) * 1997-04-10 1999-11-09 Lexmark International, Inc. Method and apparatus for HSYNC synchronization
US6348931B1 (en) * 1997-06-10 2002-02-19 Canon Kabushiki Kaisha Display control device
US6137536A (en) * 1997-08-29 2000-10-24 Matsushita Electric Industrial Co., Ltd. Synchronizing signal generator
DE19801732A1 (de) * 1998-01-19 1999-07-22 Thomson Brandt Gmbh Schaltung zur Aufbereitung von Synchronsignalen
US6323910B1 (en) * 1998-03-26 2001-11-27 Clark, Iii William T. Method and apparatus for producing high-fidelity images by synchronous phase coherent digital image acquisition
JP2000003152A (ja) * 1998-06-16 2000-01-07 Hitachi Ltd 画像表示装置
JP2002099269A (ja) * 2000-09-25 2002-04-05 Toshiba Corp 表示システム及び情報処理装置
JP2003015579A (ja) * 2001-07-03 2003-01-17 Pioneer Electronic Corp 表示位置制御装置
US7113012B2 (en) * 2001-12-20 2006-09-26 Bhavik Amin Skew delay compensator
GB2388504B (en) * 2002-02-26 2006-01-04 Adder Tech Ltd Video signal skew
JP4293519B2 (ja) * 2003-04-28 2009-07-08 興和株式会社 ケーブル延長装置
JP2004356939A (ja) * 2003-05-29 2004-12-16 Fujitsu Component Ltd 遠隔ユニット及び遠隔システム
KR100707258B1 (ko) * 2004-09-01 2007-04-13 삼성전자주식회사 디스플레이장치
JP4730729B2 (ja) * 2004-11-26 2011-07-20 富士通コンポーネント株式会社 遠隔ユニット、遠隔システム及び中継器
US7683896B2 (en) * 2004-12-20 2010-03-23 Avocent Huntsville Corporation Pixel skew compensation apparatus and method
US20070296868A1 (en) * 2006-06-23 2007-12-27 Rgb Systems, Inc., (Dba Extron Electronics) Method and apparatus for automatic compensation of skew in video transmitted over multiple conductors
US20090055694A1 (en) * 2007-08-22 2009-02-26 Tektronix, Inc. Apparatus and method for measuring skew in serial data communication

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044851A (ja) * 2009-08-20 2011-03-03 Fujitsu Component Ltd 信号伝送システム
JP2013246489A (ja) * 2012-05-23 2013-12-09 Fujitsu Component Ltd 遠隔ユニット及び遠隔システム

Also Published As

Publication number Publication date
US8245072B2 (en) 2012-08-14
US20090128696A1 (en) 2009-05-21

Similar Documents

Publication Publication Date Title
JP4295110B2 (ja) ディスプレイ装置、受信装置、及び、試験装置
JP2009130442A (ja) 信号伝送システム及びその制御方法
US9276592B2 (en) Multimedia interface receiving circuit
JP2010073054A (ja) 画像表示装置、コネクタ表示方法、伝送路状態検出装置、伝送路状態検出方法および半導体集積回路
TW201440515A (zh) 電視牆
US8106898B2 (en) Method and apparatus for compensation for skew in video signals
US10262625B2 (en) Display device and display method
US7782314B2 (en) Device and system for synchronizing image signals transmitted with superimposed signals
KR100700984B1 (ko) 영상처리장치
US20060017853A1 (en) Method of composing video signal, apparatus to compose video signal, display system, display apparatus and control method of display apparatus
JP2009118353A (ja) 電源制御システム
JP2010178093A (ja) 信号伝送システム及び受信装置
JP2015060021A (ja) 表示装置、制御方法及びプログラム
WO2016098716A1 (ja) 表示制御装置及び内視鏡システム
JP2013005226A (ja) 映像信号処理装置、その制御方法、及び表示装置
JP2013156612A (ja) 表示装置
JP2011024181A (ja) 映像伝送システム
JP2009104573A (ja) Kvmスイッチ及びkvmシステム
JP5318704B2 (ja) 信号伝送システム
JP2007166316A (ja) 映像表示装置及び映像表示システム
JP5191345B2 (ja) 映像信号調整システム及びその制御方法
JP2019062364A (ja) 表示装置及びその制御方法
KR101949500B1 (ko) 방송영상 출력장비의 화질 테스트 방법 및 영상 출력 방법
JP4956200B2 (ja) 送信器、及び映像信号伝送装置
JP2002041026A (ja) 映像表示方法および映像表示装置