JPH11341337A

JPH11341337A - 信号処理装置、撮像システム、及び位相同期方法

Info

Publication number: JPH11341337A
Application number: JP10141633A
Authority: JP
Inventors: Hisashi Kawai; 久川井
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-05-22
Filing date: 1998-05-22
Publication date: 1999-12-10

Abstract

(57)【要約】【課題】ヘッド分離型撮像システムにおいて、ケーブ
ルの長さに起因する、カメラヘッド駆動用同期信号と信
号処理用同期信号との位相差を補正すること。【解決手段】ケーブルを介して接続されたカメラヘッ
ドからの画像信号を処理する信号処理装置であって、前
記カメラヘッド駆動用の同期信号を出力し、その一定時
間後に画像信号処理用の同期信号を出力する標準信号発
生回路（２０１）と、前記カメラヘッド駆動用の同期信
号を遅延させる可変遅延回路（２１６）と、前記カメラ
ヘッドから制御データを受信するバッファ回路（２０
７）と、受信した制御データの所定データ開始のタイミ
ングと、前記信号処理装置内の所定信号の開始のタイミ
ングとの位相を比較し、比較結果信号を出力する位相比
較回路（２１５）とを有し、出力された位相比較結果信
号に基づいて、前記可変遅延回路は同期信号の遅延時間
を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は信号処理装置、撮像
システム、及び位相同期方法に関し、特に、ヘッド分離
型の撮像システムにおいて、接続されたカメラヘッドと
信号処理装置とを接続するケーブルの長さに起因する遅
延時間を補正する、信号処理装置、撮像システム、及び
位相同期方法に関する。

【０００２】

【従来の技術】従来、ＣＣＤなどの個体撮像素子を用い
た撮像システムは、撮像部（カメラヘッド）と撮像部か
らの信号を処理して出力する信号処理部を分離し、その
間をケーブルなどで接続する、いわゆるヘッド分離型カ
メラと呼ばれる撮像システムが数多く提案されている。

【０００３】この種の撮像システムは図６に示すように
構成され、固定の遅延時間を決定する遅延時間設定回路
により、接続するケーブルの長さが決められていた。以
下、従来の撮像システムを図６を参照して説明する。

【０００４】図６において、１００はカメラヘッド、２
００は信号処理部、３００はカメラヘッド１００と信号
処理部２００を接続するケーブルである。

【０００５】カメラヘッド１００において、１０１は、
後述のタイミングジェネレータ回路（以下、「ＴＧ」と
略す。）１０３から出力されるＣＣＤドライブ信号Ｓ１
０１により駆動され、光学像を電気信号Ｓ１０２に変換
して出力するＣＣＤ、１０２はＣＤＳ／ＡＧＣ回路であ
る。ＣＤＳ／ＡＧＣ回路１０２は、ＴＧ回路１０３から
出力されるパルス信号Ｓ１０３のタイミングで、ＣＣＤ
の出力電気信号Ｓ１０２をクランプサンプリングし、後
述のカメラヘッドマイコン１０５から出力されるゲイン
制御信号Ｓ１０６に従って増幅する。

【０００６】１０３はＣＣＤ１０１やＣＤＳ／ＡＧＣ回
路１０２を駆動するパルス信号Ｓ１０１及びＳ１０３を
出力するタイミングジェネレータ回路（ＴＧ）、１０４
はＴＧ１０３に接続されカメラヘッド１００内で使用さ
れる信号処理用の基準クロックＳ１０４を生成する水晶
発振子、１０５はカメラヘッド１００内部を制御するカ
メラヘッドマイコン、１０６は信号処理部２００に出力
する制御信号Ｓ１０８をカメラヘッドマイコン１０５か
ら受け取り、蓄積し、垂直同期信号に同期して制御信号
Ｓ１０９を加算器１０７に出力するＶＩＤＳ回路、１０
７はＣＤＳ／ＡＧＣ回路１０２から画像信号Ｓ１０５
を、ＶＩＤＳ回路１０６からは制御信号Ｓ１０９を受け
取り、両者を加算して、複合信号Ｓ１１０としてケーブ
ル３００を介して信号処理部２００に出力する加算回
路、１０８は水晶振動子１０４から出力されるクロック
信号Ｓ１０４をケーブル３００を介して、クロック信号
Ｓ１１２として信号処理部２００に出力するクロックド
ライバ回路である。

【０００７】また、Ｓ１０７はカメラヘッドマイコン１
０５からＴＧ１０３に出力されるシャッタースピード制
御信号等の駆動モードデータ、Ｓ１０８はカメラヘッド
マイコン１０５とＶＩＤＳ回路１０６との間で授受され
る各種の制御データ信号である。

【０００８】Ｓ２０６は信号処理部２００からカメラヘ
ッド１００のＶＩＤＳ回路１０６に入力されるカメラヘ
ッド制御データ信号、Ｓ２０４は信号処理部２００から
カメラヘッド１００のＴＧ回路１０３に送られる水平及
び垂直同期信号ＨＤ，ＶＤである。

【０００９】次に信号処理部２００について説明する。
２０１は信号処理に必要な同期信号を出力する標準信号
発生回路（以下、「ＳＳＧ回路」と略す。）、２０２は
ＳＳＧ回路２０１から出力されたカメラヘッド駆動用の
同期信号Ｓ２０１を、ケーブル３００を介してカメラヘ
ッド１００へ水平及び垂直同期信号ＨＤ，ＶＤ（Ｓ２０
４）として出力するバッファ回路、２０３はカメラヘッ
ド１００のクロックドライバ回路１０８からケーブル３
００を介して送られてきたクロック信号Ｓ１１２を受け
取り、信号処理部２００用のクロック信号Ｓ２０３とし
て各ブロックに出力するバッファ回路、２０５は信号処
理部マイコン、２０６は信号処理部マイコン２０５のク
ロック発生用の振動子である。

【００１０】また、２０７はカメラヘッド１００からケ
ーブル３００を介して送られてきた複合信号Ｓ１１０を
受け取るバッファ回路、２０８はバッファ回路２０７か
ら出力された複合信号Ｓ２０９の内、予め定められたブ
ランキング期間の一部分を、予め定められた一定電圧に
クランプするクランプ回路、２０９はクランプ回路２０
８でクランプされた複合信号Ｓ２１０をディジタル複合
信号Ｓ２１１に変換するＡ／Ｄ変換回路、２１０はＡ／
Ｄ変換回路２０９でディジタル信号に変換されたディジ
タル複合信号Ｓ２１１の画像部分を、ＳＳＧ回路２０１
から出力される信号処理用の同期信号Ｓ２０２（ブラン
キング、ゲート信号を含む）のタイミングで処理するデ
ィジタル信号処理回路（以下、「ＤＩＣ回路」と略
す。）、２１１はＤＩＣ回路２１０で処理して生成され
たビデオ信号Ｓ２１２を出力する出力端子、２０４はＡ
／Ｄ変換回路２０９でディジタル信号に変換された複合
信号Ｓ２１１の制御データ部分を受け取り、信号処理部
マイコン２０５に出力するとともに信号処理部マイコン
２０５からのカメラヘッド制御データＳ２０７を受け取
り、信号Ｓ２０６としてケーブル３００を介してカメラ
ヘッド１００に出力するＶＩＤＳ回路である。

【００１１】また、Ｓ２０７は信号処理部マイコン２０
５とＶＩＤＳ回路２０４間で授受される制御データ信
号、Ｓ２１３は信号処理部マイコン２０５からＤＩＣ回
路２１０に出力される制御データ及びＤＩＣ回路２１０
から信号処理部マイコン２０５に出力される明るさやフ
ォーカスのデータ信号である。

【００１２】次に上記構成を有する撮像システムの動作
について説明する。

【００１３】まず、電源が投入されると、信号処理部２
００のマイコン２０５がイニシャライズを行う。イニシ
ャライズでは、ＳＳＧ回路２０１、ＤＩＣ回路２１０、
ＶＩＤＳ回路２０４に初期データを送出し、駆動させ
る。これにより、ＳＳＧ回路２０１からはカメラヘッド
駆動用の同期信号Ｓ２０１及び信号処理用の同期信号Ｓ
２０２がそれぞれバッファ回路２０２及びＤＩＣ回路２
１０に出力され、それと同時にカメラヘッド１００にも
電源が供給される。

【００１４】また、水晶発振子１０４が発振を開始し、
カメラヘッド各部に基準クロック信号Ｓ１０４が出力さ
れ、それと同時にクロックドライバ１０８、ケーブル３
００を介して信号処理部２００にもクロックＳ１１２が
送出される。このクロック信号Ｓ１０４を用いて、カメ
ラヘッドマイコン１０５がイニシャライズ動作を開始す
る。

【００１５】イニシャライズでは、ＣＤＳ／ＡＧＣ回路
１０２のゲインデータＳ１０６、ＴＧの駆動モードデー
タＳ１０７、ＶＩＤＳ回路１０６の初期データＳ１０８
をそれぞれ送出してカメラヘッドを立ち上げる。イニシ
ャライズが終了すると、ＶＩＤＳ回路１０６からカメラ
ヘッド１００についてのデータが信号処理部２００に送
出される。これには、カメラヘッドのＣＣＤ１０１の信
号方式、例えばＮＴＳＣ、ＰＡＬ、ＳＥＣＡＭ、ＶＧＡ
等の方式と、ＣＣＤ１０１の画素数、例えば２５万画素
なのか４１万画素なのかを示すデータ、更に、ＣＣＤ１
０１についての信号処理に必要な色補正データも含まれ
る。これに基づいて信号処理部２００のＤＩＣ回路２１
０が信号処理することにより正しい色彩・色調でビデオ
信号Ｓ２１２が出力されることになる。

【００１６】このカメラヘッド１００についてのデータ
Ｓ１０８は、カメラヘッドマイコン１０５からＶＩＤＳ
回路１０６に送られ、ＶＩＤＳ回路１０６は信号処理部
２００から送られてきた同期信号Ｓ２０４を基準に蓄積
した制御データＳ１０９として加算回路１０７に出力す
る。加算回路１０７はＣＤＳ／ＡＧＣ回路１０２から出
力された画像信号Ｓ１０５に上記制御データＳ１０９を
加算し、複合信号Ｓ１１０としてカメラヘッド１００か
らケーブル３００を介して信号処理部２００に出力す
る。

【００１７】信号処理部２００では送られてきた複合信
号Ｓ１１０をバッファ回路２０７で受け取り、クランプ
回路２０８に送る。クランプ回路２０８は送られてきた
画像信号のブランキング期間（画像信号、オプチカルブ
ラック信号、制御データを含まない部分）を予め定めら
れた電圧（例えば、Ａ／Ｄ変換回路２０９の入力ダイナ
ミックレンジの最低電位）にクランプして、次段のＡ／
Ｄ変換回路２０９に出力する。Ａ／Ｄ変換回路２０９で
は送られてきた複合信号Ｓ２１０を、例えば１０ビット
のディジタル複合信号Ｓ２１１に変換し出力する。出力
されたディジタル複合信号Ｓ２１１はＤＩＣ回路２１０
では画像信号として処理され、ＶＩＤＳ回路２０４では
制御データとして処理される。即ち、カメラヘッド１０
０では信号の垂直ブランキング期間に制御データをまと
めて加算して送るので、信号処理部２００側のＶＩＤＳ
回路２０４はその期間のデータのみをゲートで抜き出し
て受け取り処理し、他は無視する。一方、ＤＩＣ回路２
１０はＳＳＧ回路２０１から入力される同期信号Ｓ２０
２に基づいて信号を処理するので、ブランキング期間に
加算されている制御データは処理せず、無視することに
なる。

【００１８】以上のようにしてＶＩＤＳ回路２０４に入
力された制御データは、信号処理部マイコン２０５が処
理可能な時間間隔をおいて信号処理部マイコン２０５に
送出される。ところで、このことはカメラヘッドマイコ
ン１０５において同様であり、例えば、ズームレンズ、
フォーカスレンズ、絞り、シャッタースピードなどを制
御するために画像信号を常に処理しているため、画像信
号の周期にあわせて処理を行っているので、信号処理部
２００からＶＩＤＳ回路１０６が受信した制御データは
カメラヘッドマイコン１０５が行っている処理にあわせ
て、所定の時間間隔をおいて出力される。

【００１９】以上のようにして、カメラヘッド１００か
ら送られてきた制御データは信号処理部マイコン２０５
に送られ、信号処理部マイコン２０５はその制御データ
に基づいてＤＩＣ回路２１０及びＳＳＧ回路２０１の再
設定を行う。例えば、初期モードとしてＳＳＧ回路２０
１をＮＴＳＣモードで動かしていたが、カメラヘッド１
００からはＣＣＤ１０１がＰＡＬ方式であるという制御
データを受け取った場合、方式をＰＡＬ方式に変換する
ために再びＤＩＣ回路２１０、ＳＳＧ回路２０１のイニ
シャライズを行う。実際では、この間にカメラヘッドで
は例えばズームレンズ等がある場合にはズームレンズの
イニシャライズ等、他の不図示の構成部分のイニシャラ
イズを行うので、時間的には余裕がある。

【００２０】以上で、撮像システムのイニシャライズが
終了し、ＣＣＤ１０１から入力された信号は加算回路１
０７からケーブル３００を介して信号処理部２００に送
られ、信号処理部２００ではクランプ後ディジタル信号
に変換され、ＤＩＣ回路２１０で信号処理された後、ビ
デオ信号Ｓ２１２として出力端子２１１に出力されるこ
とになる。

【００２１】ここで、ＳＳＧ回路２０１から出力される
２つの同期信号Ｓ２０１とＳ２０２との時間的関係を説
明する。カメラヘッド駆動用の同期信号Ｓ２０１が出力
されてから、バッファ回路２０２、ケーブル３００を介
してカメラヘッド１００のＴＧ１０３に到達し、更に同
期信号Ｓ２０４に基づいてＴＧ１０３が出力する駆動信
号Ｓ１０１によってＣＣＤ１０１が駆動され、出力され
た画像信号Ｓ１０２がＣＤＳ／ＡＧＣ回路１０２、加算
回路１０７、ケーブル３００を介して信号処理部２００
に到達し、バッファ回路２０７、クランプ回路２０８、
Ａ／Ｄ変換回路２０９を経てＤＩＣ回路２１０に入力さ
れるのに要する時間と同等の時間をおいて、信号処理用
の同期信号Ｓ２０２が出力される。

【００２２】

【発明が解決しようとする課題】このように同期信号Ｓ
２０１が出力されてから同期信号Ｓ２０２が出力される
までの時間は予め固定されているので、同期信号Ｓ２０
１が出力されからＤＩＣ回路２１０に画像信号が入力す
るまでに要する時間が変化すると、ＤＩＣ回路２１０で
の画像処理タイミングが合わなくなり、信号処理に問題
が発生する。この問題は、主に、送られてくる信号が色
についての点順次信号であることに起因し、そのためタ
イミングが変化すると、例えば、シアン色の信号をマゼ
ンタ色の信号として処理してしまうといった問題が生じ
る。

【００２３】また、ケーブルが規定の長さよりもかなり
長い場合には、カメラヘッド１００及び信号処理部２０
０間の信号の送受信に時間がかかるため、出力される信
号をビデオ信号として表示装置に出力して見た場合に、
画面の右の方にずれていってしまうといった問題が生じ
る。

【００２４】このように、ケーブルの長さとしては、Ｓ
ＳＧ回路が発生する制御信号の発生タイミングにより決
定される長さ以外のものは、事実上使用不可能になって
いる。

【００２５】更には、カメラヘッド部にズームレンズ等
のモータ駆動系がある場合には、モータ駆動時に流れる
電流増加のためにカメラヘッドの信号増幅回路系に供給
する電源電圧が低下し、出力画像信号に著しい低域ノイ
ズが重畳されるといった問題があった。

【００２６】しかしながら、市場において、様々な使用
形態に対応するためには、用途に合った特性の小型カメ
ラヘッドと、それらに適した信号処理を行なう信号処理
部とを分離し、その間を使用条件に合った長さのケーブ
ルによって接続することが望まれている。しかしなが
ら、上述したように規定のケーブル長以外のケーブルで
接続すると信号処理部において処理のタイミングがずれ
てしまうために、決められた長さのケーブル以外使用す
ることができなかった。

【００２７】また、ケーブル長に応じた供給電源電圧の
ドロップを補正することができなかった。

【００２８】

【課題を解決するための手段】そこで、本発明の信号処
理装置によれば、ケーブルを介して接続されたカメラヘ
ッドからの画像信号を処理し、前記カメラヘッドを駆動
するための同期信号を出力する第１の同期信号生成手段
と、前記第１の同期信号生成手段により同期信号を生成
してから一定時間後に、画像信号処理用の同期信号を出
力する第２の同期信号生成手段と、前記第１の信号生成
手段から出力される同期信号を遅延させる遅延手段と、
前記カメラヘッドから制御データを受信する受信手段
と、前記受信手段により受信された所定データのデータ
開始のタイミングと、信号処理装置内の所定信号の開始
のタイミングとの位相を比較し、比較結果信号を出力す
る位相比較手段とを有し、前記位相比較手段の位相比較
結果信号に基づいて、前記遅延手段は同期信号の遅延時
間を制御する。

【００２９】また、本発明の撮像システムは、カメラヘ
ッドと、カメラヘッドから出力された画像信号を処理す
る信号処理装置と、前記カメラヘッドと前記信号処理装
置とを接続するケーブルとを有し、前記カメラヘッドを
駆動するための同期信号を出力する第１の同期信号生成
手段と、前記第１の同期信号生成手段により同期信号を
生成してから一定時間後に、画像信号処理用の同期信号
を出力する第２の同期信号生成手段と、前記第１の信号
生成手段から出力される同期信号を遅延させる遅延手段
と、前記カメラヘッドから制御データを受信する受信手
段と、前記受信手段により受信された所定データのデー
タ開始のタイミングと、信号処理装置内の所定信号の開
始のタイミングとの位相を比較し、比較結果信号を出力
する位相比較手段とを有し、前記位相比較手段の位相比
較結果信号に基づいて、前記遅延手段は同期信号の遅延
時間を制御する。

【００３０】更には、本発明の位相同期方法によれば、
ケーブルを介して接続された、カメラヘッドと、カメラ
ヘッドからケーブルを介して出力された画像信号を処理
する信号処理装置間の位相同期方法であって、前記カメ
ラヘッドを駆動するための同期信号を生成する同期信号
生成工程と、前記カメラヘッドから制御データを受信す
る受信工程と、前記受信工程により受信された所定デー
タのデータ開始のタイミングと、前記信号処理装置内の
所定信号の開始のタイミングとの位相を比較し、比較結
果信号を出力する位相比較工程とを有し、前記位相比較
工程による位相比較結果信号を基に、前記第１の信号生
成工程で出力される同期信号の遅延時間を制御して遅延
する遅延工程とを有する。

【００３１】上記構成によれば、ケーブルの長さによっ
て生じた、カメラヘッドを駆動するための同期信号と、
信号処理回路のタイミングを取るための同期信号との位
相差を補正することにより、ケーブル長に起因する遅延
時間が適切に補正され、出力画像の色信号を正しく出力
することができ、画像信号の横ずれ及び画像の乱れを回
避し、ケーブル長を変えても常に正常に画像を出力する
ことができる。

【００３２】好ましくは、前記遅延手段または遅延工程
の遅延時間に応じて、前記カメラヘッドに供給する電源
電圧を変動させる電源電圧増減手段または工程を更に有
する。

【００３３】上記構成によれば、ケーブル長に起因する
電源電圧の低下を補正する事ができる。

【００３４】

【発明の実施の形態】以下、本発明の撮像システム、特
に信号処理部、及び撮像システムに於けるケーブル長に
起因する遅延時間の補正方法について図面を参照して詳
細に説明する。

【００３５】図１は本発明の実施の形態に於ける撮像シ
ステムの信号処理部の構成を示すブロック図であり、図
２は各信号のタイミングを示すタイミングチャートであ
る。

【００３６】図１では信号処理部４００の構成のみを示
しているが、本発明の撮像システムはカメラヘッドも含
む。ただし、カメラヘッドは従来例で示したものと同様
であるので、ここでは、図示しない。また、従来例と同
じ構成には同じ番号を付し、その説明を省略する。以
下、従来例と異なる新たに加えられた構成について説明
する。

【００３７】図１において、２１２はクランプされた複
合信号Ｓ２１０を予め定められた電圧と比較し、２値複
合信号Ｓ２１４に変換するコンパレータ回路、２１３は
ＳＳＧ回路２０１から出力されるゲートパルスＳ２２１
でコンパレータ回路２１２から出力された２値複合信号
Ｓ２１４をゲートして制御データ部分のみを選択出力す
る信号ゲート回路である。なお、ゲートパルスＳ２２１
は、図２に示すように、２値複合信号Ｓ２１４の制御デ
ータが充分に含まれ、かつ画像データは入らないだけの
継続時間を有する。

【００３８】２１４はゲート回路２１３から出力された
信号Ｓ２１５の立ち上がりをトリガとして、予め定めら
れた継続時間（制御データの時間よりも長い）を有する
信号Ｓ２１６を生成出力するモノマルチ回路、２１５は
モノマルチ回路２１４から出力された信号Ｓ２１６と、
ＶＩＤＳ回路２０４からカメラヘッド１００に向けて出
力される制御データＳ２０６の出力と同じタイミングで
ＨＩＧＨとなる制御データトリガ信号Ｓ２１８とが入力
され、両者の立ち上がりの位相を比較する位相比較回路
であり、位相比較結果信号Ｓ２１９を出力する。この位
相比較結果信号Ｓ２１９は、詳しくは図２に示すよう
に、信号Ｓ２１６と信号Ｓ２１８のいずれか早い方の信
号の立ち上がりと共に立ち上がり、いずれか遅い方の信
号の信号の立ち上がりと共に立ち下がる位相差パルス信
号Ｓ２１９−１と、例えば信号Ｓ２１８の方が早い場合
にはＬＯＷとなり、信号Ｓ２１６の方が早い場合にはＨ
ＩＧＨとなる極性信号Ｓ２１９−２とから成る。これら
の位相比較結果信号Ｓ２１９−１、Ｓ２１９−２につい
ては、後で更に説明する。

【００３９】また、２１６は位相比較回路２１５の位相
比較結果信号Ｓ２１９に基づいてＳＳＧ回路２０１から
出力される同期信号Ｓ２０１に加える遅延時間量を変え
て、遅延させた同期信号Ｓ２２０をバッファ回路２０２
に出力する可変遅延回路である。

【００４０】次に、上記構成を有する撮像システムの信
号処理部４００の動作について、図５を参照しながら説
明する。

【００４１】まず、カメラヘッド１００からのクロック
信号Ｓ１１２を基にしてＳＳＧ回路２０１から出力され
た同期信号Ｓ２０１は（ステップＳ２）、可変遅延回路
２１６を経由して所定時間（初期値は可変遅延時間の最
大値、ステップＳ１で設定）遅延され（ステップＳ
３）、制御信号Ｓ２２０としてバッファ回路２０２に入
力され、バッファ回路２０２からケーブル３００を介し
て、水平、垂直同期信号ＨＤ，ＶＤ（Ｓ２０４）として
カメラヘッド１００に送られる。

【００４２】ここまでの同期信号に加わった遅延時間
は、ＳＳＧ回路２０１から出力された同期信号Ｓ２０１
がカメラヘッド１００に到達するまでに加わった遅延時
間の総和であり、可変遅延回路２１６による遅延時間Ｔ
ＤＡ、バッファ回路２０２の伝播時間ＴＤＢ、ケーブル
３００による遅延時間ＴＤＣの合計、即ち、ＴＤＡ＋Ｔ
ＤＢ＋ＴＤＣである。

【００４３】カメラヘッド１００では信号処理部４００
から送信された同期信号Ｓ２０４を基にＣＣＤ１０１を
駆動する。一方、カメラヘッド１００に到達した同期信
号Ｓ２０４はＶＩＤＳ回路１０６にも入力され、ＶＩＤ
Ｓ回路１０６ではクロック信号Ｓ１０４で同期信号Ｓ２
０４をサンプリングし、それにあわせて制御データＳ１
０９を出力する。つまり、ＶＩＤＳ回路１０６は、同期
信号Ｓ２０４の始まりから予め定められたクロック数だ
け後に制御データＳ１０９を出力する。

【００４４】例えば、ビデオ信号で言うところの垂直帰
線期間の１７Ｈライン目の同期信号の立ち上がりから数
えて１４０クロック目のところから制御データの出力を
開始するとする。この場合、カメラヘッド１００内で発
生する同期信号の立ち上がりから制御データが出力され
るまでの遅延時間は、上記の１４０クロック分の遅延時
間ＴＤＤと、同期信号Ｓ２０４をクロックＳ１０４でサ
ンプリングしたために生じる遅延時間ＴＤＥ（０〜７０
nsecの間で不定であるが、安定した遅延時間であり、こ
れは主に、ケーブルの長さと可変遅延回路２１６によっ
て変化する。）となり、同期信号がカメラヘッドに入力
されてから、ＴＤＤ＋ＴＤＥだけ遅れて制御データ信号
Ｓ１０９が出力されることになる。

【００４５】出力された制御データＳ１０９は、加算回
路１０７で画像信号と加算された後、複合信号Ｓ１１０
としてケーブル３００を介してバッファ回路２０７に入
力する（ステップＳ４）。

【００４６】ここまでのトータルの遅延時間は、ＴＤＡ
＋ＴＤＢ＋ＴＤＣ＋ＴＤＤ＋ＴＤＥとなる。

【００４７】さらに制御データ信号Ｓ１１０はバッファ
回路２０７及びクランプ回路２０８を経てコンパレータ
回路２１２で波形整形され、ゲート回路Ｓ２１５を通っ
てモノマルチ回路２１４で一つのパルスに波形整形され
て位相比較回路２１５に入力される。これらは常に一定
の遅延時間なのでまとめてＴＤＦとする。また、ＳＳＧ
回路２０１から出力される同期信号Ｓ２０１とＳ２０２
との時間差をＴＤとする。

【００４８】ここまでの合計の遅延時間ＴＤＡ＋ＴＤＢ
＋ＴＤＣ＋ＴＤＤ＋ＴＤＥ＋ＴＤＦがＴＤよりも長い場
合では、モノマルチ回路２１４から出力される信号Ｓ２
１６の方がＶＩＤＳ回路２０４から出力された信号Ｓ２
１８よりも遅いので、例えば図２（Ａ）のＳ２１６及び
Ｓ２１８で示すタイミングになる。この差はＳＳＧ回路
２０１で設定しているＴＤによるが、ケーブルが一番短
いときに可変遅延回路２１６の遅延時間がほぼ初期値に
近いところで合致するように設計されている場合、Ｓ２
１６とＳ２１８の差はケーブルによる遅延時間が主とな
る。

【００４９】位相比較回路２１５はこれらの信号Ｓ２１
６及びＳ２１８の位相比較結果信号Ｓ２１９を出力する
が、詳しくはパルスの位相差をあらわす位相差パルス信
号Ｓ２１９−１と、カメラヘッドからの信号が遅れてい
るか否かを表す極性信号２１９−２として出力される
（ステップＳ５）。上述したとおり、位相差パルス信号
Ｓ２１９−１は信号Ｓ２１６と信号Ｓ２１８のいずれか
早い方の信号の立ち上がりと共に立ち上がり、いずれか
遅い方の信号の信号の立ち上がりと共に立ち下がるの
で、その継続時間が遅延時間を示す事になる。また、極
性信号Ｓ２１９−２は、信号Ｓ２１６が遅れている場
合、即ち、合計の遅延時間ＴＤＡ＋ＴＤＢ＋ＴＤＣ＋Ｔ
ＤＤ＋ＴＤＥ＋ＴＤＦがＳＳＧ回路２０１から出力され
る同期信号Ｓ２０１とＳ２０２との時間差ＴＤよりも長
い場合には図２（Ａ）に示すようにＬＯＷとなり、進ん
でいる場合、即ち、ＴＤＡ＋ＴＤＢ＋ＴＤＣ＋ＴＤＤ＋
ＴＤＥ＋ＴＤＦがＴＤよりも短い場合には図２（Ｂ）に
示すようにＨＩＧＨになる。

【００５０】なお、本実施の形態では位相比較回路２１
５では信号Ｓ２１６とＳ２１８との位相差が比較される
が、本発明はこれに限られるものではなく、信号Ｓ２１
６と、可変遅延回路２１６により遅延された同期信号Ｓ
２２０との位相差を比較するように構成してもよい。

【００５１】この位相比較回路２１５の出力信号Ｓ２１
９−１，Ｓ２１９−２を基に可変遅延回路２１６の遅延
時間を制御してゆくわけであるが、その動作を図３を参
照して説明する。

【００５２】図３は、可変遅延回路２１６の構成を示す
ブロック図である。同図において、４０１から４０７は
クロック信号Ｓ２０３により入力される同期信号Ｓ２０
１をクロック単位でラッチし、シフトさせ遅延させるフ
リップフロップ回路、４０８は、入力されたＳＳＧ回路
２１０からの同期信号Ｓ２０１及び各フリップフロップ
回路４０１から４０７の出力信号が各スイッチの入力端
子に接続され、後述するカウンター４１０から出力され
るデータ信号に従って、入力信号の内の一つを選択して
出力するスイッチ回路、４０９は位相比較回路２１５か
ら出力される位相差パルス信号Ｓ２１９−１をクロック
信号Ｓ２０３のタイミングで読み込むデータフリップフ
ロップ（ＤＦＦ）回路、４１０はＤＦＦ回路４０９から
出力されるパルス信号をクロックとし、極性信号Ｓ２１
９−２がＬＯＷの時にはカウントダウンし、ＨＩＧＨの
時にはカウントアップするアップダウンカウンター、４
１１はバッファ回路２０３から供給されるクロック信号
Ｓ２０３を反転させるインバータ回路、４１２は後述す
るフリップフロップ回路４２８の出力信号に従ってクロ
ック信号Ｓ２０３またはクロック信号Ｓ２０３をインバ
ータ回路４１１で反転させた信号を選択出力するスイッ
チ回路、４１３はスイッチ回路４０８から出力された同
期信号を後述するスイッチ４１２から入力されるクロッ
ク信号でラッチし、出力するフリップフロップ回路、４
１４はシフトレジスタ４１３から出力された同期信号を
後述するバッファ回路４１５に送出する抵抗、４１５は
抵抗４１４を経て入力された同期信号をバッファ出力す
るバッファ回路、４１６は後述するＤ／Ａ変換回路４３
０から出力される電圧を後述するバリキャップダイオー
ド４１７に印加する抵抗、４１７は抵抗４１６により印
加される電圧に応じて容量が変化するバリキャップダイ
オード、４１８はバリキャップダイオードと抵抗４１４
とを容量結合させるコンデンサーである。

【００５３】更に、４１９は位相差パルス信号Ｓ２１９
−１が一方の入力端子（第１の入力端子）に入力され、
他方の入力端子（第２の入力端子）には後述する抵抗及
び水晶振動子によってフィードバック入力されるＮＡＮ
Ｄ回路、４２０はＮＡＮＤ回路４１９の出力信号を第２
の入力端子にフィードバックさせる抵抗、４２１はＮＡ
ＮＤ回路４１９の出力と入力との間に挿入され、その特
性により予め決められた発振周波数（これは、クロック
信号ＣＬＫの４倍程度の周波数程度）で発振する水晶振
動子、４２２及び４２３は水晶振動子４２１の負荷容量
であるコンデンサ、４２４はＮＡＮＤ回路４１９から出
力されるパルス信号をクロック入力としＳＳＧ回路２０
１から出力される垂直同期信号ＶＤでリセットされるカ
ウンタ、４２５はカウンタ４２４からの出力データから
一定数の値（たとえば１）を減算して出力する減算回
路、４２６はＳＳＧ回路２０１から出力される垂直同期
信号ＶＤのタイミングで減算回路４２５の出力データを
ラッチするラッチ回路、４２７はカウンタ４２４の出力
データとラッチ回路４２６の出力データを比較用クロッ
クパルスのタイミングで比較し、カウンタ４２４の出力
データとラッチ回路４２６の出力データとが異なるとき
にＨＩＧＨ信号を出力するコンパレータ回路、４２８は
コンパレータ回路４２７の出力信号がＬＯＷからＨＩＧ
Ｈに変化したタイミングでデータ信号として入力されて
いるＨＩＧＨを読み込み出力するデータフリップフロッ
プ（ＤＦＦ）回路、４２９はＳＳＧ回路２０１から出力
されている垂直同期信号ＶＤをクロック入力とし、ＤＦ
Ｆ回路４２８の出力データをイネーブル端子に入力し、
極性信号Ｓ２１９−２をアップダウン切り換え入力に接
続されたアップダウンカウンター、４３０はアップダウ
ンカウンター４２９の出力データをアナログの電圧信号
に変換するＤ／Ａ変換回路である。

【００５４】つぎに動作について説明する。

【００５５】まず、各部がリセット信号でリセットされ
るとともに、アップダウンカウンタ４１０には予め決め
られた最大値がロードされ、出力される。この最大値が
出力された状態においては、スイッチ回路４０８はフリ
ップフロップ回路４０７の出力信号、即ち、もっとも長
い時間遅延させた同期信号Ｓ２０１を選択させる。一
方、アップダウンカウンタ４２９には予め決められた最
小値がロードされ、出力される。

【００５６】この状態では、可変遅延回路２１６の遅延
量ＴＤＡは、先に説明したケーブル３００の長さが最も
短い場合、つまり、ケーブル遅延時間ＴＤＣ及びＴＤＥ
が最小の場合の同期信号Ｓ２０１とＳ２０２との時間差
ＴＤと、同期信号Ｓ２０１が出力されてから信号Ｓ２１
６が位相比較回路Ｓ２１５に入力するまでにかかる遅延
時間ＴＤＡ＋ＴＤＢ＋ＴＤＣ＋ＴＤＤ＋ＴＤＥ＋ＴＤＦ
がほぼ同じになるように設定された最大値であるため、
合計の遅延時間ＴＤＡ＋ＴＤＢ＋ＴＤＣ＋ＴＤＤ＋ＴＤ
Ｅ＋ＴＤＦは、同期信号Ｓ２０１とＳ２０２との時間差
ＴＤよりも必ず長くなる。即ち、位相比較回路２１５の
極性信号Ｓ２１９−２の出力はＬＯＷとなる。

【００５７】次に、イネーブル入力がＯＦＦになってい
るアップダウンカウンタ４２９は、入力される垂直同期
信号ＶＤに同期して出力データを１ずつ上げていく。こ
れに伴ってＤ／Ａ変換回路４３０の出力は徐々に増加し
てゆき、抵抗４１６を介してこの電圧が印加されている
バリキャップダイオード４１７の容量が減少する。容量
が減少するに従い、抵抗４１４とコンデンサー４１８及
びバリキャップダイオード４１７で形成される遅延回路
（ＬＰＦ）の遅延時間が短くなってゆく。これは、たと
えば、アップダウンカウンタの値が１変化したときに、
遅延回路で変化する遅延時間が５nsec程度になるように
設計すれば充分である。ここで、クロック信号Ｓ２０３
の１クロックが約７０nsecであるとすると、アップダウ
ンカウンタの値が１４変化すると１クロック分の遅延時
間変化が発生することになる。

【００５８】このようにして出力する同期信号の位相を
徐々に早くしてゆくと、急にカメラヘッドから送られて
くる制御データＳ１１０の開始時間が早い方向へ移動す
る。突然に制御データの開始時間が早まるのは、カメラ
ヘッド１００内で信号処理部４００から送られてきた同
期信号Ｓ２０３をクロックＳ１０４でサンプリングして
いるためで、水平同期信号ＨＤがクロックをまたいで変
化すると、カメラヘッド１００内で使用する同期信号は
１クロック分、時間の早い方向に移動したことになる。
これにより信号処理部４００に送られてくる制御データ
Ｓ１１０の開始位置が変化するのである。

【００５９】信号処理部４００では、この切り替わり点
を検出して、信号処理部４００からカメラヘッド１００
に出力する同期信号Ｓ２０３の切り替わり点が、カメラ
ヘッド１００内で使用しているクロックの切り替わり点
から離れた位置で安定するように処理している。

【００６０】これは、ドリフト等で信号タイミングが少
々ずれることがあるためで、そのずれによって水平同期
信号ＨＤの位相がずれると出力される画像に非常に不愉
快な現象、つまり、その位相がずれたラインのみ色が青
くなるという現象が起こる。よって、少々のドリフトが
生じてもカメラヘッド内での同期信号読み取りに問題が
生じないように、カメラヘッドに出力する同期信号の位
相を微調整している（ステップＳ６）。この微調整の動
作を説明する。

【００６１】最初はカメラヘッド１００に送られる同期
信号Ｓ２０４には最大の遅延が加えられているので、図
２（Ａ）に示すように、位相比較回路２１５から出力さ
れる位相差パルス信号Ｓ２１９−１はＶＩＤＳ回路２０
４から出力されるパルス信号Ｓ２１８に同期して立ち上
がり、モノマルチ回路２１４から出力されるパルス信号
Ｓ２１６に同期して立ち下がる。この位相差パルス信号
Ｓ２１９−１がＮＡＮＤ回路４１９に入力されると、Ｎ
ＡＮＤ回路４１９は水晶振動子４２０の特性により決定
される周期でパルス信号を出力することになる。このパ
ルス信号は位相差パルス信号Ｓ２１９−１がＨＩＧＨの
期間出力され、位相差パルス信号Ｓ２１９−１がＬＯＷ
になると出力信号はＨＩＧＨに固定される。水晶振動子
４２０の周期はクロック信号Ｓ２０３等には同期してい
ないので、ＮＡＮＤ回路４１９から出力されるパルス信
号の数は条件によって、１クロック程度変化するときが
ある。

【００６２】つぎに、ＮＡＮＤ回路４１９から出力され
たパルス信号はカウンタ４２４に入力され、パルス数が
カウントされる。このアップダウンカウンタ４２４は垂
直同期信号ＶＤで毎回リセットされるので、その都度位
相差パルス信号Ｓ２１９−１のパルス信号を計数するこ
とになる。この値はコンパレータ回路４２７の入力端子
Ａに入力されるとともに減算回路４２５にも入力され
る。減算回路４２５では、アップダウンカウンタ４２４
から出力されたデータよりも、例えば１だけ小さい値を
出力する。この１小さい値はラッチ回路４２６に入力さ
れ、垂直同期信号ＶＤで読み込まれる。この読み込まれ
たデータはコンパレータ回路４２７の入力端子Ｂに入力
される。よって、コンパレータ４２７の入力端子Ｂに
は、１Ｖ（垂直周期）だけ前のカウンタ４２４の出力デ
ータよりも１小さな値が入力される。

【００６３】一方、アップダウンカウンタ４２９はリセ
ット信号によりリセット後、イネーブル入力がＯＦＦに
なっている間、垂直同期信号ＶＤが入力されるたびにカ
ウントアップしてゆき、そのカウントされたデータはＤ
／Ａ変換部４３０で電圧信号に変換され、抵抗を介して
バリキャップダイオード４１７に印加される。出力デー
タがカウントアップされるに従ってバリキャップダイオ
ード４１７に印加される逆バイアス電圧が増加するの
で、バリキャップダイオード４１７の容量は減少し、そ
れに伴い抵抗とともに構成しているＬＰＦの遅延時間が
減少するので、カメラヘッド１００に出力される同期信
号の遅れ時間は少なくなってゆく。

【００６４】しかし、カメラヘッド１００に送られる同
期信号Ｓ２０４の遅延時間が減少してもそのままでは、
カメラヘッド１００から送られてくる制御データＳ１１
０のタイミングは変わらない。これは、カメラヘッド１
００に送られた同期信号Ｓ２０４が、カメラヘッド１０
０内でクロック信号Ｓ１０４でサンプリングされるため
に同期信号Ｓ２０４の遅延時間はカメラヘッド内のクロ
ックＳ１０４のタイミングに丸め込まれてしまうためで
ある。しかし、同期信号Ｓ２０４の遅延時間が徐々に少
なくなってゆき、カメラヘッド内のクロック信号のタイ
ミングをまたいだときに、カメラヘッド１００から送ら
れてくる制御データＳ１１０のタイミングが一挙に１ク
ロック分だけ前に移動することになる。

【００６５】この時ＮＡＮＤ回路４１９から位相差パル
ス信号Ｓ２１９−１の継続期間に出力されるパルス信号
は、ＮＡＮＤ回路４１９の発振周波数がクロックＳ２０
３の約４倍であることから、制御データＳ１１０の入力
タイミングが時間的に前方に変化する前に比べて３〜４
パルス少なくなることになる。従って、これをカウント
したカウンタ４２４の出力データは、その１Ｖ前の値に
対して３から４少なくなる。これに対してラッチ回路４
２６の出力データは１Ｖ前のカウンタ４２４の出力デー
タに対して１小さいだけであるからコンパレータ回路４
２７はＡ＜Ｂが成立し、出力信号をＨＩＧＨにする。

【００６６】この出力信号の立ち上がりに同期してＤＦ
Ｆ回路４２８は入力信号ＨＩＧＨを読み取り出力する。
この出力信号がＨＩＧＨになったことにより、カウンタ
４２９はカウントアップを終了する。また、スイッチ回
路４１２は出力信号をクロック信号Ｓ２０３をインバー
タ回路４１１により反転した信号に切り替える。これに
より、カメラヘッドに送られる同期信号のタイミング
が、クロック信号Ｓ２０３のほぼ１／２周期ずれること
になり、カメラヘッド１００内で同期信号Ｓ２０４をサ
ンプリングするタイミングが直前の状態つまり、ＣＬＫ
信号Ｓ１０４を同期信号Ｓ２０４が乗り越えた状態か
ら、同期信号Ｓ２０４が１／２クロック分だけ後ろにず
れるので、同期信号の切り替わりの位置がほぼクロック
の中間にあることになる。これは、ＤＦＦ回路の出力が
ＨＩＧＨである限り、この状態が保存される。

【００６７】以上の動作により、微調整が行われる。

【００６８】ＤＦＦ回路４２８の出力信号はＤＦＦ回路
４０９のイネーブル端子に接続されており、ＤＦＦ回路
４２８の出力信号がＨＩＧＨになるとともにＤＦＦ回路
４０９は能動状態になる。ＤＦＦ回路４０９は位相差パ
ルス信号２１９−１をクロック信号Ｓ２０３のタイミン
グで読み取り、出力する。このように、位相差パルス信
号２１９−１がクロック信号Ｓ２０３で読み取れる限
り、即ち、位相差が検出できる限り（ステップＳ７でＹ
ＥＳ）、ＤＦＦ回路４０９からはパルス信号が出力され
る。このパルス信号が次段のアップダウンカウンター４
１０に入力され、極性信号Ｓ２１９−２はＬＯＷである
ため（ステップＳ８でＹＥＳ）上記パルス信号が入力さ
れるごとに出力データを小さくしてゆく。このアップダ
ウンカウンタ４１０からの出力データに応じて、スイッ
チ回路４０８はこれまでに選択していたＦＦ４０７の出
力から、ＦＦ４０６の出力を選択するように変化し、遅
延時間が短縮される（ステップＳ９）。

【００６９】同様にして、位相差パルス信号Ｓ２１９−
１の継続時間が短くなるにつれ、アップダウンカウンタ
の出力データが小さくなり、この出力に応じてＦＦ４０
６の出力からＦＦ４０５の出力、ＦＦ４０５の出力から
ＦＦ４０４の出力といったように遅延時間が短くなって
いく。

【００７０】このようにして信号処理部４００からカメ
ラヘッド１００に出力される同期信号Ｓ２０４は１Ｖ毎
にクロック単位で遅延時間が短くなってゆくが、当初設
定されたカメラヘッド１００内での同期信号Ｓ２０４と
クロックＳ２０３との位相差は保たれたままとなる。

【００７１】以上のように１Ｖ毎に徐々に信号処理部４
００から出力される同期信号の遅延時間が短くなると、
それに伴いモノマルチ回路２１４から出力されるパルス
信号Ｓ２１６はＶＩＤＳ回路２０４から出力されるパル
ス信号Ｓ２１８に近づいてゆく。そして、位相差パルス
信号２１９−１の継続時間をクロック信号Ｓ２０３で読
み取れなくなると（ステップＳ７でＮＯ）、ＤＦＦ回路
４０９からの出力パルスは発生しなくなるので、同期信
号Ｓ２０４に加えられる遅延時間が確定する（ステップ
Ｓ１１）。

【００７２】なお、図１及び図３ではパルス信号Ｓ２１
６とパルス信号Ｓ２１８を常に比較するように記載した
が、遅延時間を決定し固定するための時間は、ＤＦＦ回
路４２８の出力信号から選択する状態の数により限られ
ているので、最長でも固定のＶ周期数に対応する期間、
比較すれば良い。例えば、図３ではスイッチ回路４０８
により選択する状態数が８であるので、最大８Ｖ期間で
遅延時間の決定及び固定は終了する。

【００７３】また、図３では、状態数が８であるが、こ
れに限られるものではなく、ＦＦ回路の数を増減するこ
とにより状態数を変えることが可能である。

【００７４】なお、上記の例では、初期値として可変遅
延手段に最長遅延時間を設定したが、本発明はこれに限
るものではなく、初期値として最短遅延時間を設定する
ことも可能である。この場合、位相比較回路２１５から
出力される極性信号Ｓ２１９−２がＨＩＧＨを示す場合
には（図２の（Ｂ））、アップダウンカウント手段４１
０はカウントアップしてスイッチ回路４０８は遅延時間
を延長するように入力信号を選択する。なお、最短遅延
時間を設定しても極性信号Ｓ２１９−２がＬＯＷを示す
場合は、カメラヘッド１００と信号処理部とを結ぶケー
ブル３００が非常に長く、可変遅延回路２１６による遅
延では同期を合わせきれないことを意味するが、ＳＳＧ
回路２０１がカメラヘッド駆動用の同期信号Ｓ２０１を
出力してから信号制御用の同期信号Ｓ２０２を出力する
までの時間間隔を十分長く取っておくことで、実使用上
の問題は発生しない。

【００７５】また、４０９をゲート回路とすれば、シフ
トすべき数だけパルスがカウンタに入力されるので、１
Ｖで遅延時間決定及び固定処理は終了する。

【００７６】最後に、カメラヘッド１００と信号処理部
４００をつなぐケーブルの長さ、つまりカウンター４１
０の出力データを利用して、カメラヘッドに出力する電
源電圧を制御する。カウンター４１０の出力データの値
が多ければ、（つまり遅延回路の遅延時間が多い時であ
りこれは、接続しているケーブルによる遅延時間が短い
こと、即ちケーブルが短いことを意味し、それゆえケー
ブルによる電源電圧降下が少ないことを意味する。）信
号処理部４００からカメラヘッド１００へ出力する電源
電圧を低くし、カウンターの値が低くなる毎に徐々に出
力電源電圧を高くして行く。これは、ケーブルによる電
源電圧の低下を補うものである。

【００７７】ケーブルによって低下する電圧量は、カメ
ラヘッド１００の消費電流によっても変化するが、約３
００ｍＡの時、約７０ｍＶ／ｍである。よって検出され
たケーブル長Ｌ１に対してＬ１（ｍ）×７０（ｍＶ／
ｍ）だけの電圧を出力段で増加してやればよい。つま
り、アップダウンカウンター４１０は１クロック単位で
遅延時間を変動させているので、１クロックに相当する
ケーブル長が約７ｍの場合、約４９０ｍＶ（＝７（ｍ）
×７０（ｍＶ／ｍ）をクロックごとに補正すればよい。

【００７８】これについては、出力電圧を制御可能なレ
ギュレータＩＣが市販されているので、その制御端子の
電圧を制御すればよいが、フィードバック系のオペアン
プを用いた一番簡単な回路例を図４に示す。

【００７９】同図において７０１は電源入力端子、７０
２は電源出力端子、７０３はアップダウンカウンタ４１
０から出力されるデータ信号の入力端子、７１１は電源
供給用のパワートランジスタ、７１２はトランジスタ、
７１３はオペアンプ、７１４、７１５は出力電源電圧検
出用の抵抗、７１６、７１７は制御信号のノイズ成分を
除去するＬＰＦ用の抵抗とコンデンサ、７１８は抵抗で
あり、７１９はアップダウンカウンター４１０から入力
されたデータ信号をアナログの電圧信号に変換するＤ／
Ａ変換回路である。

【００８０】回路動作を簡単に説明すると、この電源供
給回路は、抵抗７１４と７１５で分圧された電圧がＤ／
Ａ変換回路７１９から出力される電圧と等しくなるよう
に動作するので、例えば、抵抗７１４と抵抗７１５が等
しい場合には、アップダウンカウンタ４１０の出力デー
タが１クロック減少する毎に２４５ｍＶ（＝７（ｍ）×
７０（ｍＶ／ｍ）／２）だけＤ／Ａ変換回路７１９の出
力電圧が増加すればよい。Ｄ／Ａ変換回路７１９の出力
電圧が２４５ｍＶ増加すれば、オペアンプ７１３の反対
の入力端子の電圧つまり抵抗７１４と抵抗７１５で分圧
された電圧も２４５ｍＶ増加するから、出力電圧は４９
０ｍＶ増加することになり、ケーブルによる電圧損失を
補償できることになる。

【００８１】以上の図４の電源電圧制御回路はハード構
成で説明したが、処理の周期が１Ｖに１回であるから一
部をマイコンで処理することも充分可能である。

【００８２】

【発明の効果】以上説明したように、ケーブルの長さに
よって生じた、カメラヘッドを駆動するための同期信号
と、信号処理回路のタイミングを取るための同期信号と
の位相差を補正することにより、ケーブル長に起因する
遅延時間が適切に補正され、出力画像の色信号を正しく
出力することができ、画像信号の横ずれ及び画像の乱れ
を回避し、ケーブル長を変えても常に正常に画像を出力
することができる。また、ケーブル長に起因する電源電
圧の低下を補正する事ができる。

【００８３】

【図面の簡単な説明】

【図１】本発明の実施の形態に於ける信号処理回路の構
成を示す図である。

【図２】本発明のタイムチャートである。

【図３】本発明の可変遅延回路の構成例を示すブロック
図である。

【図４】電圧制御回路の回路図である。

【図５】本発明の実施の形態にかかる同期信号遅延制御
の手順を示すフローチャートである。

【図６】従来の撮像システムの構成を示す図である。

【符号の説明】

２０１ＳＳＧ回路２１２コンパレータ回路２１３信号ゲート回路２１４モノマルチ回路２１５位相比較回路２１６可変遅延回路Ｓ１１０複合信号Ｓ２０１カメラヘッド駆動用同期信号Ｓ２０２信号処理用同期信号Ｓ２０６制御データＳ２１０複合信号Ｓ２１４２値複合信号Ｓ２１６制御データトリガ信号Ｓ２１８制御データトリガ信号Ｓ２１９位相比較結果信号Ｓ２１９−１位相差パルス信号Ｓ２１９−２極性信号Ｓ２２０遅延同期信号

Claims

【特許請求の範囲】

【請求項１】ケーブルを介して接続されたカメラヘッ
ドからの画像信号を処理する信号処理装置であって、前記カメラヘッドを駆動するための同期信号を出力する
第１の同期信号生成手段と、前記第１の同期信号生成手段により同期信号を生成して
から一定時間後に、画像信号処理用の同期信号を出力す
る第２の同期信号生成手段と、前記第１の信号生成手段から出力される同期信号を遅延
させる遅延手段と、前記カメラヘッドから制御データを受信する受信手段
と、前記受信手段により受信された所定データのデータ開始
のタイミングと、信号処理装置内の所定信号の開始のタ
イミングとの位相を比較し、比較結果信号を出力する位
相比較手段とを有し、前記位相比較手段の位相比較結果信号に基づいて、前記
遅延手段は同期信号の遅延時間を制御することを特徴と
する信号処理装置。
【請求項２】前記遅延手段は、予め設定された複数の
遅延時間の内の１つを選択出力するスイッチ手段を有す
ることを特徴とする請求項１に記載の信号処理装置。
【請求項３】前記遅延手段には、８段階の遅延時間が
設定されていることを特徴とする請求項２に記載の信号
処理装置。
【請求項４】前記遅延手段は、クロック単位で遅延時
間を制御する手段と、リニアに遅延を制御する手段とを
有することを特徴とする請求項１に記載の信号処理装
置。
【請求項５】前記遅延手段は、リニアに行う遅延をク
ロック単位で行う遅延に先だって行うことを特徴とする
請求項４に記載の信号処理装置。
【請求項６】前記遅延手段は、初期状態では再長時間
の遅延を行うことを特徴とする請求項１乃至５のいずれ
かに記載の信号処理装置。
【請求項７】前記遅延手段は、初期状態では最短時間
の遅延を行うことを特徴とする請求項１乃至５のいずれ
かに記載の信号処理装置。
【請求項８】前記位相比較手段が出力する前記比較結
果信号は、位相差を示す位相差信号と、前記受信手段に
より受信した所定データの開始のタイミングと信号処理
装置内の所定信号開始のタイミングのどちらが早いかを
示す極性信号を出力することを特徴とする請求項１乃至
７のいずれかに記載の信号処理装置。
【請求項９】前記極性信号が信号処理装置内の所定信
号の開始のタイミングが早いことを示す場合、前記遅延
手段は遅延時間を短くすることを特徴とする請求項８に
記載の信号処理装置。
【請求項１０】前記極性信号が前記受信手段により受
信した所定データの開始のタイミングが早いことを示す
場合、前記遅延手段は遅延時間を長くすることを特徴と
する請求項８または９に記載の信号処理装置。
【請求項１１】前記遅延手段による遅延時間に応じ
て、前記カメラヘッドに供給する電源電圧を変動させる
電源電圧増減手段を更に有することを特徴とする請求項
１乃至１０に記載の信号処理装置。
【請求項１２】前記遅延手段による遅延時間が長い場
合に電源電圧を低くし、遅延時間が短い場合に電源電圧
を高くすることを特徴とする請求項１１に記載の信号処
理装置。
【請求項１３】カメラヘッドと、カメラヘッドから出
力された画像信号を処理する信号処理装置と、前記カメ
ラヘッドと前記信号処理装置とを接続するケーブルとを
有する撮像システムであって、前記カメラヘッドを駆動するための同期信号を出力する
第１の同期信号生成手段と、前記第１の同期信号生成手段により同期信号を生成して
から一定時間後に、画像信号処理用の同期信号を出力す
る第２の同期信号生成手段と、前記第１の信号生成手段から出力される同期信号を遅延
させる遅延手段と、前記カメラヘッドから制御データを受信する受信手段
と、前記受信手段により受信された所定データのデータ開始
のタイミングと、信号処理装置内の所定信号の開始のタ
イミングとの位相を比較し、比較結果信号を出力する位
相比較手段とを有し、前記位相比較手段の位相比較結果信号に基づいて、前記
遅延手段は同期信号の遅延時間を制御することを特徴と
する撮像システム。
【請求項１４】前記遅延手段は、予め設定された複数
の遅延時間の内の１つを選択出力するスイッチ手段を有
することを特徴とする請求項１３に記載の撮像システ
ム。
【請求項１５】前記遅延手段には、８段階の遅延時間
が設定されていることを特徴とする請求項１４に記載の
撮像システム。
【請求項１６】前記遅延手段は、クロック単位で遅延
時間を制御する手段と、リニアに遅延を制御する手段と
を有することを特徴とする請求項１３に記載の撮像シス
テム。
【請求項１７】前記遅延手段は、リニアに行う遅延を
クロック単位で行う遅延に先だって行うことを特徴とす
る請求項１６に記載の撮像システム。
【請求項１８】前記遅延手段は、初期状態では再長時
間の遅延を行うことを特徴とする請求項１３乃至１７の
いずれかに記載の撮像システム。
【請求項１９】前記遅延手段は、初期状態では最短時
間の遅延を行うことを特徴とする請求項１３乃至１７の
いずれかに記載の撮像システム。
【請求項２０】前記位相比較手段が出力する前記比較
結果信号は、位相差を示す位相差信号と、前記受信手段
により受信した所定データの開始のタイミングと信号処
理装置内の所定信号開始のタイミングのどちらが早いか
を示す極性信号を出力することを特徴とする請求項１３
乃至１９のいずれかに記載の撮像システム。
【請求項２１】前記極性信号が信号処理装置内の所定
信号の開始のタイミングが早いことを示す場合、前記遅
延手段は遅延時間を短くすることを特徴とする請求項２
０に記載の撮像システム。
【請求項２２】前記極性信号が前記受信手段により受
信した所定データの開始のタイミングが早いことを示す
場合、前記遅延手段は遅延時間を長くすることを特徴と
する請求項２０または２１に記載の撮像システム。
【請求項２３】前記遅延手段による遅延時間に応じ
て、前記カメラヘッドに供給する電源電圧を変動させる
電源電圧増減手段を更に有することを特徴とする請求項
１３乃至２２に記載の撮像システム。
【請求項２４】前記遅延手段による遅延時間が長い場
合に電源電圧を低くし、遅延時間が短い場合に電源電圧
を高くすることを特徴とする請求項２３に記載の撮像シ
ステム。
【請求項２５】ケーブルを介して接続された、カメラ
ヘッドと、カメラヘッドからケーブルを介して出力され
た画像信号を処理する信号処理装置間の位相同期方法で
あって、前記カメラヘッドを駆動するための同期信号を生成する
同期信号生成工程と、前記カメラヘッドから制御データを受信する受信工程
と、前記受信工程により受信された所定データのデータ開始
のタイミングと、前記信号処理装置内の所定信号の開始
のタイミングとの位相を比較し、比較結果信号を出力す
る位相比較工程とを有し、前記位相比較工程による位相比較結果信号を基に、前記
第１の信号生成工程で出力される同期信号の遅延時間を
制御して遅延する遅延工程とを有することを特徴とする
位相同期方法。
【請求項２６】前記第１の同期信号生成工程で同期信
号を生成してから一定時間後に、画像信号処理用の同期
信号を生成する工程を更に有することを特徴とする請求
項２５に記載の位相同期方法。
【請求項２７】前記遅延工程では、予め設定された複
数の遅延時間の内の１つを選択出力するスイッチ工程を
有することを特徴とする請求項２５に記載の位相同期方
法。
【請求項２８】前記遅延工程では、８段階の遅延時間
が設定されていることを特徴とする請求項２７に記載の
位相同期方法。
【請求項２９】前記遅延工程では、クロック単位で遅
延時間を制御する工程と、リニアに遅延を制御する工程
とを有することを特徴とする請求項２５に記載の位相同
期方法。
【請求項３０】前記遅延工程では、リニアに行う遅延
をクロック単位で行う遅延に先だって行うことを特徴と
する請求項２９に記載の位相同期方法。
【請求項３１】前記遅延工程では、初期状態では再長
時間の遅延を行うことを特徴とする請求項２５乃至３０
のいずれかに記載の位相同期方法。
【請求項３２】前記遅延工程では、初期状態では最短
時間の遅延を行うことを特徴とする請求項２５乃至３０
のいずれかに記載の位相同期方法。
【請求項３３】前記位相比較工程で出力する前記比較
結果信号は、位相差を示す位相差信号と、前記受信工程
で受信した所定データの開始のタイミングと信号処理装
置内の所定信号開始のタイミングのどちらが早いかを示
す極性信号を出力することを特徴とする請求項２５乃至
３２のいずれかに記載の位相同期方法。
【請求項３４】前記極性信号が信号処理装置内の所定
信号の開始のタイミングが早いことを示す場合、前記遅
延工程では遅延時間を短くすることを特徴とする請求項
３３に記載の位相同期方法。
【請求項３５】前記極性信号が前記受信工程において
受信した所定データの開始のタイミングが早いことを示
す場合、前記遅延工程では遅延時間を長くすることを特
徴とする請求項３３または３４に記載の位相同期方法。
【請求項３６】前記遅延工程による遅延時間に応じ
て、前記カメラヘッドに供給する電源電圧を変動させる
電源電圧増減工程を更に有することを特徴とする請求項
２５乃至３５に記載の位相同期方法。
【請求項３７】前記遅延工程による遅延時間が長い場
合に電源電圧を低くし、遅延時間が短い場合に電源電圧
を高くすることを特徴とする請求項３６に記載の位相同
期方法。