JP2564744Y2 - Ｍｕｓｅ−ｎｔｓｃコンバータ - Google Patents
Ｍｕｓｅ−ｎｔｓｃコンバータInfo
- Publication number
- JP2564744Y2 JP2564744Y2 JP5582491U JP5582491U JP2564744Y2 JP 2564744 Y2 JP2564744 Y2 JP 2564744Y2 JP 5582491 U JP5582491 U JP 5582491U JP 5582491 U JP5582491 U JP 5582491U JP 2564744 Y2 JP2564744 Y2 JP 2564744Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- analog switch
- delay
- main clock
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Systems (AREA)
Description
【０００１】
【産業上の利用分野】ハイビジョン放送を現用のテレビ
受像機で再生するためのMUSE−NTSCコンバータ等におけ
るディジタル信号処理用メインクロックの温度による位
相遅れに対する温度補償回路に関する。
受像機で再生するためのMUSE−NTSCコンバータ等におけ
るディジタル信号処理用メインクロックの温度による位
相遅れに対する温度補償回路に関する。
【０００２】
【従来技術】従来のMUSE−NTSCコンバータにおいては、
ディジタル信号処理用メインクロック（16.2ＭHz）を発
生する位相同期ループ（ＰＬＬ）回路の素子、例えば、
抵抗，コンデンサ，Ｄ／Ａ変換器，電圧制御発振器VCO,
集積回路等に温度特性の優れた素子を使用しているが、
しかし、メインクロックの位相遅れに対する温度補償の
回路としての設計がなされていない。従って、MUSE−NT
SCコンバータのセット内温度が、例えば、50°Ｃ〜60°
Ｃに上昇するとメインクロックの位相が１／４クロック
以上変移するため映像信号処理用集積回路の再生画像の
劣化およびノイズによる音質の劣化が認められる。
ディジタル信号処理用メインクロック（16.2ＭHz）を発
生する位相同期ループ（ＰＬＬ）回路の素子、例えば、
抵抗，コンデンサ，Ｄ／Ａ変換器，電圧制御発振器VCO,
集積回路等に温度特性の優れた素子を使用しているが、
しかし、メインクロックの位相遅れに対する温度補償の
回路としての設計がなされていない。従って、MUSE−NT
SCコンバータのセット内温度が、例えば、50°Ｃ〜60°
Ｃに上昇するとメインクロックの位相が１／４クロック
以上変移するため映像信号処理用集積回路の再生画像の
劣化およびノイズによる音質の劣化が認められる。
【０００３】
【考案が解決しようとする課題】本考案は上記従来例に
鑑みてなされたもので、温度上昇によるディジタル信号
処理用メインクロック（16.2ＭHz）の位相変移（１／４
クロックの遅れ）に対する補償回路を付加することで、
再生画像および音質等の電気的性能改善を図ることを目
的とする。
鑑みてなされたもので、温度上昇によるディジタル信号
処理用メインクロック（16.2ＭHz）の位相変移（１／４
クロックの遅れ）に対する補償回路を付加することで、
再生画像および音質等の電気的性能改善を図ることを目
的とする。
【０００４】
【課題を解決するための手段】本考案は、入力MUSEベー
スバンド信号のアナログ／ディジタル（Ａ／Ｄ）変換器
用メインクロック回路に１／４クロックの遅延回路と同
遅延回路を選択するアナログスイッチ回路とを付加する
とともに、所定の温度で作動する温度検出センサにより
同アナログスイッチ回路を制御することでＡ／Ｄ変換器
用メインクロックの位相を補償することを特徴とする。
スバンド信号のアナログ／ディジタル（Ａ／Ｄ）変換器
用メインクロック回路に１／４クロックの遅延回路と同
遅延回路を選択するアナログスイッチ回路とを付加する
とともに、所定の温度で作動する温度検出センサにより
同アナログスイッチ回路を制御することでＡ／Ｄ変換器
用メインクロックの位相を補償することを特徴とする。
【０００５】
【作用】図１に示すように、アナログ／ディジタル（Ａ
／Ｄ）変換器２用メインクロックCK（16.2ＭHz）を出力
する映像信号処理用集積回路３、所定で作動する温度検
出センサ５、所定位相量補償の遅延回路７、同遅延回路
７を選択するアナログスイッチ回路6a, 6b、遅延回路７
に対応するバイパス回路のアナログスイッチ回路6c, 6
d、極性反転のインバータ回路８からなり、所定温度に
おける温度検出センサ５出力のＨ（又はＬ）レベルによ
りアナログスイッチ回路6a, 6bおよび6c, 6dを切り換え
てＡ／Ｄ変換器２入力のメインクロックCKの位相を遅延
回路７で補償する。
／Ｄ）変換器２用メインクロックCK（16.2ＭHz）を出力
する映像信号処理用集積回路３、所定で作動する温度検
出センサ５、所定位相量補償の遅延回路７、同遅延回路
７を選択するアナログスイッチ回路6a, 6b、遅延回路７
に対応するバイパス回路のアナログスイッチ回路6c, 6
d、極性反転のインバータ回路８からなり、所定温度に
おける温度検出センサ５出力のＨ（又はＬ）レベルによ
りアナログスイッチ回路6a, 6bおよび6c, 6dを切り換え
てＡ／Ｄ変換器２入力のメインクロックCKの位相を遅延
回路７で補償する。
【０００６】
【実施例】ハイビジョン放送を現用のNTSC信号に変換す
るMUSE−NTSCコンバータにおいて、セット内温度の上昇
に伴う回路素子の温度変化によりディジタル信号処理用
のメインクロック（16.2ＭHz）を発生する位相同期ルー
プ（ＰＬＬ）回路等が追従しなくなり、例えば、セット
内温度が50°Ｃ以上になるとメインクロックに１／４ク
ロックの位相遅れが生ずる。図１に所定温度の温度検出
センサによる上記メインクロックの位相遅れ補償回路を
示す。１はMUSEベースバンド信号10の低域通過フィル
タ、２は同MUSEベースバンド信号10を８ビットのディジ
タルデータ11として出力するアナログ／ディジタル（Ａ
／Ｄ）変換器、３は同Ａ／Ｄ変換器２出力データ11を入
力し現用NTSC方式への走査線変換処理、アスペクト比変
換処理等を行い映像信号12および音声信号13等を出力す
るメインクロックCK（16.2ＭHz）用の位相同期ループ
（ＰＬＬ）回路機能を有するMUSE−NTSCコンバータ信号
処理用集積回路、４はＰＬＬ回路用電圧制御発振器VCO
、５は所定の温度（例えば50°Ｃ）で作動する温度検
出センサ、７は所定位相量（例えば１／４クロック）遅
らせる遅延回路、6a, 6bは同遅延回路７を選択する制御
端子Ａのアナログスイッチ回路、6c, 6dは同遅延回路７
に対応するバイパス回路用制御端子Ｂのアナログスイッ
チ回路、８は極性反転用インバータ回路である。図２に
奇数番ライン目水平同期信号HDの第６サンプル（基準レ
ベルRL）部に対するメインクロックCK（16.2ＭHz）の１
／４クロック位相φ遅れのタイミング図を示す。
るMUSE−NTSCコンバータにおいて、セット内温度の上昇
に伴う回路素子の温度変化によりディジタル信号処理用
のメインクロック（16.2ＭHz）を発生する位相同期ルー
プ（ＰＬＬ）回路等が追従しなくなり、例えば、セット
内温度が50°Ｃ以上になるとメインクロックに１／４ク
ロックの位相遅れが生ずる。図１に所定温度の温度検出
センサによる上記メインクロックの位相遅れ補償回路を
示す。１はMUSEベースバンド信号10の低域通過フィル
タ、２は同MUSEベースバンド信号10を８ビットのディジ
タルデータ11として出力するアナログ／ディジタル（Ａ
／Ｄ）変換器、３は同Ａ／Ｄ変換器２出力データ11を入
力し現用NTSC方式への走査線変換処理、アスペクト比変
換処理等を行い映像信号12および音声信号13等を出力す
るメインクロックCK（16.2ＭHz）用の位相同期ループ
（ＰＬＬ）回路機能を有するMUSE−NTSCコンバータ信号
処理用集積回路、４はＰＬＬ回路用電圧制御発振器VCO
、５は所定の温度（例えば50°Ｃ）で作動する温度検
出センサ、７は所定位相量（例えば１／４クロック）遅
らせる遅延回路、6a, 6bは同遅延回路７を選択する制御
端子Ａのアナログスイッチ回路、6c, 6dは同遅延回路７
に対応するバイパス回路用制御端子Ｂのアナログスイッ
チ回路、８は極性反転用インバータ回路である。図２に
奇数番ライン目水平同期信号HDの第６サンプル（基準レ
ベルRL）部に対するメインクロックCK（16.2ＭHz）の１
／４クロック位相φ遅れのタイミング図を示す。
【０００７】例えば、MUSE−NTSCコンバータのセット内
温度が50°Ｃ未満の通常状態時、アナログスイッチ回路
6a, 6bの制御端子ＡをＨレベル、また、バイパス回路用
アナログスイッチ回路6c, 6dの制御端子ＢをＬレベルに
した状態、即ち、１／４クロック遅延回路７のアナログ
スイッチ回路6a, 6bをオン、バイパス回路用アナログス
イッチ回路6c, 6dをオフの状態で予めメインクロックCK
を設計しておき、セット内温度が50°Ｃ以上となり映像
信号処理用集積回路３出力のメインクロックCKに１／４
クロック（φ）の遅延が生じた場合、温度検出センサ５
の作動により前記アナログスイッチ回路6a, 6bおよび6
c, 6dの制御端子ＡおよびＢの制御レベルをそれぞれＬ
レベルおよびＨレベルに逆転し、遅延回路７側のアナロ
グスイッチ回路6a, 6bをオフ状態、また、バイパス回路
側のアナログスイッチ回路6c, 6dをオン状態とすること
で相対的に位相を１／４クロック進めたことになり、温
度に対するメインクロックCKの遅れ位相の補償が成立す
る。尚、上記遅れ位相の補正はMUSE−NTSCコンバータに
限らず、一般の電子機器におけるクロック回路の位相補
償に適応可能である。
温度が50°Ｃ未満の通常状態時、アナログスイッチ回路
6a, 6bの制御端子ＡをＨレベル、また、バイパス回路用
アナログスイッチ回路6c, 6dの制御端子ＢをＬレベルに
した状態、即ち、１／４クロック遅延回路７のアナログ
スイッチ回路6a, 6bをオン、バイパス回路用アナログス
イッチ回路6c, 6dをオフの状態で予めメインクロックCK
を設計しておき、セット内温度が50°Ｃ以上となり映像
信号処理用集積回路３出力のメインクロックCKに１／４
クロック（φ）の遅延が生じた場合、温度検出センサ５
の作動により前記アナログスイッチ回路6a, 6bおよび6
c, 6dの制御端子ＡおよびＢの制御レベルをそれぞれＬ
レベルおよびＨレベルに逆転し、遅延回路７側のアナロ
グスイッチ回路6a, 6bをオフ状態、また、バイパス回路
側のアナログスイッチ回路6c, 6dをオン状態とすること
で相対的に位相を１／４クロック進めたことになり、温
度に対するメインクロックCKの遅れ位相の補償が成立す
る。尚、上記遅れ位相の補正はMUSE−NTSCコンバータに
限らず、一般の電子機器におけるクロック回路の位相補
償に適応可能である。
【０００８】
【考案の効果】以上のように本考案は、MUSE−NTSCコン
バータ信号処理用集積回路出力のメインクロック回路に
遅延回路と同遅延回路を選択するアナログスイッチ回路
と、前記遅延回路に対応するバイパス用アナログスイッ
チ回路とを付加するとともに、所定の温度で作動する温
度検出センサにより前記遅延回路のアナログスイッチ回
路と前記バイパス用アナログスイッチ回路とを制御する
ことでＡ／Ｄ変換器用メインクロックの位相を補償し、
最終的に再生画像および音質等の電気的性能改善を図る
ことができる。
バータ信号処理用集積回路出力のメインクロック回路に
遅延回路と同遅延回路を選択するアナログスイッチ回路
と、前記遅延回路に対応するバイパス用アナログスイッ
チ回路とを付加するとともに、所定の温度で作動する温
度検出センサにより前記遅延回路のアナログスイッチ回
路と前記バイパス用アナログスイッチ回路とを制御する
ことでＡ／Ｄ変換器用メインクロックの位相を補償し、
最終的に再生画像および音質等の電気的性能改善を図る
ことができる。
【図１】温度検出センサによるメインクロックの位相遅
れ補償回路図である。
れ補償回路図である。
【図２】図１を説明するための水平同期信号HDとメイン
クロックCKとのタイミング図である。
クロックCKとのタイミング図である。
１ MUSEベースバンド信号10の低域通過フィルタ ２ アナログ／ディジタル変換器 ３ 映像信号処理等のMUSE−NTSCコンバータ用集積回路 ５ 所定の温度で作動する温度検出センサ 6a アナログスイッチ回路 6b アナログスイッチ回路 6c アナログスイッチ回路 6d アナログスイッチ回路 ７ 所定位相を遅らせる遅延回路 ８ インバータ回路 CK メインクロック HD 水平同期信号
Claims (1)
- 【請求項１】 走査線変換、アスペクト比変換等の映像
信号処理用集積回路のメインクロック出力において、同
メインクロックを所定量遅延する遅延回路と同遅延回路
を選択するアナログスイッチ回路と同アナログスイッチ
回路を所定の温度で制御する温度検出センサとを具備
し、前記所定遅延量の補償したメインクロックを前記映
像信号処理用集積回路のMUSEベースバンド入力信号のア
ナログ／ディジタル変換器用クロックとしてなるＭＵＳ
Ｅ−ＮＴＳＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5582491U JP2564744Y2 (ja) | 1991-06-21 | 1991-06-21 | Ｍｕｓｅ−ｎｔｓｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5582491U JP2564744Y2 (ja) | 1991-06-21 | 1991-06-21 | Ｍｕｓｅ−ｎｔｓｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH052489U JPH052489U (ja) | 1993-01-14 |
| JP2564744Y2 true JP2564744Y2 (ja) | 1998-03-09 |
Family
ID=13009710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5582491U Expired - Lifetime JP2564744Y2 (ja) | 1991-06-21 | 1991-06-21 | Ｍｕｓｅ−ｎｔｓｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564744Y2 (ja) |
-
1991
- 1991-06-21 JP JP5582491U patent/JP2564744Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH052489U (ja) | 1993-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526558B2 (ja) | ビデオ信号のスキャンコンバ−タ装置 | |
| JP2688385B2 (ja) | ビデオレコーダーのナーバスクロック信号発生器 | |
| JPH04293384A (ja) | 画像表示装置 | |
| JPS62140587A (ja) | 映像信号再生装置 | |
| JP2564744Y2 (ja) | Ｍｕｓｅ−ｎｔｓｃコンバータ | |
| US6201578B1 (en) | Apparatus with A/D converter for processing television signal | |
| US6330391B1 (en) | VTR signal processing circuit | |
| JP3544198B2 (ja) | 映像表示装置 | |
| JP2532416B2 (ja) | リンギング軽減装置 | |
| JP3158003B2 (ja) | ディジタル同期分離回路 | |
| JP3147703B2 (ja) | テレビジョン受信機の自動周波数調整回路 | |
| JP2609936B2 (ja) | Ｍｕｓｅ／ｎｔｓｃコンバータ | |
| EP0696876A2 (en) | Superimposing circuit | |
| JPS6129290A (ja) | クロツク信号発生回路 | |
| JP3317812B2 (ja) | 映像信号サンプルレート変換装置 | |
| JP2563812Y2 (ja) | カラーバースト信号連続化回路 | |
| JPH08265798A (ja) | タイムベースコレクタ回路 | |
| JPH06292151A (ja) | ハイビジョン信号変換装置 | |
| JPH05236494A (ja) | 色信号の処理回路 | |
| JPS62140557A (ja) | 映像信号再生装置における信号分離回路 | |
| JPH05328391A (ja) | 映像信号処理装置 | |
| JPH08195969A (ja) | 色ずれ補正装置 | |
| JPH1188797A (ja) | Ａｇｃ回路 | |
| JPH11234629A (ja) | テレビジョン信号方式変換装置 | |
| JPH07177534A (ja) | ディジタルタイムベースコレクタ |