JP3317812B2

JP3317812B2 - 映像信号サンプルレート変換装置

Info

Publication number: JP3317812B2
Application number: JP06957595A
Authority: JP
Inventors: 泰平中間; 敏則村田; 裕二山本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-03-28
Filing date: 1995-03-28
Publication date: 2002-08-26
Anticipated expiration: 2017-08-26
Also published as: JPH08265707A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、標準テレビジョン信号
（以下、標準信号と記す。）が入力されたときも、ある
いはＶＴＲ等からの再生映像信号の如き、非標準テレビ
ジョン信号（以下、非標準信号と記す。）が入力された
ときにも高品質な映像が再生可能な映像信号処理装置に
関する。

【０００２】

【従来の技術】従来、ディジタルテレビジョン受信機
（以下ディジタルテレビと略す。）において、高画質再
生のための信号処理用同期クロックとして、カラーバー
スト信号にロックしたバーストロッククロック、あるい
は水平同期信号にロックしたラインロッククロックの２
種類のシステムクロックが考えられている。そのため
に、同期信号発生回路にてバーストロッククロック／ラ
インロッククロックを基に安定な同期信号を発生し、信
号処理回路は前記クロックを入力し、高画質化のための
映像信号処理を施していた。

【０００３】上述のように、２種類のシステムクロック
が考えられているのは、放送波のような標準信号とＶＴ
Ｒ等の再生信号の如き非標準信号の場合とで、信号処理
に供給する最適なクロックが異なるからである。例え
ば、輝度／色信号の分離や色復調部のシステムクロック
としては、色副搬送波に同期していることが望ましい。
そこでこの場合は、入力映像信号が標準／非標準信号両
方とも非常に安定したバーストロッククロックを使用す
ればよい。一方、順次走査線変換やワイド変換処理部な
どライン補間処理を含む信号処理のシステムクロックと
しては、水平、垂直同期信号に同期していることが望ま
しい。そこでこの場合特に、ＶＴＲ再生信号のように水
平方向にジッターの多い非標準信号モードにおいては、
ラインロッククロックを使用することが行われている。

【０００４】以上の技術を実際のディジタルテレビに適
用する場合、Ａ／Ｄ変換器からＤ／Ａ変換器までの信号
処理において、全てのシステムクロックを標準信号時は
バーストロッククロック、非標準信号時はラインクロッ
ククロックに切り換えて使用したり、あるいは上記２シ
ステムクロックを信号処理により使い分けたりして、再
生画像の処理を行っていた。ディジタルテレビ用同期処
理回路の従来方式を記載したものとして、例えば特開昭
６４−８９７９１号公報が挙げられる。

【０００５】

【発明が解決しようとする課題】上記従来技術において
は、テレビ受信機信号処理用のＡ／Ｄ変換器のサンプリ
ングクロックは、次段に続くＹ／Ｃ分離や色復調回路で
使用するシステムクロックに合わせるために、通常バー
ストロッククロックを使用している。従って、このバー
ストロッククロックサンプリングデータを後段の走査線
変換処理を含むワイド変換処理等へ供給しても、該デー
タは基本的に前記ラインロックのサンプリングクロック
に同期してないので、再生画は位相ずれを起こし、画面
水平方向に横揺れが発生する。この影響はバーストロッ
ククロックとラインロッククロックに周波数差が生ずる
非標準信号時に顕著となり画像の劣化を招いていた。

【０００６】本発明の目的は、上記のような問題点を解
消し、標準および非標準のいずれの信号入力時にも、そ
れに適した最適なクロックで種々の信号処理を行なえる
ように、バーストロッククロックサンプリングデータを
ラインロッククロックサンプリングデータに位相補正変
換し、ＶＴＲ再生時の非標準信号でも高画質が得られ
る、耐ノイズ性の強いテレビ受信機用サンプルレート変
換装置を提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、本発明では、水平同期信号周期ずれ検出手段（Ｈ周
期ずれ検出手段）と映像信号の単位サンプル毎の位相差
データを生成する手段と映像信号のデータ位相補正手段
を備える。さらに上記Ｈ周期ずれ検出手段は入力信号の
累積加算手段、タイミング制御手段、データ一時記憶
（ラッチ）手段、入力データ変換手段あるいは減算、割
算手段から構成される。位相差データ生成手段は平均位
相差演算手段、累積加算手段、補間係数発生手段から構
成される。データ位相補正手段は直線補間手段より構成
する。

【０００８】

【作用】上記Ｈ周期ずれ検出手段において、タイミング
制御手段からの制御信号に基づいて、少なくとも単独ま
たは連続した入力信号Ｈ同期信号負極性領域部における
所定期間の信号レベルを、所定のクロックで累積加算器
により累積加算し、該加算データをラッチ手段で一時記
憶した後、すくなくとも前記連続したＨ同期負極性領域
部に係る２つの累積加算データ、あるいは単独Ｈ同期負
極性領域部を基準信号により２分割することで得られる
２つの累積加算データの差分または比を減算手段あるい
は割算手段により求める。また上記減算手段を用いる代
わりに、上記入力データ変換手段により入力データの符
号をタイミング制御手段からの信号で切り替え、上記と
同じ累積加算データの差分値を求める。これらの累積加
算データの差分、あるいは比はＨ周期位相ずれ量を表
す。

【０００９】次に位相差データ生成手段において、上記
平均位相差演算手段は前記Ｈ周期ずれ検出手段からの位
相ずれ信号に基づいて、１サンプル周期ごとの平均位相
差を求め、次の累積加算手段でＨ周期にわたり１サンプ
ル毎に位相差データを累積出力する。補関係数発生手段
は該位相差データをもとに、次段の直線補間のための係
数を発生する。データ位相補正手段においては、上記直
線補間手段により、前記補間係数を用いて、入力信号の
Ｈ周期位相ずれに応じて、直線補間により位相補正す
る。そしてラインロッククロックの位相に変換された映
像信号を出力する。

【００１０】

【実施例】以下、本発明を図面を用いて詳細に説明す
る。図２は、本発明を適用したディジタル映像信号処理
装置の１実施例である。同図において、２７は映像信号
入力端子、２８はＡ／Ｄ変換器、２９はバースト信号抽
出回路、３０は同期信号分離回路、３１はバーストロッ
ククロック生成回路、３２はラインロッククロック生成
回路、３３はＹ／Ｃ分離回路、３４は色復調回路、３５
はサンプルレート変換器、３６は画面のアスペクト比を
変換するワイド処理や走査線変換処理など高画質化を行
なう信号処理回路、３７はＤ／Ａ変換器、３８、３９、
４０はそれぞれＹ，Ｉ，Ｑコンポーネント映像信号出力
端子である。

【００１１】次にその動作を説明する。Ａ／Ｄ変換器２
８によりディジタル信号に変換された映像信号はＹ／Ｃ
分離回路３３、バースト信号抽出回路２９、同期信号分
離回路３０にそれぞれ入力する。Ａ／Ｄ変換器２８のサ
ンプリングクロック及び回路３３、３４のシステムクロ
ックとしては、後述のクロック生成回路３１から供給す
るバーストロッククロックＣＫBを入力する。このクロ
ック周波数は通常サブキャリア周波数の４倍の周波数４
ｆｓｃである。Ｙ／Ｃ分離回路３３は、例えばフレーム
くし形フィルタ等を用いて３次元的にフィルタ処理を行
ない、輝度（Ｙ）信号と色（Ｃ）信号に分離して出力す
る。バースト信号抽出回路２９では３．５８ＭHzのバン
ドパスフィルタ等を用いて、映像信号に含まれるバース
ト信号Ｂを抜き出し、バーストロッククロック生成回路
３１に供給する。

【００１２】同期信号分離回路３０は映像信号に含まれ
る水平同期信号と垂直同期信号を分離抽出し、このうち
水平同期信号Ｈをラインロッククロック生成回路３２に
供給する。クロック生成回路３１、３２では入力された
前記バースト信号Ｂ及び水平同期信号Ｈをもとに、それ
ぞれバースト信号に同期したバーストロッククロックＣ
ＫB、水平同期信号にロックしたラインロッククロック
ＣＫLを生成する。ここでバーストロッククロックＣＫB
は前述したが、Ａ／Ｄ変換器２８、回路３３、３４、さ
らにサンプルレート変換器３５に供給する。またライン
ロッククロックＣＫLは該サンプルレート変換器３５、
信号処理回路３６、Ｄ／Ａ変換器３７に供給する。色復
調回路３４は入力したＣ信号を復調し、Ｉ信号とＱ信号
に分離出力する。

【００１３】サンプルレート変換器３５は入力した２つ
のシステムクロックＣＫB，ＣＫLの位相差を検出し、そ
の位相差に応じて、バーストロッククロックＣＫBでサ
ンプリングされて入力されたＹ，Ｉ，Ｑ信号をラインロ
ッククロックＣＫLの位相に対応して位相補正する。サ
ンプルレート変換器３５の構成については後で詳述す
る。変換器３５で位相補正した信号Ｙ，Ｉ，Ｑは信号処
理回路３６に入力し、例えば走査線変換やノイズリダク
ション、ワイド変換処理等を施し、高画質化を図る。

【００１４】該回路３６に入力するＹ，Ｉ，Ｑ信号はラ
インロッククロックＣＫLのサンプリング位相に変換さ
れているので、本回路で使用するシステムクロックＣＫ
Lにより、例えば入力信号が非標準信号であっても信号
処理を高精度に行なうことができる。Ｄ／Ａ変換器３７
では入力したディジタルＹ，Ｉ，Ｑ信号をアナログ信号
に変換し、それぞれ端子３８、３９，４０に出力する。

【００１５】以上説明した映像信号処理装置において、
本発明の特徴とするサンプルレート変換器３５の構成に
ついて次に説明する。図３はサンプルレート変換器３５
のブロック図である。本図では処理データの流れだけを
示し、必要なクロックや同期信号は省略した。図におい
て、４１はＹ，ＩまたはＱ信号の入力端子、４は水平同
期信号周期ずれ検出回路（Ｈ周期ずれ検出回路）、５は
単位サンプル位相差データ生成回路、６はデータ位相補
正回路、７はサンプルレート変換された信号の出力端子
である。次に概略動作を説明する。Ｈ周期ずれ検出回路
４では、水平同期信号周期毎にサンプリングクロック単
位以下の分解能で標準値からの水平同期信号周期ずれ
（Ｈ周期ずれ）を検出する。単位サンプル位相差データ
生成回路５では、この得られたＨ周期ずれ量をもとに、
単位サンプル毎の平均位相差データから線形補間演算の
ための係数を算出する。回路６では、この補間係数を用
い、入力データをラインロッククロックの位相に直線補
間する。即ち、回路６から得られるデータはバーストロ
ックサンプリングデータをラインロックサンプリングデ
ータに変換したものになる。

【００１６】図１は、上記の図３で説明した本発明のサ
ンプリングレート変換器３５の詳細ブロック図である。
以下、前出と同部品や回路は同番号とする。図におい
て、１は水平同期信号の入力端子、２はバーストロック
クロックサンプリングデータ入力端子、３はバーストロ
ッククロック入力端子、４２はラインロッククロック入
力端子である。破線で囲ったＨ周期ずれ検出回路４にお
いて、８はタイミング信号生成回路、９は制御回路、１
０、１１、１２、１３はアキュムレータ、１４、１５は
セレクタ、１６、１７はラッチ回路、１８は減算回路で
ある。次の破線部５の単位サンプル位相差データ生成回
路においては、１９は基準データ生成回路、２０は平均
位相差演算回路、２１は累積加算器、２２は係数発生回
路である。破線部６のデータ位相補正回路において、２
３は１サンプル遅延回路、２４、２５は乗算器、２６は
加算器である。以上の構成のサンプルレート変換器にお
いて、次に図４、図５、図６を用いて動作を説明する。

【００１７】まずＨ周期ずれ検出回路４においては、タ
イミング信号生成回路８で入力水平同期信号に基づい
て、以下の処理に必要な様々なタイミング信号を生成す
る。制御回路９は該タイミング信号をもとに、後述のア
キュムレータ、セレクタ、ラッチ回路等の制御を行なう
制御信号を出力する。アキュムレータ１０（ＡＣＣＵＭ
１−１）、１１（ＡＣＣＵＭ１−２）、１２（ＡＣＣＵ
Ｍ２−１）、１３（ＡＣＣＵＭ２−２）はそれぞれ端子
２からバーストロッククロックサンプリングデータが入
力され、端子３からのバーストロッククロックＣＫＢで
クロック毎に前記データを累積加算する。

【００１８】この累積値は図４に示すように、Ｈ同期信
号負極性領域部の面積に相当する。アキュムレータ１
０、１１は基準水平同期信号Ｈn-1の定位置ｈ01から定
期間ｌｈ（Ｈ同期信号周期の標準値、バーストロックク
ロックで９１０クロック期間とする）及び２ｌｈにある
連続したＨ同期信号部での境界線ｈ１，ｈ２がＨ同期信
号Ｈｎ，Ｈn+1の後縁と形成する面積Ｓａ１，Ｓｂ１を
算出する。ここで累積加算範囲が図に示したＨ同期負領
域部から外れても得られる面積値が変わらないように、
信号のペデスタル部は０レベルデータにしておく。アキ
ュムレータ１２、１３は同様に、連続する次のＨ同期信
号Ｈｎの定位置ｈ02からのｌｈ，２ｌｈにある境界線ｈ
３，ｈ４がＨ同期信号Ｈn+1，Ｈn+2の後縁とで形成する
面積Ｓａ２，Ｓｂ２を算出する。

【００１９】次にセレクタ１４、１５はこれらの面積算
出データの選択を行い、アキュムレータ１０、１１によ
る算出値Ｓａ１，Ｓｂ１を出力した後はａ端子に、アキ
ュムレータ１２、１３による算出値Ｓａ２，Ｓｂ２を出
力した後はｂ端子に閉じる。そして該セレクタの切り替
え制御を１Ｈ毎に交互に行うことで、２個の連続したＨ
同期信号に係る上記面積値データを連続的に出力でき
る。

【００２０】図５は以上の面積値累積加算のサンプル点
の様子を示したものである。図において、実線ロが標準
信号時のＨ同期信号後縁であるのに対し、破線イは１ク
ロック周期が長い場合、破線ハは１クロック、破線ニは
１．５クロック周期が短い場合を示す。図から明らかな
ように、１クロック周期が長いと面積でｔ・ｌだけ増加
し、逆に１クロック周期が短いとｔ・ｌだけ、０．５ク
ロック短いと１／２ｔ・ｌだけ減少する。したがって、
Ｈ同期信号周期に比例して１クロック以下の周期ずれ分
解能で累積面積値が変化する。また、ＶＴＲ再生信号の
ような非標準信号時において、１Ｈ周期あたりの周期ず
れは最悪でも数クロック（４ｆｓｃ単位で）程度であ
り、Ｈ同期シンクチップの幅が概ね７０クロックである
ことを考えると十分検波範囲にある。

【００２１】次に上記セレクタ１４、１５からの累積加
算データは、各々ラッチ回路１６、１７に前記制御回路
９より供給するラッチクロックＬ１，Ｌ２でラッチす
る。そのタイミングは第４図に示すように、各々累積加
算が終了した後、Ｌ２→Ｌ１の順序にすれば、ラッチ回
路１６、１７には連続した面積値Ｓａ１，Ｓｂ１またＳ
ａ２，Ｓｂ２がこの順序で出力される。従って、減算器
１８では、上記順序で出力される面積値を減算すること
で、連続するＨ同期信号の周期／位相ずれに対応したデ
ータを出力できる。

【００２２】例えば図５において前述したごとく、Ｈ同
期信号周期が１クロック長い（イ）と面積差データで−
ｔ・ｌ、またＨ同期信号周期が１．５クロック短い
（ニ）と面積差データで１．５ｔ・ｌが得られる。以上
説明したように、Ｈ周期ずれ検出に、Ｈ同期信号負極性
部に係る面積変化の情報を利用する方法は、周期ずれの
積分的な情報であり、例えば弱電界時や劣悪な入力条件
下での突発的なノイズ侵入があっても、誤動作を防ぐこ
とができる。

【００２３】位相差データ生成回路５では、上記面積差
データＹをもとに、まず平均位相差演算回路２０で１サ
ンプルあたりの平均位相差を算出する。ここでＸは位相
差データを正規化するための基準データであり、基準デ
ータ生成回路１９から生成し、前記演算回路２０でＹ／
Ｘ・９１０の演算で求められる。基準データ生成回路１
９では例えば、入力信号のペデスタルレベルからシンク
チップまでのレベル差（図５のｌに相当）をＨ周期毎に
算出してＸ値とする。

【００２４】回路２０で求めた１サンプル平均位相差デ
ータは累積加算器２１で１サンプルごとに累積加算され
る。この累積加算値は直前のＨ同期信号周期ずれに対応
して、その１サンプルごとの位相差データの平均値とし
て、算出したものである。該平均値データは補間係数発
生回路２２により、後述のデータ位相補正回路の補間演
算用係数Ｋ、１−Ｋを１サンプル毎に出力する。回路２
２はＲＯＭ(Read OnlyMemory)で構成する。

【００２５】データ位相補正回路６は入力したバースト
ロッククロックサンプリング映像信号データと、１クロ
ック前のサンプリングデータとを係数Ｋ，１−Ｋで直線
補間し、ラインロッククロックレートにリサンプリング
したあらたな映像信号を出力する。すなわち端子２から
の入力データは乗算器２４で前記係数Ｋと、また遅延回
路２３で１クロック遅延したデータは乗算器２５で前記
係数１−Ｋと乗算され、それらの出力は加算器２６で加
算し端子７に出力する。また端子４２からのラインロッ
ククロックＣＫＬに同期して補間演算を行うので、端子
７にえられる信号はラインロッククロックに同期してい
る。

【００２６】図６は以上の動作をタイミング波形図で示
したものである。図６で（イ）は入力Ｙ信号のｎ，ｎ＋
１，ｎ＋２番目のサンプルデータ列Ｉｎ，Ｉｎ+1，Ｉｎ
+2であり、（ロ）はバーストロッククロックＣＫB、
（ハ）はラインロッククロックＣＫL、（ニ）は直線補
間後のサンプルデータ列Ｏｎ，Ｏｎ+1である。以上の説
明から明らかなように、直線補間後の出力はＯｎ＝Ｋ1
・Ｉｎ+1＋Ｋ2・Ｉｎになる。

【００２７】以上図１で説明したサンプルレート変換器
においては、その構成要素であるＨ同期信号周期ずれの
検出法として、図４、図５で説明したように、連続した
Ｈ同期信号部の基準線からの面積差を利用するものであ
るが、図１のほかに、図７の実施例が考えられる。この
実施例の特徴は、周期ずれ検出法は前述と同じである
が、アキュムレータに入力するデータとして正負符号を
与え、アキュムレータの個数、減算器を削減する点にあ
る。

【００２８】図７において、４３はデータ変換器、４
４、４５はアキュムレータ、４６はセレクタ、４７はラ
ッチ回路、４８は検出データ出力端子である。図におい
て、端子２からのバーストロッククロックサンプリング
データはデータ変換回路４３において、制御回路９から
の制御信号により所定タイミングで符号変換を行い、ア
キュムレータ４４、４５に入力する。データ変換回路４
３は例えば図８に示すように、２の補数変換回路４９、
符号変換回路５０とからなり、端子５１から入力する制
御回路９からの符号制御信号Ｃにより累積加算するデー
タの符号切り替えを行い、端子５２に出力する。

【００２９】該信号Ｃのタイミングは例えば図４に示す
ように、アキュムレータ４４に入力するデータは制御信
号Ｃ１で符号制御し、アキュムレータ４５に入力するデ
ータはこれとは逆極性の制御信号Ｃ２で符号制御する。
ここで、アキュムレータ４４で面積差Ｓａ１−Ｓｂ１、
アキュムレータ４５で面積差Ｓａ２−Ｓｂ２を得るには
前記制御信号の”Ｈ”で＋符号、”Ｌ”で−符号に切り
替えればよい。

【００３０】前記アキュムレータ４４及び４５からの面
積差データは、それぞれセレクタ４６のａ及びｂ端子に
入力し、制御回路９からの切り替え信号により、両者は
多重されて、連続した面積差データとして出力され、ラ
ッチ回路４７にラッチする。またこれ以外の実施例とし
ては、アキュムレータ４４、４５に加算及び減算機能を
設け、制御回路９からの制御信号により、該アキュムレ
ータの機能を、第４図に示した符号切り替え信号号Ｃ
の”Ｈ”で加算、”Ｌ”で減算を行えば、前記データ変
換回路４３は使わずとも、前実施例と同様のことが実現
できる。

【００３１】Ｈ周期ずれ検出法として以上説明した実施
例のほかに、連続したＨ同期信号に係る前述の面積の比
を用いる２番目の方法がある。図９は、その１実施例を
示す。図９の実施例が図１に示したＨ周期ずれ検出法と
異なる点は、連続したＨ同期に係る面積差を算出する減
算器１８の代わりに、面積比を算出する割算器５３を使
用した点だけである。例えば、図４に示した面積値Ｓａ
１，Ｓｂ１の比、Ｓａ１／Ｓｂ１，また次のＨ同期信号
に係る面積値Ｓａ２，Ｓｂ２の比、Ｓａ２／Ｓｂ２を算
出する。この時、この比が１のときは直前のＨ同期信号
の周期は規定値で、標準信号である。比が１より小さい
ときはＨ周期が標準信号より短く、１より大きいときは
標準信号より長い。本実施例で得られたＨ周期ずれ量の
この後の処理は図１で説明した、前述した内容と同様に
行うことができる。

【００３２】以上説明したＨ周期ずれ検出法は、連続し
た２つのＨ同期信号に係る面積情報を利用するものであ
るが、以下述べる検出法は、単独のＨ同期信号における
面積情報を利用する方法である。

【００３３】図１０は、この検出法を説明する図であ
る。図において、ある基準のＨ同期信号Ｈnの所定位置
（この場合はシンクチップ部のセンター位置とする）か
らの次のＨ同期信号Ｈn+1までの所定期間ｌｈで決まる
基準線に基づき分割されるＨ同期信号Ｈn+1部の面積Ｓ
Ａ，ＳＢの差あるいは比を利用するものである。ここで
上記期間ｌｈは標準信号時のＨ同期信号周期（６３．５
μｓ）とする。

【００３４】図１１はこの検出法において、面積比ＳＢ
／ＳＡを算出する実施例を示す。図において、５４は図
１０で示す面積ＳＡ，ＳＢを算出するアキュムレータで
あり、これは入力データを所定のクロック（ここではバ
ーストロッククロック、周波数４ｆｓｃ）ごとに累積加
算して求める。５５、５６はそれぞれラッチ回路であ
り、ラッチ回路５５では累積加算値（面積）ＳＡを、ラ
ッチ回路５６では累積加算値ＳＢを、制御回路９からの
ラッチクロックによりラッチする。５７は割算器であ
り、前記ラッチ回路からの面積データを割算し、ＳＢ／
ＳＡを算出する。この結果は面積比として前実施例と同
様に端子４８に出力する。ここで、該面積比が１の時は
直前のＨ同期周期は丁度ｌｈであり、標準信号を表す。
面積比が１より大きい（ＳＡ＞ＳＢ）時はＨ周期が標準
値より長く、１より小さい（ＳＡ＜ＳＢ）時はＨ周期は
標準値より短い。従って、Ｈ同期信号周期ずれに対応し
たデータ端子４８に得られる。

【００３５】図１２は同じく単独Ｈ同期信号に係る面積
情報を利用する検出法において、面積差ＳＡ−ＳＢより
Ｈ同期信号周期ずれに対応したデータを得る実施例を示
す。図において、５８はデータ変換回路であり、これは
図７で説明したごとく、入力データの符号を切り替え制
御する。本実施例の場合、符号切り替えは図１０のＣ３
信号のようなタイミングで行う。この制御信号は制御回
路９から供給する。アキュムレータ５９では該符号変換
された入力データを累積加算し、最終的にＨ同期信号の
後縁を越えた時点での面積差ＳＡ−ＳＢを出力する。該
面積差データは図１０に示した信号Ｌ３のタイミングで
ラッチ回路６０にラッチする。ここで、該面積差が０の
時は直前のＨ同期周期は丁度ｌｈで標準信号となる。ま
た面積差が負のときはＨ周期は標準値より長く、面積差
が正のときはＨ周期は標準値より短い。このように、前
記実施例と同様に、Ｈ同期信号周期ずれに対応したデー
タを得られる。

【００３６】

【発明の効果】本発明によれば、テレビ受信機において
入力映像信号の標準／非標準信号に拘らず、最適なクロ
ックで信号処理を行なうことができる。例えばＹ／Ｃ分
離や色復調に必要なバーストロッククロック、ワイド変
換処理など走査線処理を含む信号処理に必要なラインロ
ッククロックでそれぞれの処理が行えて、ＶＴＲ再生時
のように、非標準信号が入力されたときでも高画質映像
を再生できる。また本発明のサンプルレート変換装置で
用いるＨ周期ずれ検出は、Ｈ同期信号揺らぎの面積的な
変化量を利用するので、耐ノイズ性能に優れている。さ
らに本発明の変換装置はすべてディジタル回路で実現で
き、ＬＳＩ化が容易である。

【図面の簡単な説明】

【図１】本発明の実施例を示すサンプルレート変換器の
構成図。

【図２】本発明のサンプルレート変換器を適用した映像
信号処理装置の１例を示す図。

【図３】サンプルレート変換器の構成例を示す図。

【図４】本発明の動作を説明する図。

【図５】本発明の構成要素作の動作を説明する図。

【図６】本発明の構成要素作の動作を説明する図。

【図７】本発明の構成要素の他の実施例を示す図。

【図８】本発明の構成要素のその他の実施例を示す図。

【図９】本発明の構成要素のＨ周期ずれ検出回路の他の
実施例を示す図。

【図１０】本発明に係るＨ同期信号周期ずれ検出の他の
方法を説明する図。

【図１１】図１０に係るＨ周期ずれ検出回路の１実施例
を示す図。

【図１２】図１０に係るＨ周期ずれ検出回路の他の実施
例を示す図。

【符号の説明】

４Ｈ周期ずれ検出回路５単位サンプル位相差データ生成回路６データ位相補正回路８タイミング信号生成回路９制御回路１０、１１、１２、１３アキュムレータ１８減算器２０平均位相差演算回路３５サンプルレート変換器４３、５８データ変換回路４４、４５アキュムレータ５３、５７割算器５４、５９アキュムレータ

───────────────────────────────────────────────────── フロントページの続き (72)発明者山本裕二神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所映像メディア研究所内 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 7/00 - 7/015

Claims

(57)【特許請求の範囲】

【請求項１】入力映像信号に含まれるバースト信号に
同期した所定周波数の第１のクロック及び水平同期信号
に同期した第２のクロックを生成する手段と、該第１の
クロックで前記入力映像信号をサンプリングする手段
と、前記水平同期信号の標準信号時からの周期ずれを、
該水平同期信号の負極性エリアの前縁または後縁と所定
周期の基準線とで決まる面積値の変化で検出する手段
と、該水平同期信号周期ずれに対応して、前記第２のク
ロックに基づく単位サンプルごとの位相差データを生成
する手段と、該位相差データをもとに、前記第１のクロ
ックでサンプリングされた映像信号を単位サンプル毎に
位相補正するとともに、前記第２のクロックでリサンプ
ルする手段を備えたことを特徴とする映像信号サンプル
レート変換装置。
【請求項２】請求項１に記載の装置において、上記水
平同期信号周期ずれ検出手段として、所定の第１の水平
同期信号をもとにした基準点から所定期間Ｌで決まる第
１の基準線と次に到来する第２の水平同期信号のエッジ
部で挾まれた同期信号負極性エリア部の面積を、同期信
号サンプル点を累積加算することで算出する第１の累積
加算手段と、前記第１の基準線からさらに期間Ｌのタイ
ミングで決まる第２の基準線と次に到来する第３の水平
同期信号のエッジ部で挾まれた同期信号負極性エリア部
の面積を算出する第２の累積加算手段と、該第１及び第
２の累積加算手段に基づく面積値の差分を算出する減算
手段を備えたことを特徴とする映像信号サンプルレート
変換装置。
【請求項３】請求項２に記載の装置において、上記減
算手段として、上記第１または第２の累積加算手段の一
方に減算機能を持たせたことを特徴とする映像信号サン
プルレート変換装置。
【請求項４】請求項２に記載の装置において、上記減
算手段として、上記第１または第２の累積加算手段の一
方に入力するデータの符号を反転する手段を備えたこと
を特徴とする映像信号サンプルレート変換装置。
【請求項５】請求項１に記載の装置において、上記水
平同期信号周期ずれ検出手段として、所定の第１の水平
同期信号をもとにした基準点から所定期間Ｌで決まる第
１の基準線と次に到来する第２の水平同期信号のエッジ
部で挾まれた同期信号負極性エリア部の面積を、同期信
号サンプル点を累積加算することで算出する、第１の累
積加算手段と、前記第１の基準線からさらに期間Ｌのタ
イミングで決まる第２の基準線と次に到来する第３の水
平同期信号のエッジ部で挾まれた同期信号負極性エリア
部の面積を算出する第２の累積加算手段と、該第１及び
第２の累積加算手段に基づく面積値の比を算出する手段
を備えたことを特徴とする映像信号サンプルレート変換
装置。
【請求項６】請求項１に記載の装置において、上記水
平同期信号周期ずれ検出手段として、所定の第１の水平
同期信号をもとにした基準点から所定期間Ｌで決まる基
準線と、次に到来する第２の水平同期信号の前縁部、及
び後縁部で挾まれた同期信号負極性エリア部の２つの分
割された面積を、同期信号サンプル点を累積加算するこ
とで算出する累積加算手段と、該２つの面積値の差分を
算出する手段を備えたことを特徴とする映像信号サンプ
ルレート変換装置。
【請求項７】請求項１に記載の装置において、上記水
平同期信号周期ずれ検出手段として、所定の第１の水平
同期信号をもとにした基準点から所定期間Ｌで決まる基
準線と、次に到来する第２の水平同期信号の前縁部、及
び後縁部で挾まれた同期信号負極性エリア部の２つの分
割された面積を、同期信号サンプル点を累積加算するこ
とで算出する累積加算手段と、該２つの面積値の比を算
出する手段を備えたことを特徴とする映像信号サンプル
レート変換装置。
【請求項８】請求項２、３、４、５、６又は７に記載
の装置において、所定期間Ｌが標準の１水平走査時間で
あることを特徴とする映像信号サンプルレート変換装
置。