JP3428180B2 - 映像信号圧縮装置 - Google Patents
映像信号圧縮装置Info
- Publication number
- JP3428180B2 JP3428180B2 JP28055694A JP28055694A JP3428180B2 JP 3428180 B2 JP3428180 B2 JP 3428180B2 JP 28055694 A JP28055694 A JP 28055694A JP 28055694 A JP28055694 A JP 28055694A JP 3428180 B2 JP3428180 B2 JP 3428180B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- interpolation
- phase
- line memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007906 compression Methods 0.000 title claims description 52
- 230000006835 compression Effects 0.000 title claims description 49
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Processing Of Color Television Signals (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Picture Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、テレビ受信機、ＶＴＲ
やビデオプロジェクタなどの映像機器に入力される映像
信号を水平方向に圧縮する映像信号圧縮装置に関するも
のである。
やビデオプロジェクタなどの映像機器に入力される映像
信号を水平方向に圧縮する映像信号圧縮装置に関するも
のである。
【０００２】
【従来の技術】近年、ハイビジョンテレビ受信機などで
アスペクト比１６：９のディスプレイが普及してきてい
る。この１６：９のディスプレイに通常の４：３の映像
信号を表示した場合、図７（ａ）のように真円の映像が
横長になってしまうため図７（ｂ）のように水平方向に
圧縮しなければならない。そこで、圧縮するための映像
信号圧縮装置が重要視されている。この映像信号圧縮装
置の従来例として特開平６−７８２７７号公報に記載さ
れた構成がある。
アスペクト比１６：９のディスプレイが普及してきてい
る。この１６：９のディスプレイに通常の４：３の映像
信号を表示した場合、図７（ａ）のように真円の映像が
横長になってしまうため図７（ｂ）のように水平方向に
圧縮しなければならない。そこで、圧縮するための映像
信号圧縮装置が重要視されている。この映像信号圧縮装
置の従来例として特開平６−７８２７７号公報に記載さ
れた構成がある。
【０００３】以下、従来の映像信号圧縮装置について、
図面を用いて説明する。図４は従来の映像信号圧縮装置
のブロック図を示すものである。
図面を用いて説明する。図４は従来の映像信号圧縮装置
のブロック図を示すものである。
【０００４】図４において、１はラインメモリであり、
入力信号１ａをアドレス０から順次記憶し、読出は与え
られたアドレスがＡｎとするとＡｎのデータＤｎと、そ
の隣のアドレスＡｎ＋１のデータＤｎ＋１を出力する。
４はカウンタであり水平パルス４ａによって水平ライン
を順次カウントして行く。
入力信号１ａをアドレス０から順次記憶し、読出は与え
られたアドレスがＡｎとするとＡｎのデータＤｎと、そ
の隣のアドレスＡｎ＋１のデータＤｎ＋１を出力する。
４はカウンタであり水平パルス４ａによって水平ライン
を順次カウントして行く。
【０００５】２は制御回路であり、カウンタ４、乗算器
５、加算器６からなる。乗算器５は与えられる規定値５
ａとカウンタ４の出力４ｂを乗算し、整数部５ｂと小数
部５ｃを出力する。加算器６は乗算器５の出力の整数部
５ｂとカウンタ４の出力４ｂを加算し、その出力６ｂを
ラインメモリ１の読出アドレスに用いる。
５、加算器６からなる。乗算器５は与えられる規定値５
ａとカウンタ４の出力４ｂを乗算し、整数部５ｂと小数
部５ｃを出力する。加算器６は乗算器５の出力の整数部
５ｂとカウンタ４の出力４ｂを加算し、その出力６ｂを
ラインメモリ１の読出アドレスに用いる。
【０００６】３は補間フィルタであり、引算器７、乗算
器８、加算器８からなる。引算器７はラインメモリ１の
出力Ｄｎ＋１からＤｎを引算する。乗算器８は引算器７
の出力７ｂと乗算器５の出力の小数部５ｃとを乗算す
る。加算器９はラインメモリ１の出力Ｄｎと乗算器８の
出力８ｂとを加算して出力信号９ｂを得る。
器８、加算器８からなる。引算器７はラインメモリ１の
出力Ｄｎ＋１からＤｎを引算する。乗算器８は引算器７
の出力７ｂと乗算器５の出力の小数部５ｃとを乗算す
る。加算器９はラインメモリ１の出力Ｄｎと乗算器８の
出力８ｂとを加算して出力信号９ｂを得る。
【０００７】以上のように構成された従来の映像信号圧
縮装置について、その動作を図５および図６を用いて説
明する。ただし規定値は１／３として説明する。
縮装置について、その動作を図５および図６を用いて説
明する。ただし規定値は１／３として説明する。
【０００８】まず、入力信号１ａがラインメモリ１にア
ドレス０から順次記憶される。次にカウンタ４が０から
１ずつカウントした値と規定値５ａとを乗算器５で乗算
し、この乗算出力を整数部５ｂと小数部５ｃに分けて用
いる。整数部５ｂは加算器６でカウンタ４の出力４ｂと
加算され、これがラインメモリ１の読出アドレスＡｎに
使われる。
ドレス０から順次記憶される。次にカウンタ４が０から
１ずつカウントした値と規定値５ａとを乗算器５で乗算
し、この乗算出力を整数部５ｂと小数部５ｃに分けて用
いる。整数部５ｂは加算器６でカウンタ４の出力４ｂと
加算され、これがラインメモリ１の読出アドレスＡｎに
使われる。
【０００９】その読出アドレスＡｎと隣のアドレスＡｎ
+1のデータＤｎとＤｎ＋１の２つのデータが読出され
る。この２つのデータを用いて引算器７でデータの差７
ｂを得、乗算器８で乗算器５の出力の小数部５ｃをこの
差７ｂに乗算し、加算器９でＤｎと加算することによっ
て図５のように水平方向に３／４に圧縮された出力信号
９ｂが得られる。
+1のデータＤｎとＤｎ＋１の２つのデータが読出され
る。この２つのデータを用いて引算器７でデータの差７
ｂを得、乗算器８で乗算器５の出力の小数部５ｃをこの
差７ｂに乗算し、加算器９でＤｎと加算することによっ
て図５のように水平方向に３／４に圧縮された出力信号
９ｂが得られる。
【００１０】このようなデータ演算による圧縮補間を行
えば、すべての処理を統一したクロックで行うことが出
来る。
えば、すべての処理を統一したクロックで行うことが出
来る。
【００１１】
【発明が解決しようとする課題】しかしながら、上記の
ような構成では、カラーバースト信号にロックしたクロ
ックを用いて映像信号の圧縮を行った場合、水平同期信
号とバーストロックしたクロックとの位相差の発生は原
理的に避けられず、圧縮された映像信号は本来の位相に
対してズレがあるので、ライン毎に画像のうねり等が発
生してしまうという問題点があった。
ような構成では、カラーバースト信号にロックしたクロ
ックを用いて映像信号の圧縮を行った場合、水平同期信
号とバーストロックしたクロックとの位相差の発生は原
理的に避けられず、圧縮された映像信号は本来の位相に
対してズレがあるので、ライン毎に画像のうねり等が発
生してしまうという問題点があった。
【００１２】本発明は上記問題点に鑑み、バーストロッ
クしたクロックと水平同期信号との位相差を表す情報で
あるスキューデータと規定値により位相を補間すること
で、ラインロックしたクロックと同様にうねりの発生し
ない、好適な映像信号の圧縮処理を実現出来る映像信号
圧縮装置を提供するものである。
クしたクロックと水平同期信号との位相差を表す情報で
あるスキューデータと規定値により位相を補間すること
で、ラインロックしたクロックと同様にうねりの発生し
ない、好適な映像信号の圧縮処理を実現出来る映像信号
圧縮装置を提供するものである。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、本願請求項１に記載の映像信号圧縮装置は、 入力
映像信号を記憶するラインメモリと、水平の圧縮率を規
定する規定値Ａと水平パルスを用いて前記ラインメモリ
に記憶された映像信号データの読み出しを制御する制御
アドレス信号を出力するとともに、前記ラインメモリか
ら読み出された映像信号データの信号圧縮率を規定する
補間率信号を出力する制御回路と、前記ラインメモリか
ら出力されるデータ信号出力を前記補間率信号によって
圧縮した信号として出力する補間フィルタと、バースト
ロックしたクロックと水平同期信号との位相差を表す情
報（スキューデータＳＫ）と前記規定値Ａを用いて演算
された位相の補正率信号［｛１／（Ａ＋１）｝ＳＫ］に
応じて前記補間フィルタから出力される圧縮信号と水平
同期信号との位相差を補正する位相補正回路とを備え、
前記補間フィルタにおける信号圧縮率を前記補間率信号
により規定するとともに、前記位相補正回路における位
相の補正率を前記位相の補正率信号により規定するよう
にしたものである。
に、本願請求項１に記載の映像信号圧縮装置は、 入力
映像信号を記憶するラインメモリと、水平の圧縮率を規
定する規定値Ａと水平パルスを用いて前記ラインメモリ
に記憶された映像信号データの読み出しを制御する制御
アドレス信号を出力するとともに、前記ラインメモリか
ら読み出された映像信号データの信号圧縮率を規定する
補間率信号を出力する制御回路と、前記ラインメモリか
ら出力されるデータ信号出力を前記補間率信号によって
圧縮した信号として出力する補間フィルタと、バースト
ロックしたクロックと水平同期信号との位相差を表す情
報（スキューデータＳＫ）と前記規定値Ａを用いて演算
された位相の補正率信号［｛１／（Ａ＋１）｝ＳＫ］に
応じて前記補間フィルタから出力される圧縮信号と水平
同期信号との位相差を補正する位相補正回路とを備え、
前記補間フィルタにおける信号圧縮率を前記補間率信号
により規定するとともに、前記位相補正回路における位
相の補正率を前記位相の補正率信号により規定するよう
にしたものである。
【００１４】また、本願請求項２に記載の映像信号圧縮
装置は、入力映像信号を記憶するラインメモリと、水平
の圧縮率を規定する規定値Ａと水平パルスを用いて前記
ラインメモリに記憶された入力映像信号データの読み出
しを制御する制御アドレス信号を発生して出力するとと
もに、前記ラインメモリから読み出された入力映像信号
データの信号圧縮率を規定する補間率信号を出力する制
御回路と、バーストロックしたクロックと水平同期信号
との位相差を表す情報（スキューデータＳＫ）と前記規
定値Ａを用いて演算した位相の補正率信号［｛１／（Ａ
＋１）｝ＳＫ］に前記補間率信号を加算して補間補正信
号を出力する補間補正回路と、入力したデータ信号を前
記補間補正信号により水平圧縮補間するとともに位相補
正した圧縮信号として出力する補間フィルタとを備え、
前記ラインメモリから前記制御アドレス信号により読み
出されたデータ信号に対して、前記補間率信号による信
号圧縮率の規定と前記位相の補正率信号による位相の補
正率の規定を前記補間フィルタにおいて同時に行うよう
にしたものである。
装置は、入力映像信号を記憶するラインメモリと、水平
の圧縮率を規定する規定値Ａと水平パルスを用いて前記
ラインメモリに記憶された入力映像信号データの読み出
しを制御する制御アドレス信号を発生して出力するとと
もに、前記ラインメモリから読み出された入力映像信号
データの信号圧縮率を規定する補間率信号を出力する制
御回路と、バーストロックしたクロックと水平同期信号
との位相差を表す情報（スキューデータＳＫ）と前記規
定値Ａを用いて演算した位相の補正率信号［｛１／（Ａ
＋１）｝ＳＫ］に前記補間率信号を加算して補間補正信
号を出力する補間補正回路と、入力したデータ信号を前
記補間補正信号により水平圧縮補間するとともに位相補
正した圧縮信号として出力する補間フィルタとを備え、
前記ラインメモリから前記制御アドレス信号により読み
出されたデータ信号に対して、前記補間率信号による信
号圧縮率の規定と前記位相の補正率信号による位相の補
正率の規定を前記補間フィルタにおいて同時に行うよう
にしたものである。
【００１５】
【作用】この構成によって、請求項１によれば、カラー
バースト信号にロックしたクロックを用いて映像信号の
圧縮を行った場合でも、位相補正回路にてバーストロッ
クしたクロックと水平同期信号との位相差を表す情報で
あるスキューデータと規定値により、圧縮補間されたデ
ータの位相のズレを補正することで、ラインロックした
クロックと同様にうねりの発生しない、好適な映像信号
の圧縮処理を実現することが出来る。
バースト信号にロックしたクロックを用いて映像信号の
圧縮を行った場合でも、位相補正回路にてバーストロッ
クしたクロックと水平同期信号との位相差を表す情報で
あるスキューデータと規定値により、圧縮補間されたデ
ータの位相のズレを補正することで、ラインロックした
クロックと同様にうねりの発生しない、好適な映像信号
の圧縮処理を実現することが出来る。
【００１６】また、請求項２によれば、水平圧縮補間と
スキューによる位相補正を補間補正回路により同時に実
現することで回路規模を小さくし、圧縮後の位相補正に
よる周波数特性劣化のない圧縮装置を提供することがで
きる。
スキューによる位相補正を補間補正回路により同時に実
現することで回路規模を小さくし、圧縮後の位相補正に
よる周波数特性劣化のない圧縮装置を提供することがで
きる。
【００１７】
（実施例１）以下、本発明の第１の実施例における映像
信号圧縮装置ついて図面を参照しながら説明する。図１
は本発明の第１の実施例における映像信号圧縮装置のブ
ロック図である。
信号圧縮装置ついて図面を参照しながら説明する。図１
は本発明の第１の実施例における映像信号圧縮装置のブ
ロック図である。
【００１８】図１において、ラインメモリ１、制御回路
２、補間フィルタ３は従来例の構成と同等のものであ
る。
２、補間フィルタ３は従来例の構成と同等のものであ
る。
【００１９】１０は位相補正回路であり、図２にこの位
相補正回路のブロック図を示す。図２において、１１は
演算データを１サンプル遅延させる遅延器、１２は遅延
器１１の出力１１ｂから入力データ９ｂを減算する引算
器、１５は規定値ＡとスキューデータＳＫにより （１ー（１／（Ａ＋１）））×ＳＫ なる変換を行うＲＯＭテーブル、１３はＲＯＭテーブル
１５の出力と引算器１２の出力を乗算する乗算器、１４
は乗算器１３の出力と入力データ９ｂとを加算する加算
器である。
相補正回路のブロック図を示す。図２において、１１は
演算データを１サンプル遅延させる遅延器、１２は遅延
器１１の出力１１ｂから入力データ９ｂを減算する引算
器、１５は規定値ＡとスキューデータＳＫにより （１ー（１／（Ａ＋１）））×ＳＫ なる変換を行うＲＯＭテーブル、１３はＲＯＭテーブル
１５の出力と引算器１２の出力を乗算する乗算器、１４
は乗算器１３の出力と入力データ９ｂとを加算する加算
器である。
【００２０】以上のように構成された本発明の第１の実
施例における映像信号圧縮装置の動作について、図５お
よび図６を参照して説明する。但し、規定値は１／３と
して説明する。
施例における映像信号圧縮装置の動作について、図５お
よび図６を参照して説明する。但し、規定値は１／３と
して説明する。
【００２１】まず、入力信号１ａがラインメモリ１にア
ドレス０から順次記憶される。次にカウンタ４が０から
１ずつカウントした値４ｂと規定値５ａとを乗算器５で
乗算し、この乗算出力を整数部５ｂと少数部５ｃに分け
て用いる。
ドレス０から順次記憶される。次にカウンタ４が０から
１ずつカウントした値４ｂと規定値５ａとを乗算器５で
乗算し、この乗算出力を整数部５ｂと少数部５ｃに分け
て用いる。
【００２２】整数部５ｂは加算器６でカウンタ４の出力
４ｂと加算され、これが制御アドレス信号６ｂとしてラ
インメモリ１の読出アドレスＡｎに使われる。ラインメ
モリ１では、その読出アドレスＡｎと隣のアドレスＡｎ
＋１のデータＤｎとＤｎ＋１の２つのデータが読出され
る。
４ｂと加算され、これが制御アドレス信号６ｂとしてラ
インメモリ１の読出アドレスＡｎに使われる。ラインメ
モリ１では、その読出アドレスＡｎと隣のアドレスＡｎ
＋１のデータＤｎとＤｎ＋１の２つのデータが読出され
る。
【００２３】この２つのデータを用いて引算器７でデー
タの差７ｂを得、乗算器８で乗算器５の出力の少数部で
ある制御データ信号５ｃをこの差７ｂに乗算し、加算器
９でＤｎと加算することによって、図５のように圧縮さ
れた信号９ｂが得られる。
タの差７ｂを得、乗算器８で乗算器５の出力の少数部で
ある制御データ信号５ｃをこの差７ｂに乗算し、加算器
９でＤｎと加算することによって、図５のように圧縮さ
れた信号９ｂが得られる。
【００２４】ここで処理に用いられるクロックと水平同
期信号との位相が一定の場合には、図５の９ｂのような
圧縮が出来るが、ライン毎に位相差が発生する場合は
（図５では最大の位相差１クロックを示している）９ｂ
ｂの様な圧縮補間になってしまい、９ｂと９ｂｂの間で
映像信号にうねりが発生する。
期信号との位相が一定の場合には、図５の９ｂのような
圧縮が出来るが、ライン毎に位相差が発生する場合は
（図５では最大の位相差１クロックを示している）９ｂ
ｂの様な圧縮補間になってしまい、９ｂと９ｂｂの間で
映像信号にうねりが発生する。
【００２５】そこで位相補間回路１０ではＲＯＭテーブ
ル１５にて規定値ＡとスキューデータＳＫを用いて （１ー（１／（Ａ＋１）））×ＳＫ なる位相の補正率１５ｂを求め、１サンプル遅延させた
データ１１ｂと入力データ９ｂとの差分１２ｂに乗算器
１３で乗算を行う。その出力１３ｂと遅延器１１の出力
１１ｂを加算器１４で加算し、位相補正された出力９ｂ
ｂを得る。
ル１５にて規定値ＡとスキューデータＳＫを用いて （１ー（１／（Ａ＋１）））×ＳＫ なる位相の補正率１５ｂを求め、１サンプル遅延させた
データ１１ｂと入力データ９ｂとの差分１２ｂに乗算器
１３で乗算を行う。その出力１３ｂと遅延器１１の出力
１１ｂを加算器１４で加算し、位相補正された出力９ｂ
ｂを得る。
【００２６】（実施例２）本発明の第２の実施例におけ
る映像信号圧縮装置について図３を参照しながら説明す
る。図３は本発明の第２の実施例における映像信号圧縮
装置のブロック図である。
る映像信号圧縮装置について図３を参照しながら説明す
る。図３は本発明の第２の実施例における映像信号圧縮
装置のブロック図である。
【００２７】図３において、ラインメモリ１、制御回路
２、補間フィルタ３は第一の実施例と同じ構成であり、
第１の実施例と相違するところは、ＲＯＭ変換テーブル
１５の出力１５ｂと制御回路２の乗算器５の小数部出力
５ｃを加算する加算器２２の出力２０ｂを補間フィルタ
３に入力する構成とした補間補正回路２０を設けたこと
である。
２、補間フィルタ３は第一の実施例と同じ構成であり、
第１の実施例と相違するところは、ＲＯＭ変換テーブル
１５の出力１５ｂと制御回路２の乗算器５の小数部出力
５ｃを加算する加算器２２の出力２０ｂを補間フィルタ
３に入力する構成とした補間補正回路２０を設けたこと
である。
【００２８】このように、水平圧縮補間での補正量と位
相補間での補正量をそれぞれ加算器２２によって加算
し、補間フィルタ３の乗算器８に入力することで水平圧
縮、位相補間の演算を同時に実現できる。
相補間での補正量をそれぞれ加算器２２によって加算
し、補間フィルタ３の乗算器８に入力することで水平圧
縮、位相補間の演算を同時に実現できる。
【００２９】
【発明の効果】以上のように、請求項１の構成により、
カラーバースト信号にロックしたクロックを用いて映像
信号の圧縮を行った場合でも、バーストロックしたクロ
ックと水平同期信号との位相差を表す情報であるスキュ
ーデータと規定値により圧縮補間されたデータの位相の
ズレをさらに位相を補間することで、ラインロックした
クロックと同様にうねりの発生しない、好適な映像信号
の圧縮処理を実現することが出来る。
カラーバースト信号にロックしたクロックを用いて映像
信号の圧縮を行った場合でも、バーストロックしたクロ
ックと水平同期信号との位相差を表す情報であるスキュ
ーデータと規定値により圧縮補間されたデータの位相の
ズレをさらに位相を補間することで、ラインロックした
クロックと同様にうねりの発生しない、好適な映像信号
の圧縮処理を実現することが出来る。
【００３０】また、請求項２によれば、圧縮補間とスキ
ューによる位相補正を同時に補間補正回路によって実現
することで、最小の回路構成にて回路規模を縮小し、圧
縮後の位相補正による周波数特性劣化のない圧縮装置を
提供することができる。
ューによる位相補正を同時に補間補正回路によって実現
することで、最小の回路構成にて回路規模を縮小し、圧
縮後の位相補正による周波数特性劣化のない圧縮装置を
提供することができる。
【図１】本発明の第１の実施例における映像信号圧縮装
置のブロック図
置のブロック図
【図２】同装置の位相補正回路のブロック図
【図３】本発明の第２の実施例における映像信号圧縮装
置のブロック図
置のブロック図
【図４】従来の映像圧縮装置のブロック図
【図５】水平圧縮動作と位相補間動作を示すためのグラ
フ
フ
【図６】映像信号圧縮の動作を示すタイミングチャート
【図７】映像信号圧縮装置の画面上の動作を示す図
１ ラインメモリ
２ 制御回路
３ 補間フィルタ
４ カウンタ
５ 乗算器
６ 加算器
７ 引算器
８ 乗算器
９ 加算器
１０ 位相補正回路
１１ 遅延器
１２ 引算器
１３ 乗算器
１４ 加算器
２０ 補間補正回路
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０４Ｎ 9/74
(56)参考文献 特開 平２−249392（ＪＰ，Ａ)
特開 昭63−141472（ＪＰ，Ａ)
特開 平６−78277（ＪＰ，Ａ)
特開 平５−308570（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 5/14 - 5/217
H04N 9/74
G09G 5/00
G06T 3/40
H04N 5/46
Claims (2)
- 【請求項１】 入力映像信号を記憶するラインメモリ
と、水平方向の圧縮率を規定する規定値Ａと水平パルス
を用いて前記ラインメモリに記憶された映像信号データ
の読み出しを制御する制御アドレス信号を出力するとと
もに、前記ラインメモリから読み出された映像信号デー
タの信号圧縮率を規定する補間率信号を出力する制御回
路と、前記ラインメモリから出力されるデータ信号出力
を前記補間率信号によって圧縮した信号として出力する
補間フィルタと、バーストロックしたクロックと水平同
期信号との位相差を表す情報（スキューデータＳＫ）と
前記規定値Ａを用いて演算された位相の補正率信号
［｛１／（Ａ＋１）｝ＳＫ］に応じて前記補間フィルタ
から出力される圧縮信号と水平同期信号との位相差を補
正する位相補正回路とを備え、前記補間フィルタにおけ
る信号圧縮率を前記補間率信号により規定するととも
に、前記位相補正回路における位相の補正率を前記位相
の補正率信号により規定するようにしたことを特徴とす
る映像信号圧縮装置。 - 【請求項２】 入力映像信号を記憶するラインメモリ
と、水平方向の圧縮率を規定する規定値Ａと水平パルス
を用いて前記ラインメモリに記憶された入力映像信号デ
ータの読み出しを制御する制御アドレス信号を発生して
出力するとともに、前記ラインメモリから読み出された
入力映像信号データの信号圧縮率を規定する補間率信号
を出力する制御回路と、バーストロックしたクロックと
水平同期信号との位相差を表す情報（スキューデータＳ
Ｋ）と前記規定値Ａを用いて演算した位相の補正率信号
［｛１／（Ａ＋１）｝ＳＫ］に前記補間率信号を加算し
て補間補正信号を出力する補間補正回路と、入力したデ
ータ信号を前記補間補正信号により水平圧縮補間すると
ともに位相補正した圧縮信号として出力する補間フィル
タとを備え、前記ラインメモリから前記制御アドレス信
号により読み出されたデータ信号に対して、前記補間率
信号による信号圧縮率の規定と前記位相の補正率信号に
よる位相の補正率の規定を前記補間フィルタにおいて同
時に行うようにしたことを特徴とする映像信号圧縮装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28055694A JP3428180B2 (ja) | 1994-11-15 | 1994-11-15 | 映像信号圧縮装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28055694A JP3428180B2 (ja) | 1994-11-15 | 1994-11-15 | 映像信号圧縮装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08139966A JPH08139966A (ja) | 1996-05-31 |
| JP3428180B2 true JP3428180B2 (ja) | 2003-07-22 |
Family
ID=17626694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28055694A Expired - Fee Related JP3428180B2 (ja) | 1994-11-15 | 1994-11-15 | 映像信号圧縮装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3428180B2 (ja) |
-
1994
- 1994-11-15 JP JP28055694A patent/JP3428180B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08139966A (ja) | 1996-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0630154B1 (en) | Television receiver capable of enlarging and compressing image | |
| JP2696695B2 (ja) | ビデオ信号処理システム | |
| US5828415A (en) | Apparatus for controlling video down-conversion | |
| KR940011064B1 (ko) | 비데오 신호 처리 장치 | |
| KR0125784B1 (ko) | 이동 백터 보정 방법 및 장치 | |
| JP3428180B2 (ja) | 映像信号圧縮装置 | |
| EP0582305B1 (en) | Video signal converting device and noise eliminator | |
| EP0585903B1 (en) | Video signal memory equipment | |
| US5822009A (en) | Video down-conversion | |
| US7250981B2 (en) | Video signal processor and video signal processing method which interpolate a video signal using an interpolation factor based on phase information of a selected clock | |
| JP3458496B2 (ja) | 圧縮伸長制御回路と映像信号圧縮装置 | |
| JP3227407B2 (ja) | 走査線変換回路および補間係数生成回路 | |
| JP3388974B2 (ja) | 圧縮伸長可変回路 | |
| EP1111917B1 (en) | Method for dynamic computation of interpolation phases in a video standard converter | |
| KR0121239Y1 (ko) | 주사선 보간장치 | |
| KR100295781B1 (ko) | 와이드 스크린 영상처리장치에서 영상신호의 수평화면비변환장치 및 방법 | |
| JP3310143B2 (ja) | 映像圧縮伸張処理装置 | |
| JP2598980B2 (ja) | 動きベクトル補正方法および装置 | |
| JP3317812B2 (ja) | 映像信号サンプルレート変換装置 | |
| WO2001028244A1 (en) | Method and system for eliminating edge effects at the beginning of frame in video signals | |
| JPH07312699A (ja) | ディジタル映像再生装置 | |
| JP2681996B2 (ja) | 画像処理装置 | |
| JP3351014B2 (ja) | ジッター補正回路 | |
| JPH0678277A (ja) | 映像信号圧縮装置 | |
| JPH0330590A (ja) | 映像信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |