JP3351014B2 - ジッター補正回路 - Google Patents
ジッター補正回路Info
- Publication number
- JP3351014B2 JP3351014B2 JP08841793A JP8841793A JP3351014B2 JP 3351014 B2 JP3351014 B2 JP 3351014B2 JP 08841793 A JP08841793 A JP 08841793A JP 8841793 A JP8841793 A JP 8841793A JP 3351014 B2 JP3351014 B2 JP 3351014B2
- Authority
- JP
- Japan
- Prior art keywords
- output signal
- clock
- flip
- flop
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン受像機等
の映像信号のジッターを補正する回路に関するものであ
る。
の映像信号のジッターを補正する回路に関するものであ
る。
【０００２】
【従来の技術】バーストにロックしたクロックをメイン
クロックとして用いるシステムにおいて、水平同期信号
が１クロックのジッターを起こすことは原理的に避けら
れない。
クロックとして用いるシステムにおいて、水平同期信号
が１クロックのジッターを起こすことは原理的に避けら
れない。
【０００３】そこで、従来は水平同期信号とメインクロ
ックとの位相差情報であるスキュー（ｓｋｅｗ）データ
を用いてスキュー補正が行われている。
ックとの位相差情報であるスキュー（ｓｋｅｗ）データ
を用いてスキュー補正が行われている。
【０００４】またスキュー補正した後に、輪郭補正など
の補間を行う信号処理を行うために、映像信号をメイン
クロックを２逓倍したクロックのデータレートに変換す
ることが行われている。
の補間を行う信号処理を行うために、映像信号をメイン
クロックを２逓倍したクロックのデータレートに変換す
ることが行われている。
【０００５】そこで従来のジッター補正回路の一例を図
３を用いて説明する。図３はジッター補正回路の従来例
の一つである。図３において２０はスキュー補正を行う
ディジタルフィルタであり、３０は補間を行うディジタ
ルフィルターである。このスキュー補正フィルター２０
のうち、１は入力映像信号ａをメインクロック（ＭＣ
Ｋ）で遅延する第１のフリップフロップ、２は前記第１
のフリップフロップ１の出力信号ｂをメインクロックで
遅延する第２のフリップフロップ、３は前記第２のフリ
ップフロップ２の出力信号ｃから第１のフリップフロッ
プ１の出力信号ｂを引算する引算器、４はスキューデー
タと前記引算器３の出力信号ｄを乗算する乗算器、５は
第１のフリップフロップ１の出力信号ｂと前記乗算器４
の出力信号ｅを加算する加算器、６は前記加算器５の出
力信号ｆをメインクロックで遅延する第３のフリップフ
ロップ、７は前記第３のフリップフロップ６の出力信号
ｇをメインクロックを２逓倍したクロック（ＤＣＫ）で
遅延する第４のフリップフロップ、８は第３のフリップ
フロップ６の出力信号ｇと前記第４のフリップフロップ
７の出力信号ｈとを加算する加算器、９は前記加算器８
の出力信号ｉを２で割る除算器、１０は前記除算器９の
出力信号ｊををメインクロックを２逓倍したクロックで
遅延する第５のフリップフロップである。
３を用いて説明する。図３はジッター補正回路の従来例
の一つである。図３において２０はスキュー補正を行う
ディジタルフィルタであり、３０は補間を行うディジタ
ルフィルターである。このスキュー補正フィルター２０
のうち、１は入力映像信号ａをメインクロック（ＭＣ
Ｋ）で遅延する第１のフリップフロップ、２は前記第１
のフリップフロップ１の出力信号ｂをメインクロックで
遅延する第２のフリップフロップ、３は前記第２のフリ
ップフロップ２の出力信号ｃから第１のフリップフロッ
プ１の出力信号ｂを引算する引算器、４はスキューデー
タと前記引算器３の出力信号ｄを乗算する乗算器、５は
第１のフリップフロップ１の出力信号ｂと前記乗算器４
の出力信号ｅを加算する加算器、６は前記加算器５の出
力信号ｆをメインクロックで遅延する第３のフリップフ
ロップ、７は前記第３のフリップフロップ６の出力信号
ｇをメインクロックを２逓倍したクロック（ＤＣＫ）で
遅延する第４のフリップフロップ、８は第３のフリップ
フロップ６の出力信号ｇと前記第４のフリップフロップ
７の出力信号ｈとを加算する加算器、９は前記加算器８
の出力信号ｉを２で割る除算器、１０は前記除算器９の
出力信号ｊををメインクロックを２逓倍したクロックで
遅延する第５のフリップフロップである。
【０００６】以上のように構成されたジッター補正回路
について、以下図４、図５を用いてその動作について説
明する。
について、以下図４、図５を用いてその動作について説
明する。
【０００７】まず、図５を用いて、スキュー補正につい
て説明する。ディジタルテレビジョン受像機のバースト
ロックのシステムでは、ラインロックのシステムと異な
り、１ラインのクロック数が決まらず、しかも整数にも
ならない。図５（ａ）では、例として、１ラインが１
０．７５クロックの場合の画面上のクロックの位置を上
向きの矢印（↑）を用いて表している。
て説明する。ディジタルテレビジョン受像機のバースト
ロックのシステムでは、ラインロックのシステムと異な
り、１ラインのクロック数が決まらず、しかも整数にも
ならない。図５（ａ）では、例として、１ラインが１
０．７５クロックの場合の画面上のクロックの位置を上
向きの矢印（↑）を用いて表している。
【０００８】そこで図５（ａ）の１ライン目（１Ｈ）の
最後のクロックＡと２ライン目の（２Ｈ）の最初のクロ
ックＡ’とを図５（ｂ）に示す。クロックＡとクロック
Ａ’間の時間的間隔は１クロックであるが、画面の１ラ
インが１０．７５クロックであるため、クロックＡと画
面右端との時間的間隔が０．７５クロックであり、また
２ライン目においては画面左端から２ライン目最初のク
ロックであるためクロックＡ’までは０．２５クロック
の時間があくことになる。
最後のクロックＡと２ライン目の（２Ｈ）の最初のクロ
ックＡ’とを図５（ｂ）に示す。クロックＡとクロック
Ａ’間の時間的間隔は１クロックであるが、画面の１ラ
インが１０．７５クロックであるため、クロックＡと画
面右端との時間的間隔が０．７５クロックであり、また
２ライン目においては画面左端から２ライン目最初のク
ロックであるためクロックＡ’までは０．２５クロック
の時間があくことになる。
【０００９】従って図５（ａ）に示すように、各ライン
ごとに０．７５クロック、０．５クロック、０．２５ク
ロックと端数が生じる。これらの端数がスキューデータ
である。
ごとに０．７５クロック、０．５クロック、０．２５ク
ロックと端数が生じる。これらの端数がスキューデータ
である。
【００１０】一方、信号処理で用いられる水平パルスは
必ずクロック単位になるため、水平パルスをリセット信
号として用い、そこから一定のクロック、例えば５クロ
ック目、のところに画面の縦に黒線を引くという映像処
理を行う場合には、各ラインの最初のクロックでリセッ
トされ、５クロック目に黒い点が表れるため、端数（ス
キューデータ）があると図５（ａ）で破線で示すように
斜めの線となってしまう。
必ずクロック単位になるため、水平パルスをリセット信
号として用い、そこから一定のクロック、例えば５クロ
ック目、のところに画面の縦に黒線を引くという映像処
理を行う場合には、各ラインの最初のクロックでリセッ
トされ、５クロック目に黒い点が表れるため、端数（ス
キューデータ）があると図５（ａ）で破線で示すように
斜めの線となってしまう。
【００１１】したがって、画面上で縦に直線を表す場合
（例えば、１６：９のディスプレイに４：３の映像を写
した際のサイドマスクなど）は、前後のデータをスキュ
ーデータを用いて補正することになる。
（例えば、１６：９のディスプレイに４：３の映像を写
した際のサイドマスクなど）は、前後のデータをスキュ
ーデータを用いて補正することになる。
【００１２】図５（ｃ）でスキュー補正の原理を説明す
る。図５（ｃ）には２ライン目の第５クロックＣと第６
クロックＣ’が示され、これらのクロック間のスキュー
補正について説明する。
る。図５（ｃ）には２ライン目の第５クロックＣと第６
クロックＣ’が示され、これらのクロック間のスキュー
補正について説明する。
【００１３】１ライン目のクロックＢの位置に縦に直線
を引く場合には、２ライン目のＤの位置のデータを求
め、２ライン目の第５クロックＣの位置にこのデータを
表示することで補正（スキュー補正）を行う。このＤの
位置のデータを求め、クロックの位置にてそのデータを
表示するがスキュー補正である。
を引く場合には、２ライン目のＤの位置のデータを求
め、２ライン目の第５クロックＣの位置にこのデータを
表示することで補正（スキュー補正）を行う。このＤの
位置のデータを求め、クロックの位置にてそのデータを
表示するがスキュー補正である。
【００１４】Ｄの位置のデータはクロックＣのデータと
クロックＣ’のデータを用いて算出する。クロックＣの
位置のデータをＸ、クロックＣ’のデータをＹ、スキュ
ーデータをＺとするとＤのデータＲは、
クロックＣ’のデータを用いて算出する。クロックＣの
位置のデータをＸ、クロックＣ’のデータをＹ、スキュ
ーデータをＺとするとＤのデータＲは、
【００１５】
【数１】
【００１６】より求める。このようにして各ラインごと
にスキュー補正を行い、そのあと補間のための信号処理
を行う。
にスキュー補正を行い、そのあと補間のための信号処理
を行う。
【００１７】続いてジッター補正回路の動作を図４を用
いて説明する。まず、入力映像信号ａは第１のフリップ
フロップ１に入力され、その出力信号ｂはメインクロッ
ク（ＭＣＫ）の周期（１Ｔ）だけ遅延する。次に出力信
号ｂは第２のフリップフロップ２に入力され、その出力
信号ｃはメインクロック（ＭＣＫ）の周期（１Ｔ）だけ
遅延する。そして引算器３によって、信号ｃから信号ｂ
を引いた信号ｄが得られる。この信号ｄにスキューデー
タ（２ライン目の場合は０．７５、２ビットでは”１
１”（＝０．７５）である）を乗算器４によって、乗算
し、出力信号ｅが得られる。
いて説明する。まず、入力映像信号ａは第１のフリップ
フロップ１に入力され、その出力信号ｂはメインクロッ
ク（ＭＣＫ）の周期（１Ｔ）だけ遅延する。次に出力信
号ｂは第２のフリップフロップ２に入力され、その出力
信号ｃはメインクロック（ＭＣＫ）の周期（１Ｔ）だけ
遅延する。そして引算器３によって、信号ｃから信号ｂ
を引いた信号ｄが得られる。この信号ｄにスキューデー
タ（２ライン目の場合は０．７５、２ビットでは”１
１”（＝０．７５）である）を乗算器４によって、乗算
し、出力信号ｅが得られる。
【００１８】この出力信号ｅと出力信号ｂを加算器５に
よって加算し、出力信号ｆが得られる。この出力ｆは第
３のフリップフロップ６に入力され、その出力信号ｇは
メインクロック（ＭＣＫ）の周期（１Ｔ）だけ遅延す
る。
よって加算し、出力信号ｆが得られる。この出力ｆは第
３のフリップフロップ６に入力され、その出力信号ｇは
メインクロック（ＭＣＫ）の周期（１Ｔ）だけ遅延す
る。
【００１９】この第３のフリップフロップ６からの出力
信号ｇはスキュー補正がなされており、第４のフリップ
フロップ７に入力され、その出力信号ｈはメインクロッ
クを２逓倍したクロック（ＤＣＫ）の周期（０．５Ｔ）
だけ遅延する。この出力信号ｈと出力信号ｇを加算器８
によって加算し、出力信号ｉが得られる。この出力信号
ｉは割算器９において１／２にされ、出力信号ｊとして
出力される。この出力信号ｊは第５のフリップフロップ
１０に入力され、その出力信号ｋはメインクロックを２
逓倍したクロック（ＤＣＫ）の周期（０．５Ｔ）だけ遅
延する。
信号ｇはスキュー補正がなされており、第４のフリップ
フロップ７に入力され、その出力信号ｈはメインクロッ
クを２逓倍したクロック（ＤＣＫ）の周期（０．５Ｔ）
だけ遅延する。この出力信号ｈと出力信号ｇを加算器８
によって加算し、出力信号ｉが得られる。この出力信号
ｉは割算器９において１／２にされ、出力信号ｊとして
出力される。この出力信号ｊは第５のフリップフロップ
１０に入力され、その出力信号ｋはメインクロックを２
逓倍したクロック（ＤＣＫ）の周期（０．５Ｔ）だけ遅
延する。
【００２０】このように従来のジッター補正回路によれ
ば、スキュー補正を行った後に、補間をすることによっ
て、ジッター補正とデータレートの変換を行うことがで
き、図６（ａ）に示すように、入力映像信号（○で示
す）が入力された場合、●で示す補正信号が得られる。
ば、スキュー補正を行った後に、補間をすることによっ
て、ジッター補正とデータレートの変換を行うことがで
き、図６（ａ）に示すように、入力映像信号（○で示
す）が入力された場合、●で示す補正信号が得られる。
【００２１】
【発明が解決しようとする課題】しかしながら上記のよ
うなジッター補正回路では、スキュー補正用のディジタ
ルフィルタ２０と補間処理を行うためのディジタルフィ
ルタ３０とを必要とするため、回路規模がかなり大きく
なってしまう。またこれらの２つのディジタルフィルタ
を用いるため、図６（ａ）に示すように補正された信号
のデータが原信号（入力映像信号）のデータからかけ離
れてしまうなど、周波数特性の劣化が起こるという問題
を有している。
うなジッター補正回路では、スキュー補正用のディジタ
ルフィルタ２０と補間処理を行うためのディジタルフィ
ルタ３０とを必要とするため、回路規模がかなり大きく
なってしまう。またこれらの２つのディジタルフィルタ
を用いるため、図６（ａ）に示すように補正された信号
のデータが原信号（入力映像信号）のデータからかけ離
れてしまうなど、周波数特性の劣化が起こるという問題
を有している。
【００２２】本発明は上述の問題点に鑑み、周波数特性
の劣化の少なく、且つ回路規模の小さいジッター補正回
路を提供するものである。
の劣化の少なく、且つ回路規模の小さいジッター補正回
路を提供するものである。
【００２３】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のジッター補正回路は、入力された映像信
号をメインクロックで遅延する第１のフリップフロップ
と、前記第１のフリップフロップの出力信号をメインク
ロック（ＭＣＫ）で遅延する第２のフリップフロップ
と、前記第２のフリップフロップの出力信号から第１の
フリップフロップの出力信号をを引き算する引算器と、
スキューデータのＭＳＢをメインクロックに置き換えた
信号と前記引算器の出力信号との乗算を行う乗算器と、
第１のフリップフロップの出力信号と前記乗算器の出力
信号とを加算する加算器と、前記加算器の出力信号をメ
インクロックを２逓倍したクロック（ＤＣＫ）で遅延す
る第３のフリップフロップから構成されている。
めに、本発明のジッター補正回路は、入力された映像信
号をメインクロックで遅延する第１のフリップフロップ
と、前記第１のフリップフロップの出力信号をメインク
ロック（ＭＣＫ）で遅延する第２のフリップフロップ
と、前記第２のフリップフロップの出力信号から第１の
フリップフロップの出力信号をを引き算する引算器と、
スキューデータのＭＳＢをメインクロックに置き換えた
信号と前記引算器の出力信号との乗算を行う乗算器と、
第１のフリップフロップの出力信号と前記乗算器の出力
信号とを加算する加算器と、前記加算器の出力信号をメ
インクロックを２逓倍したクロック（ＤＣＫ）で遅延す
る第３のフリップフロップから構成されている。
【００２４】
【作用】本発明のジッター補正回路は上記の構成によ
り、スキュー補正用のディジタルフィルターを用いるだ
けであるため回路規模を小さくすることができるととも
に周波数特性の良い信号処理を行うことができるという
ものである。
り、スキュー補正用のディジタルフィルターを用いるだ
けであるため回路規模を小さくすることができるととも
に周波数特性の良い信号処理を行うことができるという
ものである。
【００２５】
【実施例】以下、本発明の一実施例であるジッター補正
回路を図１および図２を用いて説明する。
回路を図１および図２を用いて説明する。
【００２６】図１に本発明に関わるジッター補正回路の
一例を示す。図１において、１は入力映像信号ａをメイ
ンクロックで遅延する第１のフリップフロップ、２は前
記第１のフリップフロップ１の出力信号ｂをメインクロ
ックで遅延する第２のフリップフロップ、３は前記第２
のフリップフロップ２の出力信号ｃから第１のフリップ
フロップ１の出力信号ｂを引算する引算器、４はスキュ
ーデータのＭＳＢをメインクロックに置き換えた信号ｓ
と前記引算器３の出力信号ｄを乗算する乗算器、５は第
１のフリップフロップ１の出力信号ｂと前記乗算器４の
出力信号ｔを加算する加算器、６は前記加算器５の出力
信号ｕをメインクロックを２逓倍したクロック（ＤＣ
Ｋ）で遅延し信号ｖを出力する第３のフリップフロップ
である。
一例を示す。図１において、１は入力映像信号ａをメイ
ンクロックで遅延する第１のフリップフロップ、２は前
記第１のフリップフロップ１の出力信号ｂをメインクロ
ックで遅延する第２のフリップフロップ、３は前記第２
のフリップフロップ２の出力信号ｃから第１のフリップ
フロップ１の出力信号ｂを引算する引算器、４はスキュ
ーデータのＭＳＢをメインクロックに置き換えた信号ｓ
と前記引算器３の出力信号ｄを乗算する乗算器、５は第
１のフリップフロップ１の出力信号ｂと前記乗算器４の
出力信号ｔを加算する加算器、６は前記加算器５の出力
信号ｕをメインクロックを２逓倍したクロック（ＤＣ
Ｋ）で遅延し信号ｖを出力する第３のフリップフロップ
である。
【００２７】以上のように構成されたジッター補正回路
が、例えば図５（ａ）に示す画面の２ライン目の信号を
補正する場合の動作を、図２を用いて説明する。
が、例えば図５（ａ）に示す画面の２ライン目の信号を
補正する場合の動作を、図２を用いて説明する。
【００２８】まず、入力映像信号ａは第１のフリップフ
ロップ１に入力され、その出力信号ｂはメインクロック
（ＭＣＫ）の周期（１Ｔ）だけ遅延する。次に、前記第
１のフリップフロップ１の出力信号ｂは第２のフリップ
フロップ２に入力され、その出力信号ｃはメインクロッ
ク（ＭＣＫ）の周期（１Ｔ）だけ遅延する。そして引算
器３によって信号ｃから信号ｂを引いた出力信号ｄが得
られる。
ロップ１に入力され、その出力信号ｂはメインクロック
（ＭＣＫ）の周期（１Ｔ）だけ遅延する。次に、前記第
１のフリップフロップ１の出力信号ｂは第２のフリップ
フロップ２に入力され、その出力信号ｃはメインクロッ
ク（ＭＣＫ）の周期（１Ｔ）だけ遅延する。そして引算
器３によって信号ｃから信号ｂを引いた出力信号ｄが得
られる。
【００２９】この出力信号ｄに、スキューデータ（ここ
では「従来の技術」の欄での従来例と同じ”１１”（＝
０．７５）とする）のＭＳＢ（most significant bit）
をメインクロックに置き換えた信号ｓ（この場合”１
１”（＝０．７５）と”０１”（＝０．２５）とをくり
返す）を、乗算器４によって乗算し、出力信号ｔが得ら
れる。
では「従来の技術」の欄での従来例と同じ”１１”（＝
０．７５）とする）のＭＳＢ（most significant bit）
をメインクロックに置き換えた信号ｓ（この場合”１
１”（＝０．７５）と”０１”（＝０．２５）とをくり
返す）を、乗算器４によって乗算し、出力信号ｔが得ら
れる。
【００３０】例えば、出力信号ｄのデータが「８０」の
場合、メインクロックが”０”のときはスキューデー
タ”１１”（＝０．７５）のＭＳＢを”０”で変更し
た”０１”（＝０．２５）が信号ｓであるため、乗算器
４によって出力信号ｄのデータ「８０」に信号ｓの０．
２５が乗算され、出力信号ｔのデータは「２０」とな
る。またこれと同様に、メインクロックが”１”のとき
は出力信号ｄのデータ「８０」に信号ｓの”１１（＝
０．７５）”を乗算して、データが「６０」である出力
信号ｔを得る。
場合、メインクロックが”０”のときはスキューデー
タ”１１”（＝０．７５）のＭＳＢを”０”で変更し
た”０１”（＝０．２５）が信号ｓであるため、乗算器
４によって出力信号ｄのデータ「８０」に信号ｓの０．
２５が乗算され、出力信号ｔのデータは「２０」とな
る。またこれと同様に、メインクロックが”１”のとき
は出力信号ｄのデータ「８０」に信号ｓの”１１（＝
０．７５）”を乗算して、データが「６０」である出力
信号ｔを得る。
【００３１】この出力信号ｔと出力信号ｂを加算器５に
よって加算し，出力信号ｕが得られる。この出力信号ｕ
は第３のはフリップフロップ６に入力され、その出力信
号ｖはメインクロックを２逓倍したクロック（ＤＣＫ）
の周期（０．５Ｔ）だけ遅延する。
よって加算し，出力信号ｕが得られる。この出力信号ｕ
は第３のはフリップフロップ６に入力され、その出力信
号ｖはメインクロックを２逓倍したクロック（ＤＣＫ）
の周期（０．５Ｔ）だけ遅延する。
【００３２】このようなジッター補正回路を用いたと
き、信号の状態を図６（ｂ）に示す。原信号である入力
映像信号（○で示す）に対して、補正された信号（●で
示す）は、原信号からかけ離れていないことが、従来の
ジッター補正回路の図６（ａ）と比較して明らかであ
る。
き、信号の状態を図６（ｂ）に示す。原信号である入力
映像信号（○で示す）に対して、補正された信号（●で
示す）は、原信号からかけ離れていないことが、従来の
ジッター補正回路の図６（ａ）と比較して明らかであ
る。
【００３３】以上のように、本実施例で示したジッター
補正回路では原信号に近似する周波数特性の良い補正信
号を得ることができ、また１つのディジタルフィルタし
か用いないために回路規模を小さくすることができる。
補正回路では原信号に近似する周波数特性の良い補正信
号を得ることができ、また１つのディジタルフィルタし
か用いないために回路規模を小さくすることができる。
【００３４】
【発明の効果】本発明に関わるジッター補正回路は、水
平同期信号とメインクロックの位相差情報であるスキュ
ーデータのＭＳＢをメインクロックにおきかえた信号を
スキューデータの代わりに用いて、スキュー補正用ディ
ジタルフィルタにおいて信号処理を行うことにより、ス
キュー補正と補間処理を同時に行うため、回路規模を小
型化することができる。
平同期信号とメインクロックの位相差情報であるスキュ
ーデータのＭＳＢをメインクロックにおきかえた信号を
スキューデータの代わりに用いて、スキュー補正用ディ
ジタルフィルタにおいて信号処理を行うことにより、ス
キュー補正と補間処理を同時に行うため、回路規模を小
型化することができる。
【００３５】また１つのディジタルフィルタを用いて信
号処理を行うために、補正信号が原信号に近似するとい
う、周波数特性の劣化の小さい信号処理を行うことがで
きるので、画面を見やすくすることができる。
号処理を行うために、補正信号が原信号に近似するとい
う、周波数特性の劣化の小さい信号処理を行うことがで
きるので、画面を見やすくすることができる。
【図面の簡単な説明】
【図１】本発明の一実施例におけるジッター補正回路の
ブロック図
ブロック図
【図２】同ジッター補正回路の動作を示すタイミングチ
ャート図
ャート図
【図３】従来のジッター補正回路のブロック図
【図４】同ジッター補正回路の動作を示すタイミングチ
ャート
ャート
【図５】スキュー補正を説明するための図
【図６】（ａ） 従来のジッター補正回路によって処理
された信号を示す波形図 （ｂ） 本発明の一実施例であるジッター補正回路によ
って処理された信号を示す図
された信号を示す波形図 （ｂ） 本発明の一実施例であるジッター補正回路によ
って処理された信号を示す図
１、２、６ フリップフロップ ３ 引算器 ４ 乗算器 ５ 加算器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/38 - 5/46 H04N 5/91 - 5/956
Claims (1)
- 【請求項１】 入力された映像信号をメインクロックで
遅延する第１のフリップフロップと、前記第１のフリッ
プフロップの出力信号をメインクロックで遅延する第２
のフリップフロップと、前記第２のフリップフロップの
出力信号から第１のフリップフロップの出力信号を引き
算する引算器と、スキューデータのＭＳＢをメインクロ
ックに置き換えた信号と前記引算器との乗算を行う乗算
器と、第１のフリップフロップの出力信号と前記乗算器
の出力信号とを加算する加算器と、前記加算器の出力信
号をメインクロックを２逓倍したクロックで遅延する第
３のフリップフロップとを備えたことを特徴とするジッ
ター補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08841793A JP3351014B2 (ja) | 1993-04-15 | 1993-04-15 | ジッター補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08841793A JP3351014B2 (ja) | 1993-04-15 | 1993-04-15 | ジッター補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0746496A JPH0746496A (ja) | 1995-02-14 |
| JP3351014B2 true JP3351014B2 (ja) | 2002-11-25 |
Family
ID=13942220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08841793A Expired - Lifetime JP3351014B2 (ja) | 1993-04-15 | 1993-04-15 | ジッター補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3351014B2 (ja) |
-
1993
- 1993-04-15 JP JP08841793A patent/JP3351014B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0746496A (ja) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2612438B2 (ja) | ビデオ信号処理装置 | |
| JPS6231288A (ja) | 逐次走査表示装置 | |
| EP1176823A1 (en) | Image processing circuit | |
| JP3351014B2 (ja) | ジッター補正回路 | |
| JPH0795817B2 (ja) | 誤差補正付きデジタルテレビジョン信号処理装置 | |
| KR100275753B1 (ko) | 텔레비젼 시스템의 지터 보정장치 및 방법 | |
| JP3137709B2 (ja) | デジタル回路配置 | |
| JPH0316078B2 (ja) | ||
| US5302909A (en) | Non-linear signal processor | |
| JPS6346881A (ja) | デジタル輪郭補正回路 | |
| JP3757873B2 (ja) | ビットリダクション装置 | |
| JP2820222B2 (ja) | 画像信号処理装置 | |
| JP3428180B2 (ja) | 映像信号圧縮装置 | |
| JP3870022B2 (ja) | テレビジョン受像機 | |
| JP3415883B2 (ja) | 画像拡大圧縮回路 | |
| JPH0294965A (ja) | 輪郭補正方法及びディジタル輪郭補正回路 | |
| JPH0130347B2 (ja) | ||
| JP2632093B2 (ja) | ペデスタルレベル検出回路 | |
| JP2585762B2 (ja) | フィードバックくし形フィルタ | |
| JPS6188667A (ja) | カラ−テレビジヨン画質改善装置 | |
| KR100284423B1 (ko) | 디고스터 입력신호의 지터 보정방법 | |
| JPH0316079B2 (ja) | ||
| JPH0130348B2 (ja) | ||
| JP3257145B2 (ja) | 撮像装置 | |
| JP3441771B2 (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100920 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110920 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120920 Year of fee payment: 10 |