JPH0294965A - 輪郭補正方法及びディジタル輪郭補正回路 - Google Patents

輪郭補正方法及びディジタル輪郭補正回路

Info

Publication number
JPH0294965A
JPH0294965A JP63246474A JP24647488A JPH0294965A JP H0294965 A JPH0294965 A JP H0294965A JP 63246474 A JP63246474 A JP 63246474A JP 24647488 A JP24647488 A JP 24647488A JP H0294965 A JPH0294965 A JP H0294965A
Authority
JP
Japan
Prior art keywords
signal
output
image signal
contour
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63246474A
Other languages
English (en)
Inventor
Takahito Katagiri
片桐 孝人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63246474A priority Critical patent/JPH0294965A/ja
Publication of JPH0294965A publication Critical patent/JPH0294965A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明はテレビジョン信号処理システムに使用される
輪郭補正方法及びディジタル輪郭補正回路に関する。
(従来の技術) 近年、ディジタル集積回路の小型化・高速化・低価格化
に伴ない、テレビジョン受像機をはじめとするテレビジ
ョン信号処理システムにおいても、信号処理のディジタ
ル化が図られつつある。
信号処理をディジタル化すると、従来のアナログ回路技
術では困難であった画質改善技術の採用が可能となる。
このような画質改善技術の一つとして、輪郭補正が挙げ
られる。
一般に、受信される放送テレビジョン信号は伝送路の帯
域制限により解像度に寄与する高域成分が失われており
、いかに高解像度のテレビジョンカメラで撮像した画像
でも、受像機で表示した場合ぼけ感が生じ、特に輪郭部
で顕著である。このようなぼけ感を減少させ、画像の鮮
鋭度を向上させる技術が輪郭補正であり、これはディジ
タル回路技術により効果的に達成される。
第7図は従来の輪郭補正回路を示したもので、端子10
1にはディジタル化された画像信号slが人力される。
この画像信号S1は輪郭検出回路102.1サンプル分
の遅延量を有する単位遅延素子103及び加算器105
に供給される。単位遅延素子103の出力S2は単位遅
延素子104と加算器109に供給される。単位遅延素
子104の出力S3は加算器105に供給される。加算
器105の出力は乗算器106によりl/2倍され、信
号S4として減算器107に供給される。減算器107
では信号S4と82との減算処理が行なわれ、輪郭部強
調のための高域成分信号S5が?1#られる。この信号
S5は乗算器108において輪郭検出回路102からの
輪郭部検出信号S6による係数が乗じられ、信号S7と
して加算器109に供給される。加算器109では信号
S2と87の加算が行なわれることにより、高域成分の
振幅が強調された輪郭補正画像信号S8が出力端子11
0に送出される。
輪郭検出回路+02は信号利得の平坦部における不要な
雑音増加を防止するために、乗算器LO8での乗算係数
Kを制御する信号を発生する回路であり、単位遅延素子
121.減算W 122.絶対値回路123゜比較器1
24により構成される。減算器122からは差分出力S
9が得られ、その絶対値が絶対値回路123でとられる
。絶対値回路123の出力信号SIOは比較器124に
供給されて設定値1?Eと比較され、設定値1?Eとの
大小関係を示す信号、すなわち輪郭検出信号S6が得ら
れる。信号310が設定値1汀を越えた場合は輪郭部分
であるとし、越えない場合は輪郭成分でないものとする
第8図は第7図の回路の輪郭補正動作をサンプルデータ
の変化で示した図である。同図においてAは入力画像信
号Slを示しているが、サンプル遅延分を除けば信号S
2.S3も同じ形である。この信号Aは輝度レベルが低
レベルから高レベルにステップ状に変化する輪郭部を示
しているが、前述した帯域制限のため応答が急峻でなく
なっている。
第7図において、乗算器10[iでの乗算係数を172
とし、輪郭部分における乗算器IHでの乗算係数Kを1
とした場合の出力信号S7を表わしたのか第8図Bであ
る。
第8図Aのサンプルat−a[iの部分は、画像の輪郭
部であると判定され、他の部分は輪郭部でないと判定さ
れるから、第8図Bのサンプルbl(i=1.2.・・
・)は次式により表わされる。
bj =al −(a(J−1) +a(1+l) l
 /2(alか輪郭部である場合) bl −0(alが輪郭部でない場合)従って、加算器
109においては第8図A、Bの信号が加算され、出力
信号S8に相当する第8図Cの信号となる。
このように従来の輪郭補正回路では入力画像信号の輪郭
部の振幅を強調して出力することにより、画像の鮮鋭度
を上げている。しかしながら、このような方法では自然
性のある画質向上効果が得られにくいという問題がある
例えば第8図Cにおいて、ダイナミックレンジがサンプ
ルclのレベルからclのレベルまでであった場合、サ
ンプルc3と06はダイナミックレンジを完全にオーバ
ーするため、サンプルe3 、 cGはクリップされ、
c3はclのレベルに、またcGはclのレベルになっ
てしまう。このような場合には、出力信号S8は第8図
Cのようにはならず、第8図Aの信号と同じになってし
まい、実質的に輪郭補正がなされないのと同じ状態とな
る。このような出力信号のクリップを避けるためには、
輪郭補正回路の入力ダイナミックレンジに対して出力ダ
イナミックレンジを大きくとる必要があるが、これを実
現しようとすると回路規模の増大を招く。また、クリッ
プという問題が解決されたとしてもサンプルc3 、 
cGに現われるオーバーシュート、アンダーシュートは
テレビジ32画面上ではリンギングやブルーミング現象
となって現われ、不自然さを伴なうという問題がある。
(発明が解決しようとする課題) このように従来の輪郭補正回路では、入力画像信号の輪
郭部の振幅を強調しているため、不自然な画像となって
しまうという問題があった。
本発明は不自然さを伴なうことなく輪郭部の鮮鋭度を向
上させることができる輪郭補正方法及びディジタル輪郭
補正回路を提供することを目的とする。
[発明の構成] (課題を解決するための手段) 本発明による輪郭補正方法は、データレートがfsのデ
ィジタル入力画像信号を補間処理してデータレートが口
・fsのディジタル出力画像信号を生成する過程で、輪
郭部の前後での入力画像信号のサンプル点に対応する出
力画像信号のサンプル点のデータ間隔を長くし、輪郭部
での入力画像信号のサンプル点に対応する出力画像信号
のサンプル点のデータ間隔を短くすることにより、輪郭
補正された出力画像信号を得ることを特徴とする。
また、本発明に係る輪郭補正回路は周波数fsでサンプ
リングされたディジタル入力画像信号のサンプル間の差
分絶対値を得る第1の差分手段と、第1の差分手段の出
力のサンプル間の差分を得る第の差分手段と、第の差分
手段の出力のサンプル間の差分を得る第3の差分手段と
、入力画像信号を所定期間分記憶する容量を持ち、所定
期間毎に相捕的に書込み及び読出しを繰返す第1及び第
の記憶手段と、第1及び第の記憶手段から読出される信
号を前記所定期間毎に交互に切換えて出力する第1の選
択手段と、第3の差分手段の出力信号を所定期間分記憶
する容量を持ち、所定期間毎に相捕的に書込み及び読出
しを繰返す第3及び第4の記憶手段と、第3及び第4の
記憶手段から読出される信号を前記所定期間毎に交互に
切換えて出力する第の選択手段と、周波数fsのクロッ
ク信号のタイミングで前記第1〜第4のメモリの書込み
アドレスデータを発生する手段と、 周波数N−fs(Nは1より大きい整数)のクロック信
号を前記第の選択手段の出力信号に基づいて分周したタ
イミングで前記第1〜第4のメモリの読出しアドレスデ
ータを発生するとともに、該タイミングを示すタイミン
グ信号を発生する手段と、第1の選択手段の出力信号を
前記タイミング信号に従って遅延する少なくとも1段の
遅延手段と、この遅延手段の入出力信号に前記第の選択
手段の出力信号及び前記周波数n*fsのクロック信号
に基づいて制御された係数を乗じる乗算手段と、この乗
算手段の各出力信号を加算して輪郭補正された出力画像
信号を得る加算手段とを備えたことを特徴とする。
(作 用) 本発明では、出力画像信号の輪郭部における応答−が急
峻となることにより、輪郭補正がなされる。この場合、
従来のように輪郭部の前後での振幅を強調することは行
なわないので、振幅を大きくすることによる不自然を伴
なわずに、輪郭部が強調補正された鮮明度の高い画像が
得られる。
本発明のディジタル輪郭補正回路においては、第1〜第
3の差分手段による一連の処理によって、入力画像信号
の輪郭部では例えば負の値、逆に輪郭部の極く近傍では
正の値を持つ信号(以下、輪郭信号という)が得られる
。これら入力画像信号と輪郭検出信号とをそれぞれ第1
及び第の記憶手段と第3及び第4の記憶手段に書込んで
読出す際、読出しアドレス発生時に輪郭検出信号の正負
によって読出し間隔が制御される。すなわち、輪郭部で
は読出し間隔が短くされ、輪郭部の前後では大きな間隔
で読出される。この間隔の最小単位となる時間は1/n
−fsであり、従って最小間隔は1/n−fsである。
第1の選択手段を通して得られた入力画像信号は、前記
の遅延手段と乗算手段及び加算手段からなる補間処理部
によってn−fSのデータレートの信号に補間される際
、1/n−fS毎に係数が切換えられるが、データ間隔
の長短を表わす第の選択手段の出力によっても係数が制
御されているため、データ間隔の長短に応じた補間がな
される。このようにしてデータレートがfsのディジタ
ル入力画像信号をデータレートがn−fSのディジタル
出力画像信号に補間処理しつつ、輪郭部での入力画像信
号のサンプル点に対応する出力画像信号のサンプル点の
データ間隔を短くすることができ、輪郭部の立上り・立
下りが急峻な輪郭補正された出力画像信号が得られるこ
とになる。
(実施例) まず、本発明における輪郭補正の基本原理について第2
図を用いて簡単に説明する。第2図(a)は周波数fs
でサンプリングされたディジタル画像信号であり、(b
)は本発明による輪郭補正を行なった後の画像信号であ
る。(a)に示されるように、例えばx3〜x5のサン
プル近傍がステップ状に立上っており、これは画像では
輪郭部に相当している。ここで、立上りの直前(サンプ
ルx2とx3の間)及び直後(サンプルX5とx6の間
)のサンプリングデータの間隔を広げてやると、(b)
のようにx3〜x5の間の応答が急峻となり、輪郭補正
がなされる。但し、このサンプリングデータの間隔には
制限があり、2つのデータ間隔Tは0 < T < 2
 / f sでなければならない。
本実施例ではディジタル画像信号のサンプリングレート
をfs−”n*fsにする補間処理を行ないながら、上
記の処理を行なう(第2図の場合はn−3)。この場合
、2つのデータ間隔は1/n・fs 〜(3n−2) 
/n−fsの(3n −2)通りであり、n−3の場合
は1 / 3 f s  〜7/3fsの7通りとなる
。そして、X印の部分については、前後のデータから補
間して作り出す。
第1図は本発明の一実施例に係るディジタル輪郭補正回
路のブロック図である。同図において、入力端子1には
サンプリングレートfsのディジタル画像信号(以下、
入力画像信号という)2が入力され、縦続接続された2
つの111位遅延素子3゜5へ順次供給される。単位遅
延素子3から出力される入力画像信号は、ラインメモリ
”31.32(第1及び第の記憶手段)に供給される。
入力画像信号2と単位遅延索子3の出力信号は試算器7
により差分演算され、絶対値回路9によって1次差分絶
対値信号10が生成される。単位遅延素子3と減算器7
及び絶対値回路9によって、第1の差分手段が構成され
ている。
この1次差分絶対値信号10は単位遅延素子11と減算
器13からなる第の差分手段に入力され、2次差分信号
14が生成される。この2次差分信号14は正規化RO
M15に入力される。
一方、単位遅延素子3.5の入出力信号2.4゜6は、
最大値・最小値選択回路24へも入力され、これら3つ
の信号の最大値信号25と最小値信号26が生成される
。これらの最大値信号25と最小値信号26は減算器2
7において差分をとられ、この差分信号28も正規化R
OM15へ入力される。正規化ROM15は2次差分信
号14を差分信号28によって正規化し、低ビツトレー
ト化して出力する。すなわち、2次差分信号14の太き
さは、輪郭部のコントラストに大きく影響するが、これ
を差分信号28によって正規化ROM15で割算するこ
とにより正規化を行なっている。
正規化ROM15の出力信号16は単位遅延素子17に
入力され、加算器19によって信号16と単位遅延素子
17の出力信号23とが加算される。加算器19の出力
信号20は比較器21において正負判定され、その判定
信号が単位遅延索子22により遅延される。この単位遅
延素子22の出力信号29は、ラインメモリ39.40
に供給される。また、正規化ROM15の出力信号16
は単位遅延素子17と減算器18からなる第3の差分手
段によって差分され、3次差分信号30(これは前記し
た輪郭検出信号に相当する)となる。この3次差分信号
30はラインメモリ35゜36(第3及び第4の記憶手
段)に供給される。
なお、単位遅延素子3,5.11,17.22はいずれ
も1サンプル分遅延するもので、シフトレジスタにより
構成され、全て周波数fsのクロックレートで動作する
第3図は以上説明した部分の一連の処理を示すタイムチ
ャートであり、(a)は入力画像信号2、(b)は1次
差分絶対値信号10.(c)は正規化ROM15の出力
信号を示している。(C)の信号は±2の範囲で5レベ
ル動き、この値の大きさが入力画像信号2の各サンプリ
ングデータの移動量となっている。例えば入力画像信号
2のサンプルX3は(C)のC3に対応しているが、こ
の値は「+2」となっているので、x3のデータは2/
3fs間隔だけ右に移動する。逆にサンプルX5に対応
するC5は「−2」となっており、これはX5が左に2
 / 3 f s間隔だけ左に移動することを意味する
第3図において(d)は3次差分信号30を示し、(C
)は判定信号29を示している。従って、例えば(d)
のd2.d3のデータ値は「+2」となっているが、こ
れは(a)のサンプルx2とx3との間隔を3 / 3
 f sから(3+2)/3fsへ広げることを意味し
ている。(e)はデータを補間する際の補助信号として
用いるが、°これについては後述する。
ラインメモリ31及び32.43及び34.35及び3
6の6対はそれぞれ相捕的に書込み・読出しを繰返すよ
うに制御される。すなわち、第1図の端子67に入力画
像信号のラインが奇数ラインか偶数ラインかを示すライ
ン識別信号68が入力され、このライン識別信号68に
よって切換回路69(第3の選択手段)は例えば奇数ラ
インの場合にはライトアドレス発生回路64の出力信号
66を信号71として出力するとともに、リードアドレ
ス発生回路62の出力信号63を信号70として出力す
る。逆に偶数ラインの場合には、切換回路69はライト
アドレス発生回路64の出力信号66を信号70として
出力するとともに、リードアドレス発生回路62の出力
信号63を信号71として出力する。信号70はライシ
ンそりB1.33.35にアドレス信号として供給され
、信号71はラインメモリ32.34.36にアドレス
信号として供給される。
ラインメモリ41.42の出力信号はセレクタ43(第
1の選択手段)に人力され、ライン識別信号68に従っ
て、現在読出し側にある方のラインメモリの出力信号が
選択出力される。同様にラインメモリ33.34の出力
信号はセレクタ44に、またラインメモリ35.36の
出力信号はセレクタ45(第の選択手段)にそれぞれ入
力され、上述と同様に読出しサイクルにあるいずれか一
方のラインメモリの出力信号が選択出力される。
ここで、ライトアドレス発生回路64では周波数1 /
 f sのクロック信号65によって一定の周期を持つ
ライトアドレス信号66を出力しているが、リードアド
レス発生回路62はタイミング発生回路59から出力さ
れるタイミング信号60をクロックとして動作している
。タイミング発生回路59は本実施例では周波数3fs
のクロック信号61を入力とし、セレクタ45の出力信
号48の大きさに従ったパルス間隔を持つタイミング信
号60を発生する。この動作を第4図のタイムチャート
に示す。
第4図において、(a) (b) (e)はラインメモ
リ31〜36へ書込まれる画像信号6と判定信号29及
び3次差分信号30の関係を示している。従って、アド
レス信号70.71で指定されたアドレスでは例えばx
 4 、d 4,5 、e 3.4は同時に書込み・読
出しが行なわれる。また、(b)の下に()を付して示
した数字は3次差分信号30の値を表わしている。タイ
ミング発生回路59では(d)に示す周波数3fsのク
ロック信号により動作し、(b)を設定値として(f)
に示すタイミング信号60を出力している。タイミング
発生回路59は例えば第6図に示すようにカウンタ81
、ANDゲート82、ROM83及びフリップフロップ
84によって構成される。ROM83は信号48をカウ
ンタ81の設定値に変換するもので、例えば信号48の
値が「0」であればD、「+2」であればB、r−2J
であればF(いずれも4ビツトへキサ)にそれぞれ変換
する。カウンタ81はROM83による設定1直85を
ロードしながらカウントし、係数制御回路58に対して
カウンタ出カフ4とキャリー信号86を出力する。キャ
リー信号86は第4図(C)に示すようにフリップフロ
ップ84において周波数3fsのクロック信号61でラ
ッチされ、さらにANDゲート82で3fsのクロック
信号61との論理積がとられた後、タイミング信号60
として出力される。
ラインメモリ31〜36の書込み・読出し時に第4図(
b)に示す3次差分信号30が先行しているのは、カウ
ンタ81のロードに相当する信号85が先行していなけ
ればならない理由による。
この結果、第4図(「)に示すタイミング信号60をク
ロックとして動作するリードアドレス発生回路62から
出力されるアドレスデータ63によって、ラインメモリ
31〜36の各出力信号はセレクタ43,44.45を
介して、第4図(D (h) (g)に示すようなタイ
ミング関係の信号46,47゜48として取出される。
セレタク43の出力信号46は、遅延手段であるシフト
レジスタ49へも入力される。シフトレジスタ49はタ
イミング信号60をクロックとして動作しており、その
出力信号50は第4図(j)に示すタイミングとなる。
この信号50及び信号46は乗算器51.52に入力さ
れ、係数制御回路58から出力される係数制御信号73
によって与えられる係数が乗じられる。乗算器51.5
2の出力信号は加算器55により加算され、この加算器
55の出力信号56出力端子57へ輪郭補正後の出力画
像信号として送出される。シフトレジスタ49と乗算器
51.52及び加算器55によって捕間回路72が構成
されている。
係数制御回路58ではタイミング発生回路59から出力
される信号74と、セレクタ44から出力される判定信
号47及びセレクタ45から出力される3次差分信号4
8によって、例えば第5図に示すように乗算651.5
2の係数制御を行なう。第5図について説明すると、例
えば輪郭補正動作が行なわれないような領域、すなわち
3次差分信号d n、11がゼロの領域では、信号74
は1 / 3 f s間隔でD−E−Fのように値を変
える。
従って、最初の1 / 3 f s期間はxn、すなわ
ち乗算器51の係数は「l」、乗算器52の係数は「0
」、次の1 / 3 f s期間は乗算器51の係数は
「2/3」、乗算器52の係数は「1/3」、最後の1
 / 3 f s期間は乗算器51の係数は「l/3」
、乗算器52の係数は「2/3」というように制御され
、直線補間動作が行なわれる。
一方、入力画像信号の輪郭部、例えば第3図に示すX4
のサンプル点のような場合、d n、 d n+1(−
d 4,5)は「−2」となるから、サイクル期間は1
/3 fsが1回(信号74もFのみ)となり、乗算器
51の係数が「1」、乗算器52の係数が「0」で、x
nすなわちx4がそのまま出力される。輪郭部周辺、例
えばd n、n+1が「+1」の場合(但し、第3図の
人力映像信号(a)にはこれに相当するようなサンプル
点は示されていない)、信号74はC−D−E−Fのよ
うに変化するが、判定信号47の値も参考にされ、en
、cn+lかの値が「1」であれば出力画像信号56が xn−+xn−(2xn+Xn+1)/3−” (xn
 +2Xn+1 ) /3となるように乗算器51.5
2の係数が制御される。
以上のような輪郭補正処理によって、出力画像信号56
は第3図(r)に示すように、同図(a)に示した入力
画像信号2に比較して輪郭部の立上り・立下りが急峻な
波形となる。
[発明の効果] 本発明によれば、データレートがfsの入力画像信号を
n−fsの信号に補間処理する過程で、輪郭部の前後で
の入力画像信号のサンプル点に対応するサンプル点のデ
ータ間隔を長くし、輪郭部での入力画像信号のサンプル
点に対応するサンプル点のデータ間隔を短くすることに
より、信号の振幅を制御することなく、輪郭部でのq上
り・立下りの急峻な出力画像信号を生成するため、振幅
を大きくした場合のようなブルーミング現象等の弊害を
伴なうことなく、自然な輪郭補正を行なうことが1能と
なる。
【図面の簡単な説明】
第1図は本発明の一実施例に係るディジタル輪郭補正回
路のブロック図、第2図は同実施例の動作原理を示す図
、第3図及び第4図は同実施例の動作を説明するための
タイムチャート、第5図は同実施例における乗算係数の
制御態様を示す図、第6図は第1図におけるタイミング
発生回路の具体例を示す図、第7図は従来の輪郭補正回
路の一例を示す図、第8図は第7図の動作を説明するた
めの図である。 1・・・入力端子、2・・・ディジタル入力画像信号、
3.7.9・・・第1の差分手段、11.13・・・第
の差分手段、17.18・・・第3の差分手段、31゜
32・・・第1及び第の記憶手段、35.36・・・第
3及び第4の記憶手段、43・・・第1の選択手段、4
5・・・第の選択手段、56・・・出力画像信号、59
・・・タイミング発生手段、62・・・リードアドレス
発生手段、64・・・ライトアドレス発生手段、69・
・・第3の選択手段、49・・・遅延手段、511゜5
2・・・乗算手段、55・・・加算手段、72・・・補
間手段。 出願人代理人 弁理士 鈴江武彦 ×6 ×7 ×8 ×9 ○XXXXQXX○X XI       X12 ’/3ts 第 図 第 図

Claims (2)

    【特許請求の範囲】
  1. (1)データレートがfsのディジタル入力画像信号を
    補間処理してデータレートがn・fsのディジタル出力
    画像信号を生成する過程で、輪郭部の前後での入力画像
    信号のサンプル点に対応する出力画像信号のサンプル点
    のデータ間隔を長くし、輪郭部での入力画像信号のサン
    プル点に対応する出力画像信号のサンプル点のデータ間
    隔を短くすることにより、輪郭補正された出力画像信号
    を得ることを特徴とする輪郭補正方法。
  2. (2)周波数fsでサンプリングされたディジタル入力
    画像信号のサンプル間の差分絶対値を得る第1の差分手
    段と、 第1の差分手段の出力のサンプル間の差分を得る第2の
    差分手段と、 第の差分手段の出力のサンプル間の差分を 得る第3の差分手段と、 前記入力画像信号を所定期間分記憶する容量を持ち、所
    定期間毎に相補的に書込み及び読出しを繰返す第1及び
    第2の記憶手段と、 第1及び第2の記憶手段から読出される信号を前記所定
    期間毎に交互に切換えて出力する第1の選択手段と、 第3の差分手段の出力信号を所定期間分記憶する容量を
    持ち、所定期間毎に相補的に書込み及び読出しを繰返す
    第3及び第4の記憶手段と、第3及び第4の記憶手段か
    ら読出される信号を前記所定期間毎に交互に切換えて出
    力する第2の選択手段と、 周波数fsのクロック信号のタイミングで前記第1〜第
    4のメモリの書込みアドレスデータを発生する手段と、 周波数N・fs(Nは1より大きい整数)のクロック信
    号を前記第2の選択手段の出力信号に基づいて分周した
    タイミングで前記第1〜第4のメモリの読出しアドレス
    データを発生するとともに、該タイミングを示すタイミ
    ング信号を発生する手段と、 前記第1の選択手段の出力信号を前記タイミング信号に
    従って遅延する少なくとも1段の遅延手段と、 この遅延手段の入出力信号に前記第2の選択手段の出力
    信号及び前記周波数n・fsのクロック信号に基づいて
    制御された係数を乗じる乗算手段と、 この乗算手段の各出力信号を加算して輪郭補正された出
    力画像信号を得る加算手段とを備えたことを特徴とする
    ディジタル輪郭補正回路。
JP63246474A 1988-09-30 1988-09-30 輪郭補正方法及びディジタル輪郭補正回路 Pending JPH0294965A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63246474A JPH0294965A (ja) 1988-09-30 1988-09-30 輪郭補正方法及びディジタル輪郭補正回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63246474A JPH0294965A (ja) 1988-09-30 1988-09-30 輪郭補正方法及びディジタル輪郭補正回路

Publications (1)

Publication Number Publication Date
JPH0294965A true JPH0294965A (ja) 1990-04-05

Family

ID=17148938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63246474A Pending JPH0294965A (ja) 1988-09-30 1988-09-30 輪郭補正方法及びディジタル輪郭補正回路

Country Status (1)

Country Link
JP (1) JPH0294965A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH046960A (ja) * 1990-04-24 1992-01-10 Matsushita Electric Ind Co Ltd 映像信号処理装置
JPH0410773A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 輪郭強調回路
JPH05316392A (ja) * 1992-05-14 1993-11-26 Matsushita Electric Ind Co Ltd 輪郭補正装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH046960A (ja) * 1990-04-24 1992-01-10 Matsushita Electric Ind Co Ltd 映像信号処理装置
JPH0410773A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 輪郭強調回路
JPH05316392A (ja) * 1992-05-14 1993-11-26 Matsushita Electric Ind Co Ltd 輪郭補正装置

Similar Documents

Publication Publication Date Title
KR100582287B1 (ko) 화상처리장치
KR950001562B1 (ko) Tv의 화면 종횡비 변환방법 및 장치
JPH0662283A (ja) ビデオ信号のノイズ低減システム
JPH0294965A (ja) 輪郭補正方法及びディジタル輪郭補正回路
JP3132055B2 (ja) 画像処理装置および画像処理方法
JP2835098B2 (ja) ゴースト除去装置
KR970002698B1 (ko) 영상신호변환장치 및 이와 협동하는 잡음저감장치
JPS6346881A (ja) デジタル輪郭補正回路
US7250981B2 (en) Video signal processor and video signal processing method which interpolate a video signal using an interpolation factor based on phase information of a selected clock
JP2820222B2 (ja) 画像信号処理装置
JPH05236299A (ja) デジタルビデオ信号処理装置およびその方法
JPS626387B2 (ja)
JPS61152171A (ja) デイジタル化ゴ−スト除去装置
JP2979712B2 (ja) フィルタ装置
JP2532775B2 (ja) 電子ズ―ム回路
JP3292233B2 (ja) 補間処理回路
JPS61152174A (ja) ディジタル等化回路
JP2005012740A (ja) 画像処理装置および画像処理方法
JP3578313B2 (ja) デジタル信号処理回路
JPH037477A (ja) 輪郭補正回路
JPH0518308B2 (ja)
JP3310143B2 (ja) 映像圧縮伸張処理装置
JP3351014B2 (ja) ジッター補正回路
JP2001257996A (ja) 画像縮小フィルタ
JPH0888783A (ja) 波形等化器の制御方法