KR970002698B1 - 영상신호변환장치 및 이와 협동하는 잡음저감장치 - Google Patents

영상신호변환장치 및 이와 협동하는 잡음저감장치 Download PDF

Info

Publication number
KR970002698B1
KR970002698B1 KR1019930015153A KR930015153A KR970002698B1 KR 970002698 B1 KR970002698 B1 KR 970002698B1 KR 1019930015153 A KR1019930015153 A KR 1019930015153A KR 930015153 A KR930015153 A KR 930015153A KR 970002698 B1 KR970002698 B1 KR 970002698B1
Authority
KR
South Korea
Prior art keywords
output
memory
multiplier
video signal
signal
Prior art date
Application number
KR1019930015153A
Other languages
English (en)
Other versions
KR940006405A (ko
Inventor
요스케 이자와
나오지 오쿠무라
Original Assignee
마쯔시다덴기산교 가부시기가이샤
모리시타 요이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4233077A external-priority patent/JPH0662335A/ja
Priority claimed from JP4229618A external-priority patent/JPH0678277A/ja
Application filed by 마쯔시다덴기산교 가부시기가이샤, 모리시타 요이찌 filed Critical 마쯔시다덴기산교 가부시기가이샤
Publication of KR940006405A publication Critical patent/KR940006405A/ko
Application granted granted Critical
Publication of KR970002698B1 publication Critical patent/KR970002698B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/47—End-user applications
    • H04N21/472—End-user interface for requesting content, additional data or services; End-user interface for interacting with content, e.g. for content reservation or setting reminders, for requesting event notification, for manipulating displayed content
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Databases & Information Systems (AREA)
  • Human Computer Interaction (AREA)
  • Picture Signal Circuits (AREA)
  • Television Systems (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용없음.

Description

영상신호변환장치 및 이와 협동하는 잡음저감장치
제 1 도는 본 발명의 일실시예에 의한 영상신호변환장치의 회로도.
제 2 도는 제 1 도의 실시예의 동작을 설명하기 위한 타이밍차트.
제 3 도는 제 1 도의 실시예에 있어서의 입력신호와 출력신호의 관계를 표시한 그래프.
제 4 도는 본 발명의 제2실시예의 회로도.
제 5 도는 제 4 도의 실시예를 설명하기 위한 타이밍차트.
제 6 도는 제 4 도의 실시예에 있어서의 입력신호와 출력신호의 관계를 표시한 그래프.
제 7 도는 본 발명의 제3실시예의 회로도.
제 8 도는 제 7 도의 어드레스발생회로의 동작을 설명하는 타이밍차트.
제 9 도는 제 7 도의 잡음저감동작을 설명하기 위한 파형도.
제 10 도는 제 7 도의 실시예의 동작을 설명하기 위한 타이밍차트(그의 1).
제 11 도는 제 7 도의 실시예의 동작을 설명하기 위한 타이밍차트(그의 2).
제 12 도는 제 7 도의 실시예에 있어서의 입력신호와 출력신호의 관계를 표시한 그래프.
* 도면의 주요부분에 대한 부호의 설명
1 : 라인메모리 4,107 : 카운터
5,8,102,108,114 : 승산기 6,9,109,110,115 : 가산기
7,101,103,113 : 감산기 10 : 스위치회로
111 : 선택기 112 : 어드레스발생기(회로)
116 : 보간필터 120 : 메모리
본 발명은, 입력영상신호의 수평표시의 길이를 디스플레이의 종횡비에 따라서 변화시키는 영상신호변환장치 및 이 영상신호변환장치와 협동하는 잡음저감장치에 관한 것이다.
텔레비젼수상기의 발전의 한 경향으로, 대형화, 그리고 고화질화가 있다.
최근에는, 고화질 텔레비젼수상기 등의 종횡비 16:9의 디스플레이장치도 실용화의 단계로 진입해 왔다. 이와같은 종횡비 16:9의 디스플레이장치에 NTSC방식으로 대표되는 통상적인 종횡비 4:3의 텔레비젼신호를 표시하면, 아주 둥글어야할 영상이 가로길이가 긴 원으로 변형하므로, 영상을 바르게 묘출하기 위하여, 영상신호의 수평표시(horizontal display)의 길이를 변환할 수 있는 영상신호변환장치가 필요하다. 또, 고화질화의 요망을 충족하려면, 영상을 클리어하게 하는 잡음저감장치도 중요하다.
보통의 영상신호변환장치의 일예는 다음과 같은 장치이다. 즉, 그 장치는, 영상신호의 데이터를 기록어드레스신호에 동기해서 기억하고, 기억한 데이터를 판독어드레스신호에 동기해서 판독한다. 이 장치에 있어서 판독어드레스신호와 기록어드레스신호의 주파수를 다르게 하면, 영상신호의 수평표시의 길이를 변화시킬 수 있다.
그러나 이 방법은, 주파수가 다른 클록을 필요로 하므로 장치의 구성이 복잡하게 되고, 또한, 클록상호간의 간섭이 발생하기 쉬워서 이러한 대책은 곤란함이 있을 수 있다.
본 발명의 목적은, 종횡비가 다른 대형 디스플레이장치에 통상의 텔레비젼영상을 정확한 형상으로 그리고 클리어하게 묘출하기 위하여 유용한 영상신호변환장치, 잡음저감장치, 그리고 잡음저감기능을 가진 영상신호변환장치를 제공하는데 있다.
본 발명의 다른 목적은, 수평시간축이 압축 또는 신장된, 클리어한 영상신호가 1개의 클록의 사용에 의해서 얻게 되는 영상신호변환장치, 잡음저감장치, 그리고 잡음저감기능을 가진 영상신호변환장치를 제공하는데 있다.
본 발명의 또다른 목적은, 회로구성이 간단하고, 조정이 용이한 영상신호변환장치, 잡음저감장치, 그리고 잡음저감기능을 가진 영상신호변환장치를 제공하는데 있다.
본 발명의 하나의 바람직한 실시형태는 입력영상신호데이터를 기억하는 메모리와, 상기 메모리의 영상신호의 변환율과 소정주파수의 클록의 양자에 따라서 특정된 어드레스와 그 다음의 어드레스에 기억되어 있는 영상신호데이터를 판독하고, 또한 상기 메모리로부터 판독된 영상신호데이터를 보간하기 위해 사용하는 계수를 제공하는, 이하 어드레스신호 발생장치라고 하는 수단과, 상기 판독된 영상신호데이터를 상기 계수를 사용하여 보간 계산해서, 변환된 영상신호를 얻을 수 있는, 이하 보간필터라고 하는 수단을 구비하고 있으며, 상기 메모리의, 영상신호데이터의 기억 및 판독은 일정한 주파수의 클록을 사용해서 행하여지나 1수평표시중의 판독되는 어드레스(복수)의 수는 영상신호의 변환율에 따라서 변화하므로, 그 결과 변환된 영상신호의 1수평표시의 길이는 입력영상신호의 그것과는 다르게 되어 있다.
본 발명의 상세한 구성과 효과는, 이하의 상세한 설명에서 보다 명백하게 될 것이다.
이하 본 발명의 실시예에 대해서 첨부도면을 참조하면서, 상세히 설명한다.
제 1 도는 본 발명의 일실시예의 영상신호변환장치의 회로도를 표시하고 있다.
제 1 도에 있어서, 라인메모리(1)은 입력신호를 어드레스 0으로부터 차례로 기억하고, 판독할때는 지정된 어드레스가 An이면, An의 데이터 Dn과 그 인부의 어드레스 An+1의 데이터 Dn+1이 판독된다. 카운터(4)는 영상신호의 수평샘플링 펄스수를 0으로부터 1개씩 카운트한다. 승산기(5)는 부여되는 제 1 의 기준치와 카운터(4)의 출력치를 승산한다. 가산기(6)은 승산기(5)의 출력의 정수부와 카운터(4)의 출력을 가산하고, 그 가산출력은 라인메모리(1)의 판독어드레스지정에 사용된다. 감산기(7)은 라인메모리(1)의 출력 Dn으로부터 Dn+1을 감산한다. 승산기(8)은 감산기(7)의 출력과 승산기(5)의 출력의 소수부를 승산한다. 가산기(9)는 라인메모리(1)의 출력 Dn와 승산기(8)의 출력을 가산해서 출력신호를 얻는다.
제 1 도의 회로는 다음과 같이 동작한다(제 2 도 참조). 이하의 설명에서는, 설명의 편의상, 제 1 의 기준치는 1/3로 한다. 먼저, 입력신호는 라인메모리(1)에 그 어드레스 0으로부터 차례로 기억시킨다. 다음에, 카운터(4)가 0으로부터 1개씩 카운트한 값과 기준치가 승산기(5)에 의해서 승산되고, 승산출력이 생성된다. 이 승산출력은 정수부와 소수부로 나누어서 사용한다. 정수부는 가산기(6)에 의해서 카운터(4)의 출력에 가산되고, 이 가산출력이 라인메모리(1)의 판독어드레스의 지정에 사용된다. 지정된 어드레스 An와 그 인부의 어드레스 An+1에 기억되어 있는 데이터 Dn와 Dn+1의 2개의 데이터가 판독되고, 감산기(7)에 부여된다.
감산기(7)은 부여된 2개의 데이터의 차의 값을 승산기(8)로 보낸다. 승산기(8)은 이 차의 값에 승산기(5)의 출력의 소수부를 승산한다. 가산기(9)는 승산기(8)의 출력을 라인메모리(1)로부터 판독된 데이터 Dn에 가산한다. 그 결과, 제 3 도에 표시한 압축된 영상신호가 얻어진다. 상기한 바와같이, 라인메모리(1)로부터 판독한 데이터를 보간하므로서, 영상신호의 압축이 1개의 클록의 사용만으로 행하여진다.
상기 설명에 있어서 편의상, 1/3로 한 제 1 의 기준치는 1/3로 한정되는 것은 아니고, 0~1 사이의 임의의 수를 사용할 수 있다. 입력영상신호의 변환율은, 제 1 의 기준치를 x로 하면 1/(x+1)로 주어진다.
제 4 도는 본 발명의 제2실시예를 표시한다. 제 1 도의 실시예와 제 4 도의 제2실시예의 상이점은, 카운터(4)의 출력과 제 2 의 기준치와의 어느 하나를 선택할 수 있는 스위치회로(10)을 형성한 것이다. 제1실시예의 동작과의 상위는 스위치회로(10)에 의해서 제 2 의 기준치를 선택하였을 경우이다. 제 5 도는 그 상태에 있어서의 동작을 표시하고 있다. 제 1 의 기준치는 4/5, 제 2 의 기준치는 0으로 하고 있다. 제 2 도의 제1실시예와의 상위점은 승산기(5)의 출력의 정수부가 그대로 판독어드레스를 저장하는 것이다.
같은 어드레스를 반복하여 판독하므로서, 제 6 도에 표시한 바와같은 신장된 영상신호가 출력으로서 얻어진다. 상기한 바와같이, 제2실시예의 회로는, 압축과 신장의 2개의 기능을 1개의 스위치회로에 의해서 절환할 수 있다.
제 4 도에 있어서, 제 1 의 기준치는 0~1 사이의 임의의 값으로 설정할 수 있다. 제 1 의 기준치를 y로 하면, 입력영상신호의 수평신장율은 1/y로 주어진다. 제 2 의 기준치는 임으로 설정할 수 있고, 그 값에 따라서, 확대하는 부분이 결정된다.
제 7 도는 본 발명의 제3실시예를 표시한다. 제 7 도에는 잡음저감회로가 포함되어 있다. 제 7 도에 있어서, 감산기(101)은 영상입력신호 a로부터 메모리(120)에 격납되어 있는 신호를 감산한다. 승산기(102)는 감산기(101)의 출력신호 b에 제 3 의 기준치 B를 승산한다. 기준치 B에는, 잡음의 저감률에 대응한 값(0~1.0)이 설정되고, 그 값은 잡음의 발생빈도나 성질에 의해서 결정된다. 감산기(103)은 입력신호 a로부터 승산기(102)의 출력신호 c를 감산한다. 어드레스발생회로(112)는 메모리(120)의 어드레스를 선택하고, 신호의 기록 및 판독을 제어한다. 상기한 감산기(101)과 (103), 승산기(102), 메모리(120), 그리고 어드레스발생기(112)는, 잡음저감장치를 구성하고 있다.
어드레스발생회로(112)는, 카운터(107), 승산기(108), 가산기(109)와 (110), 그리고 선택기(111)을 구비하고 있다. 카운터(107)은 영상신호의 수평샘플링펄스수를 계수한다. 승산기(108)은 카운터(107)의 출력 e에 기준치 A를 승산한다. 기준치 A는 영상신호의 변환율을 결정하는 값으로서, 그값이 0이면 무변환, 1에 부근하면 변환율이 크게 된다. 가산기(109)는 카운터(107)의 출력 e에 승산기(108)의 출력신호와 정수부를 가산한다. 가산기(110)은 가산기(109)의 출력에 정수 1을 가산한다. 선택기(111)은, 카운터(107)의 출력 e를 메모리(120)의 기록어드레스 Aw(n)로 하고, 가산기(109),(110)의 출력신호를 메모리(120)의 판독어드레스 A1(n), A2(n)로 하고, 이들 기록 및 판독어드레스를 시분할로 선택한다. 선택기(111)은 절환회로를 포함하며, 외부로부터 입력되는 선택신호에 의해서, 기록 및 판독하여 어드레스를 선택해서, 메모리(120)을 제어한다.
감산기(113)은 메모리(120)으로부터 제 2 의 출력신호 D2(n)로부터 제 1 의 출력신호 D1(n)을 감산한다. 제 1 의 출력신호 D1(n)은 메모리(120)으로부터 판독하고 어드레스 A1(n)에 의해서 판독된 신호이며, 제 2 의 출력신호 D2(n)은 메모리(120)으로부터 판독하고 어드레스 A2(n)에 의해서 판독된 신호이다.
승산기(114)는 감산기(113)의 출력 h에 승산기(108)의 출력신호의 소수부 g를 승산한다. 가산기(115)는 승산기(114)의 출력신호 j에 제 1 의 출력신호 D1(n)를 가산해서 출력신호를 얻는다. 상기한 감산기(113), 승산기(114), 그리고 가산기(115)는 영상신호변환장치의 보간필터(116)을 구성하고 있다.
메모리(120)은, 영상입력신호 d를 유지하고, 선택기(111)로부터 공급되는 어드레스신호에 의해서 제1~제 3 의 출력신호 D(n)~D3(n)이 판독된다.
영상신호의 1수평라인을 격납하는 라인메모리로서, 예를들면 듀얼포오트메모리를 사용해서 구성할 수 있다. 출력신호 D1(n)은 1라인을 n에 있어서 샘플링한 영상신호로서, 지연하는 일없이 판독어드레스 A1(n)에 의해서 메모리(120)으로부터 판독된다. 출력신호 D2(n)은 출력신호 D1(n) 보다도 1샘플링점만큼 지연된 영상신호이다. 출력신호 D3(n)의 감산기(103)의 출력신호 d를 1라인 지연한 신호이고, 감산기(101)의 감산입력단자에 부여된다. 카운터(107)은 출력 e를 기록어드레스 Aw(n) 및 판독어드레스 A3(n)로서 선택기(111)에 부여한다.
제 7 도의 회로는 다음과 같이 동작한다(제 8 도, 제 9 도, 제 10 도 그리고 제 11 도 참조). 감산기(101)은 영상입력신호 a로부터 메모리(120)으로부터 판독된 1라인 앞의 제 3 의 출력신호 D3(n)을 감산하다. 이때, 어드레스발생회로(112)는 제 8 도(2), 제 10 도(1), 그리고 제 11 도(1)에 표시한 바와같은 어드레스신호를 발생하고 있으며, 제 8 도(6)에 표시한 펄스에 의해서 판독 및 기록을 행한다.
제 8 도(6)에 있어서, OT~(3/4)T가 판독기간이며, (3/4)T~1T가 기록기간이다. 선택기(111)에 선택신호가 부여되면, 제 8 도(2)~(4)에 표시한 어드레스신호가 차례로 선택되고, 제 8 도(5)에 표시한 순서로 각 어드레스신호가 메모리(120)에 부여된다.
제 9 도(1)에 표시한 바와같은 잡음을 포함한 신호 a가 입력되었을 경우, 감산기(101)은 입력신호 a로부터 메모리(120)에 유지되고 있는 1라인 앞의 신호 D3(n)(제 9 도(2)참조)을 감산하고, 제 9 도(3)에 표시한 바와 같은 잡음 b를 추출한다. 승산기(102)는, 기준치 B를 예를들면 1/2로 하였을 경우, 제 9 도(4)에 표시한 바와같은 출력 c를 만든다. 감산기(103)은 입력신호 a로부터 승산기(102)의 출력 c를 감산하고, 제 9 도(5)에 표시한 바와같은 신호 d 를 생성한다. 어드레스발생회로(112)는 어드레스신호를 발생하고, 기록펄스가 로우(L)레벨일 때, 신호 d를 메모리(120)에 기록한다. 이 신호는 기록펄스가 하이(H)레벨일 때 출력신호 D3(n)로서 판독된다.
이와같이 메모리(120)을 사용한 순회형 필터가 구성되어 있으므로, 입력신호에 포함되는 잡음레벨을 저감할 수 있다.
승산기(108)의 출력의 정수부 f 및 소수부 g는 가산기(109) 및 승산기(114)에 부여된다. 가산기(109)는 카운터(107)의 출력 e에 정수부 f를 가산하고, 판독어드레스 A1(n)을 생성한다. 가산기(110)은 판독어드레스 A1(n)에 1을 가산하고, 판독어드레스 A2(n)을 생성한다. 선택기(111)은 선택신호에 의해서 기록 및 판독어드레스를 차례로 절환하고, 제 8 도(5)에 표시한 어드레스 신호를 출력한다. 메모리(120)에 판독어드레스 A1(n), A2(n)가 부여되면, 출력신호 D1(n) 및 D2(n)가 판독된다. 감산기(113)은 출력신호 D2(n)로부터 D1(n)을 감산하고, 신호 h를 생성한다. 신호 h는 승산기(114)에 부여되어 승산기(108)의 출력의 소수부 g가 승산되고, 신호 i가 생성된다. 가산기(115)는 제 1 의 출력신호 D1(n)에 신호 i를 가산하고, 제 10 도(10) 및 제 11 도(10)에 표시한 바와같은 수평압축출력신호 j를 생성한다.
입력신호 d가 제 12 도(1)에 표시한 바와같은 램프신호이며, 기준치가 1/3인 경우, 출력신호 j는 제 12 도(2)에 표시한 바와같이 샘플링점이 0.75로 압축된 신호로 되고, 제 10 도 및 제 11 도의 (4),(6)에 표시한 바와같이 어드레스 3,7,11,15…의 정보가 소실한다. 그러나, 보간필터(116)의 보간처리에 의해서, 제 12 도(2)에 표시한 바와같이 출력신호 j는 직선형상으로 보정된다.
본 발명에 의한 영상신호 압축장치는, 기준치를 설정하므로서, 영상입력신호에 적합한 잡음저감효과를 얻게 되고, 그리고 영상입력신호의 수평표시의 길이를 임의로 설정할 수 있다. 따라서, 종횡비가 다른 디스플레이장치에 고품질의 화상을 표시할 수 있다고 하는 뛰어난 효과를 얻을 수 있다.
본 발명은, 그 정신 또는 주요한 특징으로부터 이탈하는 일없이, 다른 여러가지의 형태로 실시할 수 있다. 그 때문에, 상기한 실시예는 모든 점에서 단순한 예시에 지나지 않으며, 한정적으로 해석해서는 안된다. 본 발명의 범위는, 특허청구의 범위에 의해서 표시한 것으로서, 명세서 본문에는, 하동구속되는 것은 아니다. 또 특허청구범위의 균등범위에 속하는 변형이나 변경은, 모두 본 발명의 범위내의 것이다.

Claims (6)

  1. 영상신호의 수평표시의 길이를 변경하는 영상신호변환장치에 있어서, 입력영상신호데이터를 기억하는 메모리와, 상기 메모리의 영상신호의 변환율과 소정주파수의 클록의 양자에 따라서 특정되는 어드레스와 그다음의 어드레스에 기억되어 있는 영상신호데이터를 판독하고, 또한 상기 메모리로부터 판독된 영상신호 데이터를 보간하기 위해 사용하는 계수를 제공하는 수단과, 상기 판독된 영상신호데이터를 상기 계수를 사용하여 보간 계산해서, 변환된 영상신호를 얻는 수단을 구비하고 있으며, 상기 메모리의 영상신호데이터의 기억 및 판독은 일정한 주파수의 클록을 사용해서 행하여지는 것을 특징으로 하는 영상신호변환장치.
  2. 입력영상신호를 기억하기 위한 메모리와, 영상신호의 샘플링펄스수를 계산하기 위한 카운터와, 상기 카운터의 출력에 소정의 기준치를 승산하기 위한 제 1 의 승산기와, 상기 제 1 의 승산기의 출력의 정수(整數)부에 상기 카운터의 출력을 가산한 신호에 의해서 상기 메모리를 제어하기 위한 제 1 의 가산기와, 상기 메모리의 제 1 의 출력과 제 2 의 출력과의 차를 구하기 위한 감산기와, 상기 감산기의 출력에 상기 제 1 의 승산기의 출력의 소수부를 승산하기 위한 제 2 의 승산기와, 그리고, 상기 메모리의 제 1 의 출력에 상기 제 2 의 승산기의 출력을 가산하기 위한 제 2 의 가산기를 구비한 것을 특징으로 하는 영상신호변환장치.
  3. 입력영상신호를 기억하기 위한 메모리와, 영상신호의 샘플링펄스수를 계산하기 위한 카운터와, 상기 카운터의 출력에 소정의 제 1 의 기준치를 승산하기 위한 제 1 의 승산기와, 상기 제 1 의 승산기의 출력의 정수부에 스위치회로에 의해 선택되는 상기 카운터의 출력 또는 소정의 제 2 의 기준치를 가산한 신호에 의해서 상기 메모리를 제어하기 위한 제 1 의 가산기와, 상기 메모리의 제 1 의 출력과 제 2 의 출력과의 차를 구하기 위한 감산기와, 상기 감산기의 출력에 상기 제 1 의 승산기의 출력의 소수부를 승산하기 위한 제 2 의 승산기와, 그리고, 상기 메모리의 제 1 의 출력에 상기 제 2 의 승산기의 출력을 가산하기 위한 제 2 의 가산기를 구비한 것을 특징으로 하는 영상신호변환장치.
  4. 입력영상신호를 기억하기 위한 메모리와, 상기 입력영상신호로부터 상기 메모리에서 판독되는 1수평 주사기간전의 영상신호를 빼기 위한 제 1 의 감산기와, 상기 제 1 의 감산기의 출력에 제 3 의 기준치를 승산하기 우한 제 3 의 승산기와, 상기 입력영상신호로부터 상기 제 3 의 승산기의 출력을 뺀 신호를 상기 메모리에 부여하기 위한 제 2 의 감산기와, 상기 입력영상신호를 샘플링하는 펄스수를 계수하고, 상기 메모리의 어드레스신호를 생성하기 위한 카운터와, 상기 카운터의 출력에 제 1 의 기준치를 승산하기 위한 제 1 의 승산기와, 상기 제 1 의 승산기의 출력의 정수부에 상기 카운터의 출력을 가산하고, 제 1 의 판독어드레스신호를 생성하기 위한 제 1 의 가산기와, 상기 제 1 의 가산기의 출력에 정수를 가산하고, 제 2 의 판독어드레스신호를 생성하기 위한 제 3 의 가산기와, 그리고, 상기 카운터로부터의 어드레스신호, 상기 제1 그리고 제 2 의 판독어드레스신호를 선택신호에 의해서 절환해서 얻은 신호를 상기 메모리에 부여하기 위한 선택기를 구비한 것을 특징으로 하는 잡음저감장치.
  5. 입력영상신호를 기억하기 위한 메모리와, 상기 입력영상신호를 샘플링하는 펄스수를 계수하고, 상기 메모리의 어드레스신호를 생성하기 위한 카운터와, 상기 카운터의 출력에 제 1 의 기준치를 승산하기 위한 제 1 의 승산기와, 상기 제 1 의 승산기의 출력의 정수부에 상기 카운터의 출력을 가산하고, 제 1 의 판독어드레스신호를 생성하기 위한 제 1 의 가산기와, 상기 제 1 의 가산기의 출력에 정수를 가산하고, 제 2 의 판독어드레스신호를 생성하기 위한 제 3 의 가산기와, 상기 카운터로부터의 어드레스신호와, 상기 제1 그리고 제 2 의 판독어드레스신호를 선택신호에 의해서 절환해서 얻은 신호를 상기 메모리에 부여하기 위한 선택기와, 상기 제1 및 제 2 의 판독어드레스신호에 의해서 판독되는 상기 메모리의 제1 및 제 2 의 출력신호의 차를 구하기 위한 감산기와, 상기 감산기의 출력에 상기 제 1 의 승산기의 출력의 소수부를 승산하기 위한 제 2 의 승산기와, 그리고, 상기 메모리의 제 1 의 출력에 상기 제 2 의 승산기의 출력을 가산하기 위한 제 2 의 가산기를 구비한 것을 특징으로 하는 영상신호변환장치.
  6. 입력영상신호를 기억하기 위한 메모리와, 상기 입력영상신호로부터 상기 메모리에서 판독되는 1수평주사기간전의 영상신호를 빼기 위한 제 1 의 감산기와, 상기 제 1 의 감산기의 출력에 제 3 의 기준치를 승산하기 위한 제 3 의 승산기와, 상기 입력영상신호로부터 상기 제 3 의 승산기의 출력을 뺀 신호를 상기 메모리에 부여하기 위한 제 2 의 감산기와, 상기 입력영상신호를 샘플링하는 펄스수를 계수하고, 상기 메모리의 어드레스신호를 생성하기 위한 카운터와, 상기 카운터의 출력에 제 1 의 기준치를 승산하기 위한 제 1 의 승산기와, 상기 제 1 의 승산기의 출력의 정수부에 상기 카운터의 출력을 가산하고, 제 1 의 판독어드레스신호를 생성하기 위한 제 1 의 가산기와, 상기 제 1 의 가산기의 출력에 정수를 가산하고, 제 2 의 판독어드레스신호를 생성하기 위한 제 3 의 가산기와, 상기 카운터로부터의 어드레스신호와, 상기 제1 그리고 제 2 의 판독어드레스신호를 선택신호에 의해서 절환해서 얻은 신호를 상기 메모리에 부여하기 위한 선택기와, 상기 제1 및 제 2 의 판독어드레스신호에 의해서 판독되는 상기 메모리의 제1 및 제 2 의 출력의 차를 구하기 위한 제 3 의 감산기와, 상기 제 3 의 감산기의 출력에 상기 제 1 의 승산기의 출력의 소수부를 승산하기 위한 제 2 의 승산기와, 그리고 상기 메모리의 제 1 의 출력에 상기 제 2 의 승산기의 출력을 가산하기 위한 제 2 의 가산기를 구비한 잡음저감기능을 가진 것을 특징으로 하는 영상신호변환장치.
KR1019930015153A 1992-08-06 1993-08-05 영상신호변환장치 및 이와 협동하는 잡음저감장치 KR970002698B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP4233077A JPH0662335A (ja) 1992-08-06 1992-08-06 水平圧縮回路及びノイズ減衰回路
JP92-233077 1992-08-06
JP4229618A JPH0678277A (ja) 1992-08-28 1992-08-28 映像信号圧縮装置
JP92-229618 1992-08-28

Publications (2)

Publication Number Publication Date
KR940006405A KR940006405A (ko) 1994-03-23
KR970002698B1 true KR970002698B1 (ko) 1997-03-08

Family

ID=26528907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930015153A KR970002698B1 (ko) 1992-08-06 1993-08-05 영상신호변환장치 및 이와 협동하는 잡음저감장치

Country Status (6)

Country Link
US (1) US5459525A (ko)
EP (1) EP0582305B1 (ko)
KR (1) KR970002698B1 (ko)
CN (1) CN1053548C (ko)
DE (1) DE69315906T2 (ko)
TW (1) TW385947U (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611286B1 (en) * 1995-10-27 2003-08-26 Canon Kabushiki Kaisha Image sensing apparatus using a non-interlace scanning type image sensing device
US5668604A (en) * 1996-03-27 1997-09-16 Nec Corporation Horizontal magnifying circuit for video signals
US6542150B1 (en) * 1996-06-28 2003-04-01 Cirrus Logic, Inc. Method and apparatus for asynchronous display of graphic images
KR100593043B1 (ko) * 1999-06-30 2006-06-26 삼성전자주식회사 영상재생기의 비율변화 제어를 위한 위치발생 장치
KR20020048914A (ko) * 2002-05-14 2002-06-24 양기해 다단폐수처리장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3710632A1 (de) * 1986-03-31 1987-10-01 Nippon Denki Home Electronics Einrichtung zur zyklischen rauschverminderung
FR2614165B1 (fr) * 1987-04-17 1989-06-30 Radiotechnique Ind & Comm Dispositif d'anamorphose et systeme muni d'un tel dispositif
JPH07121084B2 (ja) * 1987-11-06 1995-12-20 日本電気株式会社 テレビジョン映像信号特殊効果装置
JP2578859B2 (ja) * 1987-12-25 1997-02-05 日本電気株式会社 テレビジョン信号方式変換装置
US4845562A (en) * 1988-06-10 1989-07-04 Rca Licensing Corporation Widescreen television reception and recording system utilizing conventional equipment
US5047857A (en) * 1989-04-20 1991-09-10 Thomson Consumer Electronics, Inc. Television system with zoom capability for at least one inset picture
JPH0342980A (ja) * 1989-07-10 1991-02-25 Sony Corp 時間軸圧縮方式映像信号再生装置
JPH03289785A (ja) * 1990-04-05 1991-12-19 Mitsubishi Electric Corp 走査変換回路
GB9012423D0 (en) * 1990-06-04 1990-07-25 Abekas Video Systems Video image transformation
JP2907988B2 (ja) * 1990-10-05 1999-06-21 株式会社日立製作所 ワイドテレビジョン受信機

Also Published As

Publication number Publication date
TW385947U (en) 2000-03-21
CN1083651A (zh) 1994-03-09
DE69315906T2 (de) 1998-04-16
EP0582305A1 (en) 1994-02-09
US5459525A (en) 1995-10-17
CN1053548C (zh) 2000-06-14
EP0582305B1 (en) 1997-12-29
DE69315906D1 (de) 1998-02-05
KR940006405A (ko) 1994-03-23

Similar Documents

Publication Publication Date Title
US4703353A (en) Signal interpolators
CA1260605A (en) Standard converting apparatus
KR100481703B1 (ko) 화상처리장치및처리방법
US4905101A (en) Time base corrector
US5204676A (en) Circuit arrangement for frequency conversion of a digital signal
KR970002698B1 (ko) 영상신호변환장치 및 이와 협동하는 잡음저감장치
KR100218318B1 (ko) 주파수 변환장치
EP0660594B1 (en) Video signal format compression apparatus
US7250981B2 (en) Video signal processor and video signal processing method which interpolate a video signal using an interpolation factor based on phase information of a selected clock
KR940008426A (ko) 디지탈 주밍 시스템
JPS6346881A (ja) デジタル輪郭補正回路
JPH0662335A (ja) 水平圧縮回路及びノイズ減衰回路
KR0121239Y1 (ko) 주사선 보간장치
JPH0568156B2 (ko)
JP3458496B2 (ja) 圧縮伸長制御回路と映像信号圧縮装置
KR950001559B1 (ko) 영상신호의 시간축 오차 보정장치
JP3204684B2 (ja) 信号レート制御装置
JP3702469B2 (ja) 信号処理装置およびカラーテレビカメラ
JPH0730371A (ja) サンプリング周波数変換回路
JPH04186286A (ja) 画像記憶装置
JPS62231508A (ja) デイジタル遅延回路
JPH0678277A (ja) 映像信号圧縮装置
JPH0514865A (ja) 時間軸補正回路
JPH01124771A (ja) ベクトル信号発生回路
JPH01231580A (ja) 表示画面変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020709

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee