KR0121239Y1 - 주사선 보간장치 - Google Patents

주사선 보간장치

Info

Publication number
KR0121239Y1
KR0121239Y1 KR2019940033322U KR19940033322U KR0121239Y1 KR 0121239 Y1 KR0121239 Y1 KR 0121239Y1 KR 2019940033322 U KR2019940033322 U KR 2019940033322U KR 19940033322 U KR19940033322 U KR 19940033322U KR 0121239 Y1 KR0121239 Y1 KR 0121239Y1
Authority
KR
South Korea
Prior art keywords
signal
video signal
memory
analog
digital
Prior art date
Application number
KR2019940033322U
Other languages
English (en)
Other versions
KR960026085U (ko
Inventor
권병헌
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR2019940033322U priority Critical patent/KR0121239Y1/ko
Publication of KR960026085U publication Critical patent/KR960026085U/ko
Application granted granted Critical
Publication of KR0121239Y1 publication Critical patent/KR0121239Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • H04N5/202—Gamma control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Abstract

본 고안은 낮은 주파수의 클럭신호로 고해상도의 영상신호 처리에 적합하도록 보간하는 것으로서 종래의 라인 메모리를 사용하는 것은 라인 메모리의 리드 클럭신호의 주파수를 라이트 클럭신호의 주파수의 2배가 되도록 하여 각각의 라인을 반복 출력하면서 보간하는 것으로 고해상도를 얻을 수 없었고, 덧셈기 및 1/2배 곱셈기를 사용하는 것은 고해상도의 영상신호처리시 클럭신호의 주파수가 매우 높아야 하므로 처리하기가 매우 어려움은 물론 LCD의 사용시 별도의 감마보정용 메모리를 구비하여 감마보정 데이터를 출력해야 되었다.
본 고안은 현재 라인의 디지탈 영상신호의 값과 이전 라인의 디지탈 영상 신호의 값의 평균값을 사사오입으로 미리 계산하고, 계산한 평균값을, 현재 라인의 디지탈 영상신호의 값 및 이전 라인의 디지탈 영상신호의 값을 어드레스로 하여 메모리에 저장하여 두며, 이를 디지탈 영상신호의 값 및 이전 라인의 디지탈 영상신호의 값에 따라 출력하여 주사선을 보간함으로써 낮은 주파수의 클럭신호로 주사선을 보간함은 물론 영상표시장치를 LCD로 사용할 경우에 메모리에 감마 보정된 데이터를 저장 및 출력하여 간단히 감마 보정할 수 있다.

Description

주사선 보간장치
제1도는 종래의 주사선 보간장치의 일예를 보인 회로도.
제2도는 종래의 주사선 보간장치의 다른 예를 보인 회로도.
제3도의 (a)~(g)는 제2도의 각부의 동작 파형도.
제4도의 (a)(b)는 영상표시장치의 V-T 특성곡선을 보인 그래프로서,
(a)는 CPT의 V-T 특성곡선을 보인 그래프.
(b)는 LCD의 V-T 특성곡선을 보인 그래프로.
제5도는 영상표시장치를 LCD로 사용할 경우에 종래의 주사선 보간장치를 보인 회로도.
제6도는 제5도의 감마 보정용 메모리에 저장된 감마보정 데이터를 보인 도표.
제7도는 본 고안의 주사선 보간장치를 보인 회로도.
제8도는 제7도의 메모리에 저장되는 디지탈 영상신호를 예로 들어 보인 도표.
제9도의 (a)~(e)는 제7도의 각부의 동작 파형도.
제10도의 (a)~(c)는 제7도의 메모리에서 출력되는 디지탈 영상신호를 예로 들어 보인 파형도.
*도면의 주요부분에 대한 부호의 설명
21:콘트롤러 22:아날로그/디지탈 변환부
23, 26:멀티플렉서 24:1H 지연기
25:메모리 CLK21:클럭신호
CS21, CS22:스위칭 제어신호
본 고안은 LCD(Liquid Crystal Device) 프로젝터(Projector) 및 디지탈 텔레비전 수상기 등의 기기에서 고해상도의 영상신호를 보간 처리하는 주사선 보간장치에 관한 것으로, 특히 낮은 주파수의 클럭신호로 고해상도의 영상신호처리에 적합하도록 보간하는 주사선 보간장치에 관한 것이다.
종래의 주사선 보간장치는 제1도에 도시된 바와 같이, 입력되는 영상신호에 따라 디지탈 변환클럭신호(CLK1), 라이트 클럭신호(/WK1) 및 리드클럭 신호(/RK1)를 발생하는 콘트롤러(1)와, 입력되는 영상신호를 상기 디지탈 변환클럭신호(CLK1)에 따라 디지탈 신호로 변환하는 아날로그/디지탈 변환부(2)와, 상기 아날로그/디지탈 변환부(2)의 출력신호를 상기 라이트 클럭 신호(/WK1)에 따라 저장하고 리드클럭신호(/RK1)에 따라 출력하는 라인 메모리(3)로 구성하였다.
이와 같이 구성된 종래의 주사선 보간장치는 입력되는 영상신호에 따라서 콘트롤러(1)가 영상신호를 디지탈 신호로 변환하기 위한 디지탈 변환클럭 신호(CLK1)와 라이트 클럭신호(/WK1) 및 리드클럭신호(/RK1)를 발생하여 아날로그/디지탈 변환부(2) 및 라인 메모리(3)에 인가한다.
그러면, 아날로그/디지탈 변환부(2)는 입력되는 영상신호를 디지탈 변환클럭신호(CLK1)에 따라 디지탈 신호로 변환하여 출력하고, 출력한 디지탈 신호는 라인 메모리(2)에 인가되어 라이트 클럭신호(/WK1)에 따라 저장되고, 리드클럭신호(/RK1)에 따라 리드되어 출력된다.
그러나 상기한 종래의 주사선 보간장치는 리드클럭신호(/RK1)의 주파수를 라이트 클럭신호(/WK1)의 주파수의 2배가 되도록 하여 각각의 라인을 반복 출력하면서 보간하는 것으로 고해상도 신호를 보간 처리하기 위해서는 일용상 처리하기 어려운 높은클럭(MHz 이상)이 필요하다는 문제점이 있었다.
제2도는 종래의 주사선 보간장치의 다른 예를 보인 회로도로서 이에 도시된 바와 같이, 입력되는 영상신호를 디지탈 신호로 변환하는 아날로그/디지탈 변환부(2)와, 상기 아날로그/디지탈 변환부(2)의 출력신호를 1H(여기서, 'H'는 1주사 기간 또는 1라인 기간임) 지연시키는 1H 지연기(3a)와, 상기 아날로그/디지탈 변환부(2) 및 1H 지연기(3a)의 출력신호를 가산하는 덧셈기(3b)와, 상기 덧셈기(3b)의 출력신호를 1/2배 증폭하는 곱셈기(3c)와, 순차주사 및 비월주사에 따라 입력되는 제어신호(C0)에 따라 상기 아날로그/디지탈 변환부(2) 또는 1/2배 곱셈기(3c)의 출력신호를 선택 출력하는 멀티플렉서(3d)로 구성되었다.
이와 같이 구성된 종래의 주사선 보간장치의 다른 예는 입력되는 영상신호를 아날로그/디지탈 변환부(2)가 디지탈 신호로 변환하여 덧셈기(3b) 및 멀티플렉서(3d)의 일측 고정단자(a11)에 인가함과 아울러 1H 지연기(3a)에 입력하므로 1H 지연기(3a)는 아날로그/디지탈 변환부(2)의 출력신호를 1H 지연하여 출력하고, 1H 지연기(3a)의 출력신호는 덧셈기(3b)에 입력되어 아날로그/디지탈 변환부(2)의 출력신호와 가산되며, 1/2배 곱셈기(3c)에서 1/2배 증폭된 후 멀티플렉서(3d)의 타측고정단자(b11)에 인가된다.
그러면, 멀티플렉서(3d)는 입력되는 제어신호(C0)에 따라, 아날로그/디지탈 변환부(2) 또는 1/2배 곱셈기(3c)의 출력신호를 선택 출력하여 주사선을 보간하는 것으로서 비월주사신호는 순차주사신호로 변환하기 위하여 보간된 신호인 1/2배 곱셈기(3c)의 출력신호를 선택출력한 신호로 형성되고, 본래의 신호는 아날로그/디지탈 변환부(2)의 출력신호를 선택 출력한 신호로 형성된다.
그러나 상기와 같은 종래의 주사선 보간장치의 다른 예는 덧셈기(3d) 및 1/2배 곱셈기(3d)가 디지탈 영상신호를 덧셈 및 곱셈하기 위하여 각기 클럭신호를 필요로 하여 고속의 처리가 요구되는 것으로 아날로그/디지탈 변환부(2)에 샘플링 신호로 인가되는 메인 클럭신호보다 약 4배의 주파수를 가지는 클럭신호를 사용해야 되고, 이로 인하여 입력되는 영상신호가 일반 NTSC 방식의 영상신호로 메인 클럭신호의 주파수가 낮을 경우에는 쉽게 처리할 수 있으나, 메인클럭신호의 주파수가 높은 VGA, XGA 및 EWS(Engineering Work Station)방식의 영상신호일 경우에 클럭신호의 주파수가 매우 높아야하므로 처리하기가 매우 어려운 문제점이 있었다.
즉, 제3도의 (a)에 도시된 바와 같은 클럭신호가 아날로그/디지탈 변환부(2)에 인가될 경우에 아날로그/디지탈 변환부(2)는 제3도의 (b)에 도시된 바와 같이 영상신호를 디지탈 신호로 변환하여 출력하고, 출력한 디지탈 영상신호는 제3도의 (다)에 도시된 바와 같이 1H 지연기(3a)에서 1H 지연되어 출력된다.
그러면, 덧셈기(3b)에는 제3도의 (d)에 도시된 바와 같이 클럭신호가 인가되어 아날로그/디지탈 변환부(2) 및 1H 지연기(3a)의 출력신호를 제3도의 (e)에 도시된 바와 같이 가산해야 되고, 1/2 곱셈기(3c)에는 제3도의 (f)에 도시된 바와 같이 클럭신호가 인가되어 1H 지연기(3a)의 출력신호를 제3도의 (g)에 도시된 바와 같이 1/2로 곱셈해야 된다.
그러므로 메인클럭신호의 주파수가 약 6.615MHz인 일반 NTSC 방식의 영상신호를 주파수 보간할 경우에는 1/2 곱셈기(3c)에 인가할 클럭신호의 주파수가 약 26.46MHz로 비교적 낮아 처리하기가 용이하나, 메인클럭신호의 주파수가 13.23MHz인 VGA2 및 VGA3 방식의 영상신호는 1/2 곱셈기(3c)에 인가할 클럭신호의 주파수가 약 53.04MHz이고, 메인클럭신호의 주파수가 20.3MHz인 SVGA 방식의 영상신호는 1/2 곱셈기(3c)에 인가할 클럭신호의 주파수가 약 81.00MHz이며, 메인클럭신호의 주파수가 23.72MHz인 XGA 방식의 영상신호는 1/2 곱셈기(3c)에 인가할 클럭신호의 주파수가 약 94.88MHz이며, 메인클럭신호의 주파수가 27MHz인 EWS 방식의 영상신호는 1/2 곱셈기(3c)에 인가할 클럭신호의 주파수가 약 108MHz로 매우 높으므로 주사선을 보간하기가 매우 어려운 문제점이 있었다.
또한, 영상표시장치로 사용되는 CPT(Color Picture Tube) 및 LCD의 V(Voltage-T(Transmission) 특성곡선이 서로 상이하므로 종래의 주사선 보간장치는 별도의 감마보정용 메모리를 사용하여 인가되는 전압에 따라 트랜스미션이 선형적으로 변화되도록 보정해야 된다.
즉, CPT의 V-T 특성곡선은 제4도의 (a)에 되시된 바와 같이 변화되나, LCD의 V-T 특성곡선은 제4도의 (b)에 도시된 바와 같이 변화된다.
그러므로 제1도에 도시된 종래의 기술을 예로 들면, 제5도에 도시된 바와 같이 라인 메모리(3)의 출력측에 감마보정용 메모리(4)를 구비하고, 감마보정용 메모리(4) 내에는 제6도에 도시된 바와 같이 감마보정 데이터를 저장하여 두고, 라인 메모리(3)에서 출력되는 디지탈 영상신호를 어드레스 신호로 하여 감마보정용 메모리(4)에 저장된 감마보정 데이터를 멀티플렉서(5)를 이용하여 출력해야 되는 등의 여러 가지 문제점이 있었다.
본 고안은 상기와 같은 종래의 제반 문제점들을 해결하기 위하여 안출한 것으로서, 현재 라인의 디지탈 영상신호의 값과 이전 라인의 디지탈 영상신호의 값의 평균값을 사사오입(rounding off)으로 미리 계산하고, 계산한 평균값을 현재 라인의 디지탈 영상신호의 값 및 이전 라인의 디지탈 영상 신호의 값을 어드레스로 하여 메모리에 저장하여 두며, 이를 디지탈 영상 신호의 값 및 이전 라인의 디지탈 영상신호의 값에 따라 출력하여 주사선을 보간함으로써 낮은 주파수의 클럭신호로 주사선을 보간함은 물론 영상 표시장치를 LCD로 사용할 경우에 메모리에 감마 보정된 데이터를 저장 및 출력하여 간단히 감마 보정할 수 있도록 하는 주사선 보간장치를 제공하는 데 그 목적이 있는 것으로 이를 첨부된 제7도 내지 제10도의 도면을 참조하여 상세히 설명한다.
제7도는 본 고안의 주사선 보간장치를 보인 회로도로서 이에 도시된 바와 같이, 입력되는 영상신호에 따라 스위칭 제어신호(CS21, CS22)를 출력하는 콘트롤러(21)와, 입력되는 영상신호를 디지탈 신호로 변환하는 아날로그/디지탈 변환부(22)와, 상기 콘트롤러(21)가 출력하는 스위칭 제어신호(CS21)에 따라 상기 아날로그/디지탈 변환부(22)의 출력신호를 통과시키는 멀티플렉서(23)와, 상기 멀티플렉서(23)를 통과한 디지탈 영상신호를 1H 지연시키는 1H 지연기(24)와, 주사선 보간된 디지탈 영상신호를 미리 저장하여 두고 상기 아날로그/디지탈 변환부(22) 및 상기 1H 지연기(24)의 출력신호를 어드레스(A15~A0)로 하여 출력하는 메모리(25)와, 콘트롤러(21)가 출력하는 스위칭 제어신호(CS22)에 따라 상기 아날로그/디지탈 변환부(22) 또는 메모리(25)의 출력신호를 선택 출력하는 멀티플렉서(26)로 구성하였다.
상기에서 메모리(25)에는 제8도에 도시된 바와 같이, 아날로그/디지탈 변환부(22) 및 상기 1H 지연기(24)의 출력신호의 평균값을 사사오입으로 미리 계산하고, 계산한 평균값을 제8도에 도시된 바와 같이 아날로그/디지탈 변환부(22)의 출력신호를 상위 바이트의 어드레스(A15~A8)로 하고 1H 지연기(24)의 출력신호를 하위 바이트의 어드레스(A15~A8)로 하고 1H 지연기(24)의 출력신호를 하위 바이트의 어드레스(A7~A0)로 하여 저장하여 둔다.
이와 같이 구성된 본 고안의 주사선 보간장치는 입력되는 영상신호에 따라 콘트롤러(21)가 스위칭 제어신호(CS21, CS22)를 출력하여 멀티플렉서(23)(26)의 제어단자에 각기 인가하게 되고, 아날로그/디지탈 변환부(22)는 제9도의 (a)에 도시된 바와 같이 입력되는 클럭신호(CLK21)에 따라 영상 신호를 샘플링하여 디지탈 영상신호로 변환 및 제9도의 (b)에 도시된 바와 같이 출력하게 된다.
이와 같이 아날로그/디지탈 변환부(22)가 출력하는 디지탈 영상신호는 멀티플렉서(26)의 일측 고정단자(a21)에 인가됨과 아울러 메모리(25)에 상위 바이트의 어드레스(A15~A8)로 인가되고, 또한 콘트롤러(21)의 제어에 따라 멀티플렉서(23)를 통해 1H 지연기(24)에 입력되어 제9도의 (c)에 도시된 바와 같이 지연된 후 메모리(25)에 하위 바이트의 어드레스(A7~A0)로 인가되므로 메모리(25)는 제9도의 (d)에 도시된 바와 같이 미리 저장되어 있는 주사선 보간 디지탈 데이터를 액세스(access)하는 엑세스 시간 지연되어 출력하게 된다.
즉, 현재 아날로그/디지탈 변환부(22)에서 제10도의 (a)에 도시된 바와 같이 현재 라인의 디지탈 영상신호가 출력되고, 1H 지연기(24)에서 제10도의 (b)에 도시된 바와 같이 1H 이전 라인의 디지탈 영상신호가 출력된다고 가정할 경우에 메모리(25)는 제10도의 (c)에 도시된 바와 같이 두 디지탈 영상신호를 사사오입으로 계산한 평균값의 디지탈 영상신호를 출력하게 된다.
이와 같이 메모리(25)에서 출력되는 디지탈 영상신호는 멀티플렉서(26)의 타측고정단자(b21)에 인가되고, 멀티플렉서(26)는 콘트롤러(21)에서 제9도의 (e)에 도시된 바와 같이 출력되는 제어신호(CS22)에 따라 절환되면서 아날로그/디지탈 변환부(22) 또는 메모리(25)의 출력신호를 선택 출력하여 주사선이 보간하게 된다.
즉, 멀티플렉서(26)는 제어신호(CS22)가 고전위일 경우에는 아날로그/디지탈 변환부(22)의 출력신호를 선택 출력하고, 제어신호(CS22)가 저전위일 경우에 메모리(25)의 출력신호를 선택 출력하여 주사선이 보간하게 된다.
이상에서 상세히 설명한 바와 같이 본 고안은 현재 라인 및 이전 라인의 영상신호의 평균값을 메모리에 저장하여 두고, 현재 라인 및 이전 라인의 영상신호를 어드레스로 하여 출력하면서 주사선을 보간하므로 고해상도를 얻으면서 사용하는 클럭신호의 주파수가 낮아도 되어 그 처리가 매우 용이하고, 또한 영상표시장치로 LCD를 사용할 경우에는 메모리에 감마 보정된 데이터를 저장하면 도어 그 구성이 매우 간단하게 되는 등의 효과가 있다.

Claims (3)

  1. 입력되는 영상신호에 따라 제어신호를 출력하는 콘트롤러(21)와, 입력되는 영상신호를 디지탈 신호로 변환하는 아날로그/디지탈 변환부(22)와, 상기 콘트롤러의 제어신호에 따라 상기 아날로그/디지탈 변환부의 출력신호를 선택하는 멀티플렉서(23)와, 상기 멀티플렉서를 통과한 디지탈 영상신호를 지연시키는 지연기(24)와, 주사선이 보간된 디지탈 영상신호를 미리 저장하여 두고 상기 아날로그/디지탈 변환부(22) 및 상기 지연기(24)의 출력신호를 어드레스(A15~A0)로 하여 출력하는 메모리(25)와, 상기 콘트롤러의 제어신호에 따라 상기 아날로그/디지탈 변환(22) 또는 상기 메모리(25)의 출력신호를 선택 출력하는 멀티플렉서(26)로 구성된 것을 특징으로 하는 주사선 보간장치.
  2. 제1항에 있어서, 상기 메모리(25)는 아날로그/디지탈 변환부(22) 및 지연기(24)의 출력신호의 평균값을 계산하여 이 값을 아날로그/디지탈 변환부(22)의 출력신호를 상위 어드레스로 하고 지연기(24)의 출력신호를 하위 어드레스로 하여 저장하는 주사선 보간장치.
  3. 제1항에 있어서, 상기 메모리(25)는 감마보정 데이터를 미리 저장하고 아날로그/디지탈 변환부(22)의 출력신호 및 지연기(24)의 출력신호를 어드레스로 하여 출력하는 것을 특징으로 하는 주사선 보간장치.
KR2019940033322U 1994-12-08 1994-12-08 주사선 보간장치 KR0121239Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940033322U KR0121239Y1 (ko) 1994-12-08 1994-12-08 주사선 보간장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940033322U KR0121239Y1 (ko) 1994-12-08 1994-12-08 주사선 보간장치

Publications (2)

Publication Number Publication Date
KR960026085U KR960026085U (ko) 1996-07-22
KR0121239Y1 true KR0121239Y1 (ko) 1998-07-15

Family

ID=19400741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940033322U KR0121239Y1 (ko) 1994-12-08 1994-12-08 주사선 보간장치

Country Status (1)

Country Link
KR (1) KR0121239Y1 (ko)

Also Published As

Publication number Publication date
KR960026085U (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US6281873B1 (en) Video line rate vertical scaler
US5729297A (en) Scanning line interpolator using gamma correction memory
KR100246088B1 (ko) 화소수변환장치
JPH06502748A (ja) ワイドスクリーンテレビジョン
US5828415A (en) Apparatus for controlling video down-conversion
JPH04293384A (ja) 画像表示装置
JP3154190B2 (ja) 汎用走査周期変換装置
KR0121239Y1 (ko) 주사선 보간장치
JPH09212131A (ja) 画像処理装置
US7250981B2 (en) Video signal processor and video signal processing method which interpolate a video signal using an interpolation factor based on phase information of a selected clock
KR970002698B1 (ko) 영상신호변환장치 및 이와 협동하는 잡음저감장치
JP3259627B2 (ja) 走査線変換装置
JPH09172617A (ja) ビデオ・ダウン・コンバージョン方式
US5396298A (en) Video signal processing apparatus for performing magnification processing
GB2307130A (en) Video signal processing
JPS6346881A (ja) デジタル輪郭補正回路
KR0157449B1 (ko) 액정패널을 이용한 영상표시시스템의 영상신호보정방법 및 그 장치
KR0170803B1 (ko) 디지탈 영상포멧 변환장치
JPH08171364A (ja) 液晶駆動装置
JP3428180B2 (ja) 映像信号圧縮装置
JP2563414B2 (ja) 倍速変換装置
KR0126779B1 (ko) 멀티 스크린 처리 시스템
JP3310143B2 (ja) 映像圧縮伸張処理装置
KR960012487B1 (ko) 개량화질 텔레비젼의 순행주사 장치
JP3388974B2 (ja) 圧縮伸長可変回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20070329

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee