KR960012487B1 - 개량화질 텔레비젼의 순행주사 장치 - Google Patents

개량화질 텔레비젼의 순행주사 장치 Download PDF

Info

Publication number
KR960012487B1
KR960012487B1 KR1019920023934A KR920023934A KR960012487B1 KR 960012487 B1 KR960012487 B1 KR 960012487B1 KR 1019920023934 A KR1019920023934 A KR 1019920023934A KR 920023934 A KR920023934 A KR 920023934A KR 960012487 B1 KR960012487 B1 KR 960012487B1
Authority
KR
South Korea
Prior art keywords
pixel
line
clock
interpolation
pixel data
Prior art date
Application number
KR1019920023934A
Other languages
English (en)
Other versions
KR940017839A (ko
Inventor
정해묵
Original Assignee
대우전자 주식회사
배순훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자 주식회사, 배순훈 filed Critical 대우전자 주식회사
Priority to KR1019920023934A priority Critical patent/KR960012487B1/ko
Publication of KR940017839A publication Critical patent/KR940017839A/ko
Application granted granted Critical
Publication of KR960012487B1 publication Critical patent/KR960012487B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012Conversion between an interlaced and a progressive signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733Controllable logic circuits
    • H03K19/1737Controllable logic circuits using multiplexers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/124Sampling or signal conditioning arrangements specially adapted for A/D converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/661Improving the reconstruction of the analogue output signal beyond the resolution of the digital input signal, e.g. by interpolation, by curve-fitting, by smoothing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Television Systems (AREA)

Abstract

요약없음

Description

개량화질 텔레비젼의 순행주사 장치
제1도는 본 발명에 따른 개량화질 텔레비젼의 순행주사 장치 블럭도.
제2도는 본 발명에 따른 개량화질 텔레비젼의 순행 장치에 의해 디스플레이되는 화소와 주요 클럭의 관계를 나타내는 상태도.
* 도면의 주요부분에 대한 부호의 설명
10 : 디지탈 변환 회로20 : 보간회로
30 : 아나로그 변환회로
본 발명은 개량화질 텔레비젼(Improved definition Television : 이하 IDTV라 함)에 관한 것으로서, 더욱 상세하게는 우수필드의 주사선과 기수필드의 주사선사이에 반화소간 오프셋 상태로 두고 보간을 행하여 순행 주사하게 한 IDTV의 순행주사 장치에 관한 것이다.
IDTV는 기존의 텔레비젼의 결함을 보완하고 좀더 높은 해상도의 화질을 얻기 위하여 종래의 아날로그 방식의 텔레비젼을 개량하여 수상기에서 디지탈 신호 처리가 가능하도록 만든 텔레비젼이다. 방송국에서 송신하는 신호의 형식은 기존의 NTSC 신호와 동일하다. 따라서, 기존의 텔레비젼과 완전한 호환성이 존재한다. 이러한 IDTV는 주사선 보간에 의하여 격행주사를 순행주사로 바꾸어 영상을 출력하기 때문에 깜박임 현상이 적고, 또한 휘도신호와 색신호를 분리한 다음 영상을 구성하기 때문에 기존 텔레비젼의 결함이 휘도 혼입, 색혼입등이 적다.
그러나, 기존의 IDTV가 행하는 주사선 보간 방식은 우수 또는 기수 필드라인의 화소와 동일한 화소의 보간 주사선을 기수 또는 우수필드의 주사선 사이에 주사하거나, 우수 또는 기수필드의 상하 주사선화소들의 평균 값을 이용해 보간화소를 형성하는 것이었다. 그러나, 이러한 보간 방식은 화상의 에지부분이 사선 방향으로 있는 경우 보간에 의하여 에지부분이 불명확해질 우려가 있으며, 또는 화면의 에지부분이 급격히 변화하여 화상의 열화를 초래하는 결과를 가져왔다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 격행주사 상태의 우수필드와 기수필드의 화상을 반화소간씩 어긋난 상태로 샘플링하여 보간 및 디스플레이하게 함으로서, 화상의 에지부분이 자연스럽게 디스플레이 되도록한 IDTV의 순행주사장치를 제공하는데 있다.
이러한 목적을 달성하기 위한 본 발명의 특징은, 기수 필드의 화상신호와 우수필드의 화상신호들의 반화소 간격의 라인별오프셋(offset) 상태로 디지탈 변환시키는 디지탈 변환회로와 ; 상기 디지탈 변환회로의 우, 기수필드 화소 데이타로 보간화소를 형성하여, 우, 기수필드화소 데이타 및 보간화소데이타를 출력하는 보간 회로와 ; 상기 보간회로의 기수필드화소 데이타 및 기수필드 화소데이타 다음의 보간화소라인과, 우수필드화소 데이타 및 우수필드화소 데이타 다음의 보간화소라인간에 반화소 간격의 라인별 오프셋 상태로 화소데이타들을 아나로그 변환시키는 아나로그 회로를 구비하는 IDTV의 순행주사 장치에 있다.
이하 본 발명의 일실시예를 첨부된 도면에 따라 상세히 설명한다.
제1도는 본 발명에 따른 IDTV의 순행주사장치의 블럭도로서 부호(10)는 우수필드의 화상신호와 기수필드의 화상 신호들이 상호 반화소간 라인오프셋 상태로 디지탈변환시키기 위한 디지탈 변환회로로서 우수 및 기수필드의 화소들을 샘플링하기 위한 소정주파수의 화소 클럭(ФP)을 발진하는 클럭발진부(11)를 구비한다. 그리고 디지탈 변환회로(10)는 상기 클럭 발진부(11)에 화소클럭(ФP)을 발진시켜 반전 화소클럭(ФP바)으로 출력하는 반전부(12)를 연결하며, 상기 클럭 발진부(11)와 반전부(12)는 멀티플렉서(MUX1)에 연결하여 구성한다. 이때, 상기 멀티플랙서(MUX1)는 선택단자(s ; section)에서의 TV의 라인 클럭(ФH)주파수에 1/2배가 되는 선택클럭(ФH/2)에 따라 상기 클럭 발진부(11) 또는 반전부(12)의 클럭을 선택적으로 입력하여 출력하도록 구성한다. 그리고, 디지탈 변환회로(10)는 상기 멀티플랙서(MUX1)의 화소클럭(ФP) 또는 반전화소클럭(ФP바)에 따라 격행주사형태로 입력되는 우, 기수필드의 화상신호를 디지탈 변환시키는 A/D 변환부(13)를 연결하여 구성한다.
상기 디지탈변환회로(10)에 연결되는 보간회로(20)는 디지탈 변환회로(10)의 우, 기수필드 디지탈 화소사이에 보간 화소를 더 형성시키기 위한 것으로서, A/D 변환부(13)에 1주사선에 해당하는 입력화도 데이타들을 입력후 출력하므로서 1 주사선동안 입력화소 데이타들을 지연하는(즉 1라인 클럭(ФH)만큼) 제1라인 지연부(21)에 연결한다. 이때, 상기 제1라인 지연부(21)는 상기 클럭발진부(11)의 발진클럭(ФP)에 동기되게 구성하나, 상기 클럭발진부(11)의 클럭(ФP)을 그대로 입력하면, 상기 A/D 변환부(13)의 화소 데이타가 입력되는 시점과 타이밍이 어긋날 수 있으므로, 상기 클럭발진부(11)의 제1지연부(21) 사이에 클럭 조정부(22)를 더 구비할 수도 있다. 그리고, 보간 회로(20)는 상기 A/D 변환부(13)에 1화소를 상기 화소클럭(ФP)만큼 저장하여 지연시킨 후, 출력하는 제1화소지연부(23)를 연결하고, 상기 제1라인 지연부(11)에 1화소를 상기 화소클럭(ФP)만큼 저장하여 지연시키는 제2화소 지연부(24)를 연결하여 구성한다.
이때, 상기 제1, 2화소지연부(23), (24)는 상기 클럭 조정부(22)의 클럭에 동기되도록 구성한다. 그리고, 보간회로(20)는 상기 제1화소 지연부(23)의 입출력단과, 제2화소 지연부(24)의 출력단을 평균화부(25)에 연결하여 구성하며, 상기 평균화부(25)에 상기 제1라인 지연부(21)과 동일한 구성의 제2라인 지연부(27)을 연결하고, 상기 제2화소 지연부(24)에 1화소를 상기 화소클럭(ФP)만큼 저장하여 지연시킨 후 출력하는 제3화소 지연부(26)를 연결하여 구성한다.
상기 보간회로(20)에 연결되는 아나로그 변환회로(30)는 상기 보간회로(20)의 우, 기수필드 주사선화소와 보간화소를 이용하여 순행 주사가 가능하게 아나로그 신호로 변환시키기 위한 것으로서, 타이밍 조정부(31)를 포함한다. 이때, 타이밍 조정부(31)는 1라인에 해당하는 상기 제3화소 지연부(26)의 화소 데이타 입력후, 상기 제2라인지연부(27)의 화소 데이타들을 입력하여 상기 화소클럭(ФP)의 주파수에 2배의 주파수를 갖는 화소클럭(Ф2P)에 따라 출력하게 구성한다. 그리고, 아나로그 변환회로(30)는 상기 타이밍 조정부(31)에 입력되는 화소 데이타 들을 상기 선택클럭(ФH/2)에 따라 선택적으로 반화소간 지연시켜 출력하는 오프셋조정부(32)를 연결한다. 즉, 상기 오프셋조정부(32)는 상기 선택클럭(ФH/2)이 하이(또는 로우) 레벨일 때, 상기 화소클럭(Ф2P)에 동기되어 상기 타이밍 조정부(31)의 화소 데이타를 출력하나, 선택클럭(ФH/2)이 로우(또는 하이)레벨일 때 상기 화소클럭(Ф2P)이 반전된 상태의(즉 180도 위상 지연된)화소클럭(Ф2P바)에 동기되어 타이밍 조정부(31)의 화소데이타를 출력하게 구성하는 것이다. 그리고, 아나로그 변환회로(30)는 상기 오프셋 조정부(32)에 디지탈 신호를 아나로그 신호로 변환시켜 출력하는 D/A 벼변환부 D/A 변환부(33)를 연결하여 구성한다.
이와 같이 구성된 본 발명에 따른 IDTV의 순행 주사 장치는 입력화상신호를 우수필드와 기수필드의 화소들이 반화소간의 오프셋상태로 샘플링하여 보간 처리후 디스플레이 되도록함으로서, 화상의 에지 부분이 자연스럽게 디스플레이된다.
이를 구체적으로 설명하면, 상기 클럭 발진부(11)는 제2도와 같이 화상신호를 화소별로 샘플링하기 위한 소정주파수의 화소 클럭(ФP)를 출력하며, 반전부(12)는 이러한 화소클럭(ФP)을 반전시켜 반전 화소클럭(ФP 바)를 출력하게 된다.
그리고, 멀티플렉서(Mux1)는 선택단자(s)에 인가되는 선택 클럭(ФH/2)의 하이레벨시 상기 발진부(11)의 화소클럭(ФP)을 출력하고, 선택클럭(ФH/2)이 로우레벨시 반전부(2)의 반전화소 클럭(ФP 바)를 출력하게 된다. 이때, 상기 선택클럭(ФH/2)은 화면의 1라인에 해당하는 클럭(ФH)의 주파수에 1/2배의 주파수를 갖는 클럭이므로, 상기 A/D 변환부(13)에 인가되는 화소클럭(ФP)(ФP 바)은 우수필드와 기수필드에 따라 상이하게 될 것이다. 예컨데, 제2도에서, 필드(L1, L3, L5, L7,…)이 기수필드이고, 필드(L2, L4, L6…)이 우수필드인 경우, 기수필드의 라인(L1, L3…)에 화소클럭(ФP)이 인가된다면 우수필드의 라인(L2, L4…)에는 반전 화소클럭(ФP 바)이 인가될 것이다. 이때, 상기 A/D 변환부(13)는 화소클럭(ФP) (ФP 바)의 상승에지에 동기되어 격행 주사 방식으로 인가되는 화상신호를 순차적으로 디지탈 변환시키므로, 우수필드의 라인(L2, L4…)의 화소들과 기수필드의 라인(L1, L3…)의 화소들간에는 제2도와 같이 반화소간씩 어긋난 상태(이를 본 명세서의 상세한 설명 및 청구범위에서 라인오프셋(offset)이라 표현한다)로 디지탈화 될 것이다.
이와 같이 디지탈화된 기수필드 라인(L1)의 화소데이타들은 그 후, 제1화소지연부(23)에서 상기 화소클럭(ФP)의 1클럭동안 지연(저장)되어 출력되고, 상기 제1라인 지연부(21)에서 상기 화소클럭(ФP)에 동기되어 1라인 동안 지연(저장)되어 출력될 것이다. 이때, 상기 기수필드의 라인(L1)이 상기 제1라인 지연부(21)에서 출력될때, 상기 A/D 변환부(13)은 우수필드 라인(L2)의 화소데이타들이 출력될 것이다. 따라서, 상기 제2화소 지연부(24)에 기수필드라인(L1)의 화소 데이타(A)가 출력될 때 제1화소 지연부(23)는 우수필드라인(L2)의 화소데이타(G)를 출력하고 화소데이타(H)를 입력하게 될 것이다. 이때, 상기 평균화부(25)는 상기 화소데이타(A. G. H)의 평균값을 구해 이를 보간화소로서 출력하게 된다. 즉, 상기 제1라인지연부(21) 및 제1, 2화소지연부(23), (24)들은 기수필드(L1, L3, L5…)와 우수필드(L2, L4, L6…)의 화소데이타들을 이용하여 보간화소라인(IL1~ILn)의 화소를 형성하는 것이다. 그리고, 상기 제2화소지연부(24)로부터 출력되는 기수필드라인(L1)의 화소데이타들은 상기 평균화부(25)의 계산에 필요한 1클럭(ФP)의 화소 시간을 보상하기 위한 제3화소지연부(27)에서 1화소간 지연된 후 타이밍 조정부(31)에 인가되고, 상기 평균화부(25)의 보간화소들은 제2라인지연부(27)에서 1라인간 지연된후 상기 타이밍조정부(31)에 인가된다. 이때, 상기 제2라인지연부(27)로부터 보간화소들이 타이밍조정부(31)에 인가될때, 상기 제3화소지연부(26)로 부터는 기수필드라인(L3)의 화소데이타들이 인가될 것이나, 상기 타이밍 조정부(31)는 상기 화소클럭(ФP)의 주파수의 2배가 되는 주파수를 갖는 클럭(Ф2P)에 따라 입력 화소 데이타들을 출력하므로 TV가 순행주사를 가능하게 한다.
이때, 상기 오프셋 조정부(32)는 클럭(ФH)의 주파수에 1/2배의 주파수를 갖는 클럭(ФH/2)에 따라 즉 클럭(ФH/2)이 하이상태일 때는 상술한 클럭(Ф2P)에 따라(동기 되어) 입력화소데이타들을 출력하나 클럭(ФH/2)이 로우레벨상태일 때는 클럭(Ф2P)이 반전된 클럭(ФP바)에 동기되어 입력화소 데이타들을 출력하므로 제2도의 기수필드(L1, L3, L5…)의 화소데이타 및 기수 필드(L1, L3, L5…)밑에 표 다음의 보간 화소 라인(IL1, IL3, IL5…)의 화소 데이타는 클럭(Ф2P)에 따라 출력되고 우수 필드(L2, L4, L5…)의 화소 데이타 및 우수필드(L2, L4, L6…)다음의 보간화소 라인(IL2, IL4, IL6…)의 화소 데이타들은 클럭(Ф2P 바)에 따라 출력된다. 따라서, 상기 오프셋조정부(32)의 출력화소 데이타들은 D/A 변환부(33)에서 아나로그화하여, 수상관에 디스플레이하면 제2도와 같은 화소배열 상태가 이루어질 것이다.
즉, 본 발명은, 격행주사 방식으로 인가되는 화상 신호를 우수필드의 화소와 기수필드의 화소간에 반화소간의 오프셋을 주어 샘플링하여 디지탈화한 후, 보간을 행하기 때문에 직각 구조로 샘플링할때에 비해서 보간값을 좀더 화상의 에지에 맞도록 구할 수 있으며 따라서 라인간 에지검출등의 복잡한 회로 없이도 자연스럽게 라인보간을 할 수 있다. 또한, 기수필드 및 기수필드 다음 보간 화소라인과, 우수필드 및 우수필드 다음의 보간화소 라인의 반화소간 오프셋 상태로 디스플레이 되도록 함으로서 화상의 에지부분이 자연스럽게 디스플레이 될 수 있는 효과가 있다.

Claims (4)

  1. 개량화질 텔레비젼에서 격행주사를 순행주사로 변환시키는 장치로서, 기수필드의 화상신호와 우수필드의 화상신호들을 화소클럭과 화소 클럭이 반전된 반전화소클럭으로 샘플링하여 반화소 간격의 라인벌 오프셋 상태로 디지탈 변환시키는 디지탈 변환회로와 ; 상기 디지탈 변환회로의 우, 기수필드화소 데이타들로 보간화소를 형성하여 우, 기수필드화소 데이타 및 보간화소데이타를 출력하는 보간회로와 ; 상기 보간회로의 기수필드라인 및 기수필드 다음의 보간화소라인과 우수필드라인 및 우수필드 라인의 다음 보간화소라인 간에 반화소 간격의 라인벌 오프셋 상태로 화소데이타들을 아나로그상태로 변환시켜 출력하는 아나로그 변환회로를 구비하는 개량화질 텔레비젼의 순행주사장치.
  2. 제1항에 있어서, 상기 디지탈 변환회로는, 소정주파수의 화소클럭을 발진하는 클럭발진부와 ; 상기 클럭발진부의 화소클럭의 반전하여 반전화소클럭으로 출력하는 반전부와 ; 텔레비젼의 라인 주파수의 1/2배의 주파수를 갖는 선택클럭에 따라 상기 화소클럭과 반전화소클럭을 선택적으로 출력하는 멀티플렉서와 ; 상기 멀티플레서의 화소클럭과 반전화소클럭에 따라 격행 주사방식으로 인가되는 화상신호를 샘플링하여, 디지탈 변환시키는 A/D 변환부를 포함하는 개량화질 텔레비젼의 순행주사장치.
  3. 제1항에 있어서, 상기 보간회로는, 입력되는 화소데이타들을 1라인간 지연시켜 출력하는 제1라인 지연부와 ; 입력되는 화소데이타들을 1화소기간 지연시켜 출력하는 제1화소지연부와 ; 상기 제1라인지연부의 출력화소데이타들을 1화소기간 지연시켜 출력하는 제2화소지연부와 ; 상기 제1화소지연부에 입, 출력되는 화소데이타들과 상기 제2화소 지연부에서 출력되는 화소데이타의 평균값으로, 보간화소를 형성하여 출력하는 평균화부와 ; 상기 제2화소 지연부의 출력화소데이타를 1화소 지연시켜 출력하는 제3화소 지연부와 ; 상기 평균화부의 보간화소들을 1라인지연시켜 출력하는 제2라인지연부를 구비하는 개량화질텔레비젼의 순행주사장치.
  4. 제1항에 있어서, 상기 아나로그 변환회로는, 상기 화소클럭 주파수에 2배의 주파수를 갖는 클럭에 동기되어 인가되는 1라인에 해당하는 우, 기수필드화소 데이타들을 출력한 후 1라인에 해당하는 보간화소데이타들을 출력하는 타이밍 조정부와 ; 상기 타이밍조정부로 부터 인가되는 우수필드라인의 화소 데이타들 및 우수필드다음의 보간화소라인의 화소데이타들과 기수필드라인의 화소 데이타들 및 우수필드 다음의 보간화소라인의 보간화소 데이타들이 반화소간 라인벌 오프셋 상태로 출력하는 오프셋 조정부와, 상기 오프셋조정부의 화소데이타들을 아나로그로 변환시켜 출력하는 아나로그 변환회로를 구비하는 개량화질 텔레비젼의 순행주사장치.
KR1019920023934A 1992-12-11 1992-12-11 개량화질 텔레비젼의 순행주사 장치 KR960012487B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920023934A KR960012487B1 (ko) 1992-12-11 1992-12-11 개량화질 텔레비젼의 순행주사 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920023934A KR960012487B1 (ko) 1992-12-11 1992-12-11 개량화질 텔레비젼의 순행주사 장치

Publications (2)

Publication Number Publication Date
KR940017839A KR940017839A (ko) 1994-07-27
KR960012487B1 true KR960012487B1 (ko) 1996-09-20

Family

ID=19345246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920023934A KR960012487B1 (ko) 1992-12-11 1992-12-11 개량화질 텔레비젼의 순행주사 장치

Country Status (1)

Country Link
KR (1) KR960012487B1 (ko)

Also Published As

Publication number Publication date
KR940017839A (ko) 1994-07-27

Similar Documents

Publication Publication Date Title
US4400719A (en) Television display system with reduced line-scan artifacts
US4733300A (en) Contour signal correction circuit for television receiver
KR100426890B1 (ko) 고선명텔레비전시스템에적절한영상주사포맷변환기
US5144427A (en) Television receiver decoder apparatus for bandwidth-compressed high definition television signal
KR950030643A (ko) 화면크기 전환장치
EP0483745B1 (en) Digital colour signal processing with clock signal control for a video camera
US6836294B2 (en) Method of decreasing delay through frame based format converters
US4598314A (en) Method and apparatus for converting a video signal to a corresponding signal of lower line count
KR960012487B1 (ko) 개량화질 텔레비젼의 순행주사 장치
JPH11215447A (ja) トリガ生成回路及び波形表示装置
KR100311009B1 (ko) 공통 포맷을 이용하는 영상 포맷 변환 장치와 그 방법
JP2835829B2 (ja) 走査線変換装置、及び走査線変換方法
KR920010037B1 (ko) 텔레비젼 수신장치
KR930000463B1 (ko) 휘도 및 색신호 분리에 의한 고정밀 영상처리회로
JPH10304221A (ja) ディジタル化された映像信号を直交した行及び列に配置する方法及び装置
KR950009655B1 (ko) 하이비젼 텔레비젼 수상기의 주사선 변환회로
KR100253001B1 (ko) 100 헤르츠 티브이
JP3233322B2 (ja) 映像信号のタイミング変換装置
KR0121239Y1 (ko) 주사선 보간장치
KR0153536B1 (ko) 주사보간 신호발생 회로 및 방법
KR920001473Y1 (ko) 고해상도 디지탈 tv수상기용 선형보간장치
KR100348444B1 (ko) 텔레비젼의 표준신호 변환장치
JPH0213076A (ja) テレビジョン信号受信装置
KR900004959B1 (ko) 저속 정보 전송 시스템의 이동 영상 윤곽보상장치
KR960012602B1 (ko) 에이치디-맥(hd-mac) 수상기의 색도신호 보간장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060705

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee