JPH10304221A - ディジタル化された映像信号を直交した行及び列に配置する方法及び装置 - Google Patents

ディジタル化された映像信号を直交した行及び列に配置する方法及び装置

Info

Publication number
JPH10304221A
JPH10304221A JP10060205A JP6020598A JPH10304221A JP H10304221 A JPH10304221 A JP H10304221A JP 10060205 A JP10060205 A JP 10060205A JP 6020598 A JP6020598 A JP 6020598A JP H10304221 A JPH10304221 A JP H10304221A
Authority
JP
Japan
Prior art keywords
data
video signal
video
signal
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10060205A
Other languages
English (en)
Other versions
JP4553415B2 (ja
Inventor
Gangolf Hirtz
ヒルツ ガンゴルフ
Thomas Hollmann
ホルマン トーマス
Albrecht Rothermel
ローテルメル アルブレヒト
Rainer Schweer
シュヴェーア ライナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deutsche Thomson Brandt GmbH
Original Assignee
Deutsche Thomson Brandt GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche Thomson Brandt GmbH filed Critical Deutsche Thomson Brandt GmbH
Publication of JPH10304221A publication Critical patent/JPH10304221A/ja
Application granted granted Critical
Publication of JP4553415B2 publication Critical patent/JP4553415B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Synchronizing For Television (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【課題】 テレビジョン受像機はディジタル信号処理を
徐々に使用し始めている。この場合、ピクチャ画面上に
信号処理用の直交画素アレイを生成するので、近年、テ
レビジョン受像機はライン結合式クロックシステムを使
用する。クロックグリッドの欠点は、特に、ビデオレコ
ーダが信号源として使用されるときに、問題を生じるこ
とである。 【解決手段】 本発明によれば、ビデオ信号は、水晶発
振器から作成された自走システムクロックを用いてディ
ジタル化され、処理される。大容量のバッファメモリの
使用を回避するため、垂直偏向は入力信号と同期させら
れるが、１フィールド又は１フレーム当たりのライン本
数は変えられる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一定時間基準を有
するとは限らないディジタル化された映像信号又はデー
タを一定時間基準で行及び列に配列する方法及び装置に
関する。
【０００２】
【従来の技術】テレビジョン受像機は、例えば、１００
Ｈｚ又は１２０Ｈｚの再生のため、徐々にディジタル信
号処理を利用し始めている。この目的のため、アナログ
ビデオ信号は、Ａ／Ｄ変換器を用いてディジタル化さ
れ、ディジタル的に処理され、次に、Ｄ／Ａ変換器を用
いて、ピクチャ画面に表示されるアナログ信号に再変換
される。
【０００３】
【発明が解決しようとする課題】近年、テレビジョン受
像機は、Ａ／Ｄ変換器及びＤ／Ａ変換器用のクロックと
してライン結合式クロックシステムを使用する。その理
由は、ライン結合式クロックシステムはピクチャ画面上
の信号処理のため直交画像アレイを生成するからであ
る。このようなクロックグリッドの欠点は、特に、不安
定若しくは非標準的なビデオレコーダが信号源として使
用される場合に問題を生じることである。
【０００４】従って、本発明の目的は、上記のクロック
の問題が回避され、一定時間基準に基づいて映像信号若
しくはデータを配置又は表示する方法を提供することで
ある。本発明の目的は請求項１に記載された方法により
達成される。本発明の別の目的は、上記の本発明による
方法を実施する装置を提供することである。この目的は
請求項９に記載された方法により達成される。
【０００５】本発明の他の目的は、上記本発明による方
法を実施するテレビジョン受像機を提供することであ
る。この目的は請求項１０に記載されたテレビジョン受
像機を用いて達成される。
【０００６】
【課題を解決するための手段】本発明によれば、少なく
とも時間基準に対し不安定であるビデオ信号、特に、ビ
デオレコーダ若しくは同等の映像信号源から生じるビデ
オ信号は、入力端側のＡ／Ｄ変換器内の水晶発振器から
の自走クロックを用いてディジタル化される。自走クロ
ックはシステムクロックを表し、映像信号、音声信号、
データ及び／又はアドレス、或いは、ディジタル信号処
理システムの偏向出力を含む後続するディジタル信号処
理は、このシステムクロックを用いて、若しくは、この
システムクロックから得られた形で動作する。
【０００７】時間基準に対し標準又は安定したビデオ信
号は、上記方法を用いて処理することができる。しか
し、このシステムクロックにより管理されたビデオ信号
は、直交したライン結合式アレイに同様に存在する方が
有利である。テレビジョン受像機の水平偏向は、システ
ムクロック、又は、システムクロックから得られた対応
したクロックと同期させられ得る方が有利であり、その
結果として、例えば、１８ＭＨｚシステムクロックの場
合に、１１５２個のシステムクロックパルスは各ライン
毎に１１５２画素を供給する。関連した映像入力信号画
素列の画素は、ディスプレイに表示されたとき厳密に他
方の１ライン下にある。
【０００８】しかし、一般的にビデオレコーダからのビ
デオ信号の水平周波数とテレビジョン受像機の水平周波
数との間に周波数偏差が生じる。それにも係わらず、テ
レビジョン受像機の水平偏向は、入力信号と同期させる
必要が無くなる。テレビジョン受像機の水平偏向は、対
応した内部クロックと間違いなく同期して動くべきであ
るが、受像管偏向又は表示のアドレス指定、及び、シス
テムクロックは、テレビジョン受像機入力信号に対し同
期させる必要が無くなる。
【０００９】理論的に無限に大容量のバッファメモリを
使用する必要が無いように、垂直偏向又は垂直アドレス
指定は入力信号と同期する。この結果として生じる矛
盾、即ち、偏向又は表示アドレス指定は、一方で入力信
号と非同期であり、他方で平均としてこの入力信号に同
期しなければならないという矛盾は、本発明によれば、
可変ピクチャ周波数又は垂直周波数、並びに、一定ライ
ン周波数で受像管又はディスプレイを動作させることに
より除去される。水平周波数は、入力信号の水平周波数
と一定の関係を有する必要は無いが、垂直周波数はテレ
ビジョン受像機の入力信号の垂直周波数に追従する。
【００１０】テレビジョン受像機の垂直周波数又は偏向
と、水平周波数又は偏向との間に標準的な一定の関係が
絶えず存在する必要はない。１フィールド当たりに再生
されるライン本数は変化する可能性があり、特にビデオ
レコーダ信号の場合に変化する。ライン周波数に対応す
る１時間単位当たりのライン本数と、１フィールド又は
１フレーム当たりのライン本数との間に区別を付ける必
要がある。ライン周波数、即ち、６２５ライン／５０Ｈ
ｚのテレビジョン信号標準の場合に６４μ秒のライン区
間（５２μ秒の活性ライン区間）は、好ましくは、本発
明において一定であり、一方、１フィールド又は１フレ
ーム当たりのライン数は動的に適合させられる。
【００１１】市場の少なくとも一部のテレビジョン受像
機（例えば、トムソン社により製造されたテレビジョン
受像機）は、例えば、スタジオモニタと比較して、可変
ライン本数を使用する動作のため最も良く適合すること
が実験によって分かった。本発明の際立つ利点は、例え
ば、クロックパルス発生用のＰＬＬにおけるラインパル
スの生成若しくは偏向の際の同期パルス分離及び条件付
けに使用されるように、テレビジョン受像機がビデオレ
コーダと共に充分に動作し、又は、テレビジョン受像機
が時間基準に関して変化し得る入力信号を受容するよう
にテレビジョン受像機の多数の位相ロックドループ設計
する必要が無くなることである。この結果、新しい、よ
り高度に統合化され、より良い費用効果率で生産し得る
テレビジョン受像機シャシーを開発することが可能にな
る。
【００１２】原則として、本発明による方法は、同期用
に適当ではあるが一定時間基準を有しなくてもよい部分
を含むディジタル化された映像信号又はデータを直交し
た行及び列に配置するために役立つ。本質的に一定基準
時間に基づく映像信号若しくはデータの配置又は表示の
ため使用される１フィールド又は１フレーム当たりのラ
イン本数、及び／又は、１ライン当たりの画素数は、表
示用に原映像信号又は原データが与えられる映像信号又
はデータの同期を制限された時間間隔内に生成するた
め、対応した映像信号又はデータの元来の数に合わされ
る。
【００１３】本発明による方法の有利な展開は関連した
従属項に記載されている。原則として、本発明による装
置は、同期用には適当であるが必ずしも一定時間基準を
有しなくてもよいディジタル化された映像信号又はデー
タを、本質的に一定時間基準で直交した行及び列に配置
するために役立ち、同期した部分を、システムクロック
に基づいてもよくシステムクロック自体でも構わない第
１のクロックと比較する第１の手段と、システムクロッ
クに基づいてもよくシステムクロック自体でも構わない
第２のクロックを用いて、特に、対応した原映像信号若
しくは映像データと比較して１フィールド又は１フレー
ム当たりに多数のラインと、１ライン毎に多数の画素と
を用いて、本質的に一定時間基準で映像信号若しくはデ
ータを配置又は表示する第２の手段とにより構成され、
上記表示のため与えられた映像信号若しくはデータは、
上記第１の手段における比較を用いて、制限された時間
間隔の範囲内で上記原映像信号若しくは映像データと同
期させられている。
【００１４】原則として、一定時間基準を有する必要が
ないディジタル化された映像信号を、本質的に一定時間
基準で直交した行及び列に配置する本発明によるテレビ
ジョン受像機は、上記映像信号に含まれる同期信号を、
システムクロックに基づいてもよくシステムクロック自
体でも構わない第１のクロックと比較する第１の手段
と、システムクロックに基づいてもよくシステムクロッ
ク自体でも構わない第２のクロックを用いて、特に、対
応した原映像信号のライン本数と比較して１フィールド
又は１フレーム当たりに多数のラインを用いて、本質的
に一定時間基準で映像信号表示する第２の手段とにより
構成され、上記表示のため与えられた映像信号若しくは
データは、上記第１の手段における比較を用いて、本質
的に映像内で上記原映像信号と同期させられている。
【００１５】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施例を説明する。図１において、入力端側で時間基
準に関して不安定化する可能性がある入力信号ＩＮ、特
に、ビデオ信号は、同期信号検出器ＳＤＥＴを介してＡ
／Ｄ変換器ＡＤＣに供給される。入力信号ＩＮは、Ａ／
Ｄ変換器ＡＤＣにおいて自走クロックを用いてディジタ
ル化又は標本化され、例えば、水晶発振器によって安定
させられる。オーディオ又はデータ信号は、予めビデオ
信号ＩＮと分離させ得るので、、同期信号検出器ＳＤＥ
Ｔによって案内する必要はない。オーディオ又はデータ
信号は別々のＡ／Ｄ変換器においてディジタル化され得
る。ビデオ信号ＩＮは、例えば、成分の形式で現れても
よく、関連したＡ／Ｄ変換器の個数は成分の個数と対応
付けることが可能であり、例えば、輝度成分だけが同期
信号検出器ＳＤＥＴを介して案内される。
【００１６】自走クロックはシステムクロックを構成
し、或いは、システムクロックから獲得され、クロック
発生器手段ＣＬＣから生じ、クロック発生手段ＣＬＣ
は、例えば、ディスプレイＤＩＳのような以下のモジュ
ールにシステムクロック又はシステムクロックから取得
される要求されたクロックパルスを供給する。同期信号
検出器ＳＤＥＴで得られた同期情報は、比較器ＣＯＭＰ
でシステムクロック又はシステムクロックから得られた
所望のクロック、即ち、内部水平周波数及び垂直周波数
又はそれらに属するクロック情報と比較される。
【００１７】Ａ／Ｄ変換器ＡＤＣは入力信号ＩＮから直
接的に入力を受けることが可能であり、同期信号検出器
ＳＤＥＴ及び／又は比較器ＣＯＭＰは、Ａ／Ｄ変換器の
後に配置され、これに従ってディジタル平面内で動作す
る。ディジタル化された入力信号ＩＮの要求された処
理、復号化、復調は、Ａ／Ｄ変換器ＡＤＣの下流にある
シグナルプロセッサ手段ＳＰＲＯＣで行われる。シグナ
ルプロセッサ手段ＳＰＲＯＣは、輝度及び／又は色度出
力信号を受像管ＤＩＳ又はディスプレイに中継する。ビ
デオ信号の画素の値は、それらの画素が直交したライン
結合式アレイ又は対応したマトリックスを形成するよう
にシグナルプロセッサＳＰＲＯＣで処理される。
【００１８】垂直偏向又はアドレス指定手段ＶＤＥＶ及
び水平偏向又はアドレス指定手段ＨＤＥＶは、シグナル
プロセッサ手段ＳＰＲＯＣ又はクロック発生手段ＣＬＣ
によりトリガされ、対応した受像管の偏向コイル又は対
応したディスプレイＤＩＳのアドレス入力を駆動する。
水平偏向又はアドレス指定手段ＨＤＥＶは、表示された
各ラインが等しい画素数を含むように駆動される。
【００１９】垂直偏向又はアドレス指定は、同期信号検
出器ＳＤＥＴ、比較器ＣＯＭＰ、クロック発生手段ＣＬ
Ｃ及び／又はシグナルプロセッサ手段ＳＰＲＯＣを用い
て入力信号と同期させられる。この場合、シグナルプロ
セッサ手段ＳＰＲＯＣで使用されるバッファメモリはか
なり小容量にすることができる。１フィールド又は１フ
レーム当たりの夫々のライン本数は、入力信号ＩＮと、
幾分長い期間に亘りディスプレイＤＩＳに表示された信
号との同期機構を得るため変更される。この同期機構
は、好ましくは、各垂直フライバックの場合に実現され
る。入力信号ＩＮと、ディスプレイＤＩＳ上の表示との
間の許容可能な時間的変動は、上記バッファメモリのサ
イズを決める。
【００２０】比較器ＣＯＭＰにおける比較の結果は、垂
直偏向又はアドレス指定回路ＶＤＥＶ及びシグナルプロ
セッサ手段ＳＰＲＯＣに、直接、若しくは、クロック発
生手段ＣＬＣを経由して供給される。１画像毎に表示さ
れるべきライン本数に対する駆動は、垂直偏向又はアド
レス指定手段ＶＤＥＶにおいて対応して変更される。シ
グナルプロセッサ手段ＳＰＲＯＣにおいて、表示される
べきラインへのデータの割当ては対応して適合され、即
ち、表示する必要がないラインに対する画素値の出力は
抑止される。
【００２１】適当なＤ／Ａ変換器をシグナルプロセッサ
手段ＳＰＲＯＣの出力と、垂直偏向又はアドレス指定手
段ＶＤＥＶの出力と、水平偏向又はアドレス指定手段Ｈ
ＤＥＶの出力とに配置してもよく、かかるＤ／Ａ変換器
はシステムクロック又はシステムクロックから得られた
所望のクロックにより駆動される。垂直偏向又はアドレ
ス指定手段ＶＤＥＶは、入力信号ＩＮのＶ個の同期パル
スによってリセットされるが、直後にトリガされるので
はなく、水平偏向又はアドレス指定手段ＨＤＥＶと同期
した場合にのみトリガされる点が有利である。これによ
り、許容可能なライン走査パターンがペアリングするこ
となくピクチャ画面上に得られる。
【００２２】Ａ／Ｄ変換器ＡＤＣで使用されるクロック
周波数のレベルに依存して、かつ、入力信号ＩＮの時間
基準変動に基づいて、画素サンプルの時間的位置は直交
アレイ内の目標時間的位置から獲得できる。直交アレイ
に対し“偽”画素値の使用を防止するため、Ａ／Ｄ変換
器ＡＤＣでディジタル化されたビデオ入力データはシグ
ナルプロセッサ手段ＳＰＲＯＣで直ぐには処理されない
が、図２に示されるように最初にバッファＢＵＦに入力
され、バッファＢＵＦから更なる信号処理システムの補
間手段ＩＮＴを経由してシグナルプロセッサ手段ＳＰＲ
ＯＣに供給される。補間のため補間手段ＩＮＴで使用さ
れるべき係数の各組は、例えば、直交アレイに対する夫
々の画素値の時間的位置の関数としてクロック発生手段
ＣＬＣによって選択される。
【００２３】入力信号ＩＮは、例えば、データフレーム
又はデータパケットに配置されたディジタル信号でも構
わない。この場合、例えば、評価又は表示されたデータ
パケットの数に対し、同期が行われる比較的大きいデー
タフレーム毎の中身を変えることが可能である。データ
は、例えば、インターネット又は類似したソースから発
生する。
【００２４】受信装置は、テレビジョン受像機ではなく
てもよく、例えば、ディジタルビデオレコーダ、又は、
パーソナルコンピュータモニタのように、行と列のマト
リックスの形式で出力端にデータを配置又は表示するい
かなるタイプの装置でも構わない。逆に、１フィールド
又は１フレーム当たりのライン本数を固定させ、一方、
１ライン当たりの画素数を変化させてもよい。この場
合、垂直偏向又はアドレス指定手段ＶＤＥＶ及び水平偏
向又はアドレス指定手段ＨＤＥＶの駆動に適当な変更が
行われる。
【００２５】両方の値を可変にさせてもよく、又は、入
力信号又はデータＩＮの各タイプ、表示の各タイプ、又
は、受信条件又は関係の各タイプに依存して一方の値を
個々の場合に交互に可変にさせてもよい。また、１フィ
ールド又は１フレーム当たりのライン数、並びに、１ラ
イン当たりの画素数は、原則として変化し得ないように
固定しても構わないが、水平及び／又は垂直帰線消去期
間の長さを対応して変更する必要がある。
【図面の簡単な説明】
【図１】テレビジョン受像機のブロック図である。
【図２】補間された画素値を計算するシグナルプロセッ
サＳＰＲＯＣの詳細なブロック図である。
【符号の説明】
ＩＮ 入力信号 ＳＤＥＴ 同期信号検出器 ＡＤＣ Ａ／Ｄ変換器 ＣＬＣ クロック発生手段 ＤＩＳ ディスプレイ ＣＯＭＰ 比較器 ＳＰＲＯＣ シグナルプロセッサ手段 ＶＤＥＶ 垂直偏向又はアドレス指定手段 ＨＤＥＶ 水平偏向又はアドレス指定手段 ＢＵＦ バッファ ＩＮＴ 補間手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス ホルマン ドイツ連邦共和国，78052 ヴィリンゲン −シュヴェニンゲン，ヴィルシュトルフシ ュトラーセ 22 (72)発明者 アルブレヒト ローテルメル ドイツ連邦共和国，89231 ノイ−ウルム, バオムガルテンシュトラーセ 38 (72)発明者 ライナー シュヴェーア ドイツ連邦共和国，78078 ニーダーエッ シャッハ，レルヒェンヴェーク 12

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 同期のために適当な部分を含み、一定時
    間基準を有する必要がないディジタル化された映像信号
    又はデータを直交した行及び列に配置する方法におい
    て、 本質的に一定時間基準に基づいて上記映像信号若しくは
    データの配置又は表示のため使用される１フィールド又
    は１フレーム当たりのライン本数、及び／又は、１ライ
    ン当たりの画素数は、表示のため対応した原映像信号若
    しくは映像データが与えられている映像信号若しくはデ
    ータの同期を制限された時間間隔内に生成するように、
    上記対応した原映像信号若しくは映像データの個数と合
    わされることを特徴とする方法。
  2. 【請求項２】 システムクロックに基づく第１のクロッ
    クが一定時間基準で映像信号若しくはデータを配置又は
    表示するため使用され、 入力端で原映像信号又は映像データのサンプリングを行
    うため、同様に上記システムクロックに基づく第２のク
    ロックが使用され、 上記第１及び第２の両方のクロックを一致させ、又は、
    上記システムクロック自体と対応させ得る請求項１記載
    の方法。
  3. 【請求項３】 一定時間基準に基づいて映像信号若しく
    はデータを配置又は表示するためのライン内の画素数は
    上記各ラインでサイズが一致している請求項１又は２記
    載の方法。
  4. 【請求項４】 入力端でサンプリングされた原映像信号
    又は原映像データから、一定時間基準に基づく映像信号
    若しくはデータを配置又は表示するため使用される画素
    値が補間される請求項２又は３記載の方法。
  5. 【請求項５】 上記映像信号若しくはデータはテレビジ
    ョン信号であり、 一定時間基準に基づく上記映像信号若しくはデータの配
    置又は表示用の垂直周波数は、原映像信号若しくは映像
    データの垂直周波数と一致しているが、１フィールド又
    は１フレーム当たりのライン本数は対応して変化する請
    求項１乃至４農地いずれか１項記載の方法。
  6. 【請求項６】 垂直変更又はアドレス指定手段は、ディ
    ジタル化された映像信号又はデータの垂直同期パルスに
    よってリセットされるが、直後ではなく、水平偏向又は
    アドレス指定手段と同期した場合に限りトリガされる請
    求項５記載の方法。
  7. 【請求項７】 一定時間基準で映像信号若しくはデータ
    の配置又は表示を行う場合に、１フィールド又は１フレ
    ーム当たりのライン本数及び１ライン当たりの画素数
    は、原映像信号若しくは映像データの場合の１フィール
    ド又は１フレーム当たりのライン本数及び１ライン当た
    りの画素数と一致し、 水平帰線消去期間及び／又は垂直帰線消去期間の長さは
    変えられる請求項５又は６記載の方法。
  8. 【請求項８】 原映像信号若しくは映像データはデータ
    パケットに構造化され、 対応した数のデータパケットは、一定時間ベースに基づ
    いて映像信号若しくは映像データを配置又は表示する場
    合に使用されない請求項１乃至７のうちいずれか１項記
    載の方法。
  9. 【請求項９】 同期のために適当な部分を含み、一定時
    間基準を有する必要がないディジタル化された映像信号
    若しくはデータを、本質的に一定時間基準で直交した行
    及び列に配置する装置において、 同期した部分を、システムクロックに基づいてもよくシ
    ステムクロック自体でも構わない第１のクロックと比較
    する第１の手段（ＳＤＥＴ、ＣＯＭＰ）と、 システムクロックに基づいてもよくシステムクロック自
    体でも構わない第２のクロックを用いて、特に、対応し
    た原映像信号若しくは映像データと比較して１フィール
    ド又は１フレーム当たりに多数のラインと、１ライン毎
    に多数の画素とを用いて、本質的に一定時間基準で映像
    信号若しくはデータを配置又は表示する第２の手段（Ｓ
    ＰＲＯＣ，ＶＤＥＶ，ＨＤＥＶ）とにより構成され、 上記表示のため与えられた映像信号若しくはデータは、
    上記第１の手段における比較（ＣＯＭＰ）を用いて、制
    限された時間間隔の範囲内で上記原映像信号若しくは映
    像データと同期させられている、請求項１乃至８のうち
    いずれか１項記載の方法を実施する装置。
  10. 【請求項１０】 一定時間基準を有する必要がないディ
    ジタル化された映像信号を、本質的に一定時間基準で直
    交した行及び列に配置するテレビジョン受像機におい
    て、 上記映像信号に含まれる同期信号を、システムクロック
    に基づいてもよくシステムクロック自体でも構わない第
    １のクロックと比較する第１の手段（ＳＤＥＴ、ＣＯＭ
    Ｐ）と、 システムクロックに基づいてもよくシステムクロック自
    体でも構わない第２のクロックを用いて、特に、対応し
    た原映像信号のライン本数と比較して１フィールド又は
    １フレーム当たりに多数のラインを用いて、本質的に一
    定時間基準で映像信号表示する第２の手段（ＳＰＲＯ
    Ｃ，ＶＤＥＶ，ＨＤＥＶ）とにより構成され、 上記表示のため与えられた映像信号若しくはデータは、
    上記第１の手段における比較（ＣＯＭＰ）を用いて、本
    質的に映像内で上記原映像信号と同期させられているテ
    レビジョン受像機。
JP06020598A 1997-03-13 1998-03-11 ディジタル化された映像信号を直交した行及び列に配置する方法及び装置 Expired - Fee Related JP4553415B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19710270A DE19710270A1 (de) 1997-03-13 1997-03-13 Verfahren und Vorrichtung zur Anordnung von digitalisierten Bildsignalen oder Daten in orthogonalen Zeilen und Spalten
DE19710270:0 1997-03-13

Publications (2)

Publication Number Publication Date
JPH10304221A true JPH10304221A (ja) 1998-11-13
JP4553415B2 JP4553415B2 (ja) 2010-09-29

Family

ID=7823153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06020598A Expired - Fee Related JP4553415B2 (ja) 1997-03-13 1998-03-11 ディジタル化された映像信号を直交した行及び列に配置する方法及び装置

Country Status (5)

Country Link
US (1) US6331875B1 (ja)
EP (1) EP0865198B1 (ja)
JP (1) JP4553415B2 (ja)
CN (1) CN1151661C (ja)
DE (2) DE19710270A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001054170A (ja) * 1999-08-12 2001-02-23 Toshiba Corp 移動無線端末装置
JP2006074740A (ja) * 2004-07-22 2006-03-16 Microsoft Corp ビデオパラメータを調整することによるビデオ同期化

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0212430D0 (en) 2002-05-29 2002-07-10 Snell & Wilcox Ltd Video signal processing
JP2009509203A (ja) 2005-09-20 2009-03-05 エヌエックスピー ビー ヴィ ビデオストリームのフレームレートの保存、リサンプリング、またはリフォーマット装置及び方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4062041A (en) * 1973-07-23 1977-12-06 Consolidated Video Systems, Inc. Input voltage controlled oscillator circuit for a television signal time base corrector
US4063284A (en) * 1974-12-25 1977-12-13 Sony Corporation Time base corrector
GB1515584A (en) * 1976-01-28 1978-06-28 Quantel Ltd Time base corrector
WO1985005001A1 (en) * 1984-04-24 1985-11-07 Matsushita Electric Industrial Co., Ltd. Device for correcting time axis
DE3535311A1 (de) * 1985-10-03 1987-04-09 Bosch Gmbh Robert Verfahren zur gewinnung eines abtasttaktes
JP2523601B2 (ja) * 1987-03-16 1996-08-14 パイオニア株式会社 ビデオフオ−マツト信号処理方式
US4926260A (en) * 1988-06-02 1990-05-15 U.S. Philips Corporation Video signal processing circuit
US5062005A (en) * 1989-02-01 1991-10-29 Matsushita Electric Industrial Co., Ltd. Videodisc reproducing apparatus
DE4102993A1 (de) * 1991-02-01 1992-08-06 Philips Patentverwaltung Schaltungsanordnung zur zeitbasis-transformation eines digitalen bildsignals
JP2718311B2 (ja) * 1991-12-27 1998-02-25 日本ビクター株式会社 時間軸補正装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001054170A (ja) * 1999-08-12 2001-02-23 Toshiba Corp 移動無線端末装置
JP2006074740A (ja) * 2004-07-22 2006-03-16 Microsoft Corp ビデオパラメータを調整することによるビデオ同期化
JP2012075156A (ja) * 2004-07-22 2012-04-12 Microsoft Corp ビデオパラメータを調整することによるビデオ同期化

Also Published As

Publication number Publication date
CN1201322A (zh) 1998-12-09
CN1151661C (zh) 2004-05-26
DE69816156T2 (de) 2004-02-12
EP0865198A3 (en) 2001-11-21
EP0865198B1 (en) 2003-07-09
DE19710270A1 (de) 1998-09-17
US6331875B1 (en) 2001-12-18
JP4553415B2 (ja) 2010-09-29
EP0865198A2 (en) 1998-09-16
DE69816156D1 (de) 2003-08-14

Similar Documents

Publication Publication Date Title
JP3257728B2 (ja) 高画質ｔｖのピクチャインピクチャ信号処理方法及びその装置
JPH0535959B2 (ja)
KR940005102A (ko) 촬상 장치
JPH10304221A (ja) ディジタル化された映像信号を直交した行及び列に配置する方法及び装置
JP2974301B2 (ja) トリガ生成回路及び波形表示装置
JP3652009B2 (ja) クロックジェネレータ
JP2001320680A (ja) 信号処理装置および方法
JP2000023033A (ja) 分割マルチ画面表示装置
JP2621534B2 (ja) 同期信号発生装置
JP3217820B2 (ja) 映像合成方法および外部同期表示装置
KR200214420Y1 (ko) 광폭 표시 장치를 위한 화면 종·횡비 변환 장치
JP3138148B2 (ja) 映像信号変換装置
KR100196845B1 (ko) 컴퓨터와텔레비젼의영상신호인터페이스장치
JP2502757B2 (ja) 複合ｐａｌビデオトランスレ―タ
JPH10155132A (ja) 多チャンネル画像取得装置
JP2911133B2 (ja) ハイビジョン受信機の時間圧縮装置
JPH07312699A (ja) ディジタル映像再生装置
JP2539919B2 (ja) ハイビジョン受信機の時間軸圧縮装置
KR200246560Y1 (ko) 영상신호의 라인 더블러 장치
JP2896013B2 (ja) テレビジョン方式変換システムのデータ処理回路
JP3338173B2 (ja) 映像信号処理装置
JP3681465B2 (ja) プロンプターの映像信号処理装置
JP2644045B2 (ja) ハイビジョン受信機の時間圧縮装置
KR100594237B1 (ko) 주사방식 변환장치 및 주사방식 변환방법
JPH0530489A (ja) テレビ受像機

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050307

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070420

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070607

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees